TWI470936B - 具有注入視窗自我對準功能的注入鎖定鎖相迴路 - Google Patents
具有注入視窗自我對準功能的注入鎖定鎖相迴路 Download PDFInfo
- Publication number
- TWI470936B TWI470936B TW100131881A TW100131881A TWI470936B TW I470936 B TWI470936 B TW I470936B TW 100131881 A TW100131881 A TW 100131881A TW 100131881 A TW100131881 A TW 100131881A TW I470936 B TWI470936 B TW I470936B
- Authority
- TW
- Taiwan
- Prior art keywords
- injection
- current
- phase
- voltage
- output
- Prior art date
Links
- 238000002347 injection Methods 0.000 title claims description 116
- 239000007924 injection Substances 0.000 title claims description 116
- 230000010355 oscillation Effects 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 14
- 239000010453 quartz Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明係有關於鎖相迴路(phase-locked loops,PLLs),特別有關於注入鎖定鎖相迴路(injection-locked phase-locked loops,ILPLLS)。
現今類比前端設計對高性能類比數位轉換器的需求愈來愈高。高性能類比數位轉換器需要使用高取樣頻率以及低抖動時脈。因此,僅以幾個微微秒(picoseconds)抖動的鎖相迴路為理想的選擇。
為了在相位噪聲上有更佳的表現,設計上需要擴展迴路頻寬,以抑制鎖相迴路之電壓控制振盪器的噪聲。關於鎖相迴路的迴路頻寬擴展,注入鎖定技術(injection-locked technique)是一種解決方案,應用在鎖相迴路的電壓振盪器設計上。然而,不適當的注入時機可能引發破壞性的擾動。因此,此領域需要一種注入時機調整技術。
本發明揭露一種其注入視窗(injection window)具有自我對準功能的注入鎖定鎖相迴路。
根據本發明一種實施方式所實現的一種注入鎖定鎖相迴路包括一迴路濾波器(loop filter)、一注入脈衝產生器、一注入鎖定電壓控制振盪器、以及一相位偵測器。該迴路濾波器提供一控制電壓。該注入脈衝產生器基於一參考振盪信號產生一注入脈衝。該注入鎖定電壓控制振盪器由上述控制電壓以及該注入脈衝控制、且具有一對差動端,用以生成一振盪輸出。該控制電壓用於調整該振盪輸出的頻率以及/或相位,且該振盪輸出向該注入脈衝對齊,使該振盪輸出以及該注入脈衝之間的相位差限制於一預設範圍內。該相位偵測器耦接該注入鎖定電壓控制振盪器的該對差動端,且是由該注入脈衝控制。根據該注入脈衝,相位偵測器偵測該對差動端上的信號的相位差,藉此產生一控制信號。所述控制信號用於更加調整該振盪輸出以及該注入脈衝之間的相位差。
在某些實施方式中,該相位偵測器包括一取樣保持電路以及一電壓轉電流轉換器。根據所述注入脈衝,該取樣保持電路取樣且保持該注入鎖定電壓控制振盪器的該對差動端上的信號,藉此產生一第一取樣保持輸出以及一第二取樣保持輸出。該電壓轉電流轉換器將該第一以及該第二取樣保持輸出間的一電壓差轉換為一電流輸出,並且供應該電流輸出作為上述控制信號。
在某些實施方式中,該相位偵測器的該電壓轉電流轉換器所供應的該電流輸出可被耦接到該迴路濾波器,以調整上述控制電壓。如此一來,該振盪輸出的相位以及頻率隨之校正,進而校正該振盪輸出以及該注入脈衝之間的差值─因此,達成注入視窗的自我校正。
在其他實施方式中,該注入鎖定鎖相迴路更包括一延遲線(delay line)。該延遲線耦接該注入脈衝產生器,且是由該相位偵測器的電壓轉電流轉換器所提供的電流輸出驅動。如此一來,該注入脈衝的相位隨之校正,進而校正該振盪輸出以及該注入脈衝之間的差值─因此,達成自我校正注入視窗的功能。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖示,詳細說明如下。
以下敘述列舉本發明的多種實施方式。以下敘述介紹本發明的基本概念,且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖圖解根據本發明一種實施方式所實現的一注入鎖定鎖相迴路(簡稱ILPLL)100。
方塊120所示為採用注入鎖定技術但無注入視窗自動對準功能的一鎖相迴路。與傳統鎖相迴路設計(不採用注入鎖定技術者)相較,鎖相迴路方塊120同樣包括一除頻器102、一相位頻率偵測器104、一電荷泵106以及一迴路濾波器108。然而,鎖相迴路120採用一注入脈衝產生器110以及一注入鎖定電壓控制振盪器112取代傳統鎖相迴路中的電壓控制振盪器。注入脈衝產生器110耦接一石英振盪器114。基於該石英振盪器114所提供的一參考振盪信號Ref,注入脈衝產生器110產生一注入脈衝Inj_pulse。在某些實施方式中,注入脈衝產生器110可將該參考振盪信號Ref的工作區間縮短形成該注入脈衝Inj_pulse。該注入鎖定電壓控制振盪器112接收該注入脈衝Inj_pulse以及該控制電壓Vctrl。如圖所示,該注入鎖定電壓控制振盪器112具有一對差動端(提供差動信號P與N,同樣標號為’P’與’N’),且該對差動信號P與N被耦接至一差動轉單端轉換器116生成一振盪輸出Out。基於該控制電壓Vctrl,該注入鎖定電壓控制振盪器112校正該對差動信號P與N,進而校正該振盪輸出Out的頻率以及/或相位。基於該注入脈衝Inj_pulse,該注入鎖定電壓控制振盪器112內實行一注入鎖定技術。藉由該注入鎖定技術,該對差動信號P以及N向該注入脈衝Inj_pulse對齊,致使該振盪輸出Out向該注入脈衝Inj_pulse對齊─該振盪輸出Out以及該注入脈衝Inj_pulse之間的相位差因而限制在一預設範圍內(視注入鎖定技術的強度而定)。因此,第1圖所示之整體迴路的頻寬較傳統的鎖相迴路寬,可達到低抖動的要求。
為了實現該鎖相迴路方塊120之注入鎖定設計的注入視窗自我校正功能,以下介紹一相位偵測器118。相位偵測器118耦接該注入鎖定電壓控制振盪器112的該對差動端P與N,且是由該注入脈衝Inj_pulse控制。根據該注入脈衝Inj_pulse,相位偵測器118偵測該對差動端P與N之間的一相位差,據以生成一控制信號CS。控制信號CS被灌入該鎖相迴路方塊120,幫助調整該振盪輸出Out以及該注入脈衝Inj_pulse之間的相位差(即調整該鎖相迴路方塊以及該注入脈衝產生器之間的不匹配)。如此一來,可在適當的時機進行注入鎖定操作,並且提供注入視窗的自我對準迴路。
第2圖用於說明本發明一個實施例,其中描繪一注入鎖定電壓控制振盪器202、一相位偵測器(包括一取樣保持電路204以及一電壓轉電流轉換器206)、以及一差動轉單端轉換器212。
在第2圖所示實施方式中,注入鎖定電壓控制振盪器202包括一差動環式振盪器208以及一注入開關Minj。該振盪器的尺寸可隨環型架構變化。該注入開關Minj用於實現所述注入鎖定技術。
該差動環式振盪器208包括一驅動控制電路210以及數級的差動延遲單元D1~D4。驅動控制電路210根據該控制電壓Vctrl供電給該等差動延遲單元D1~D4,使得串疊的該等差動延遲單元D1~D4所產生的振盪隨之調整。該等差動延遲單元D1~D4中任一級的差動輸出可更被耦接至一差動轉單端轉換器,用以產生一振盪輸出。如所示實施例,其中是將差動延遲單元D4的差動輸出耦接至一運算型放大器212產生一振盪輸出Out。此外,該差動延遲單元D4的差動輸出更被耦接至該相位偵測器(包括一取樣保持電路204以及一電壓轉電流轉換器206)作為上述該對差動端P與N使用。請注意該對差動端P與N並不限定為該差動延遲單元D4的差動輸出。在其他實施方式中,其他差動延遲單元D1、或D2或D3的差動輸出也可被用來實現該對差動端P與N。此外,請注意該差動環式振盪器208可由其他振盪架構取代。可供應兩個信號作差動輸出的的振盪器都是合適的選項。
關於該注入開關Minj,是耦接在該差動延遲單元D4的差動輸出之間(即該對差動端P與N之間),且是隨著該注入脈衝Inj_pulse導通。為了幫助了解該注入鎖定技術,第3A圖以及第3B圖圖解該注入鎖定的效應。第3A圖上方的波形顯示一差動環式振盪器的振盪(觀察自信號P與N)之相位落後一注入脈衝Inj_pulse。藉由注入鎖定程序─參閱第3A圖的下方波形─該差動環式振盪器之振盪落後該注入脈衝Inj_pulse的狀況被限制在一預設範圍。所述預設範圍隨該注入鎖定設計決定。所述注入鎖定技術可產生較寬的迴路頻寬。相反地,第3B圖上方波形顯示一差動環式振盪器之振盪(觀察自信號P與N)領先一注入脈衝Inj_pulse的狀況。藉由注入鎖定程序─參閱第3B圖下方波形─該差動環式振盪器之振盪領先該注入脈衝Inj_pulse的狀況限制在該特定範圍內。注入鎖定程序實行前、後所觀察到的相位誤差分別為φ、φ’。因此,一注入強度β可定義為(ψ-ψ‘)/ψ。
回到第2圖,此段落討論該取樣保持電路204以及該電壓轉電流轉換器206所組成的相位偵測器。該取樣保持電路204耦接該注入鎖定電壓控制振盪器202所提供的該對差動端P與N。根據該注入脈衝Inj_pulse,該取樣保持電路204取樣並且保持差動信號P以及N,以產生一第一取樣保持輸出SHP以及一第二取樣保持輸出SHN。參考第3A圖以及第3B圖的下方波形,其中顯示有根據該注入脈衝Inj_pulse所取樣的第一以及第二取樣保持輸出SHP以及SHN。電壓轉電流轉換器206負責將該第一以及該第二取樣保持輸出SHP以及SHN之間的電位差值轉換為一電流輸出,以作為控制信號CS使用。
在第2圖所示實施例中,該取樣保持電路204包括一第一電容C1、一第二電容C2、一第一取樣開關Ms1以及一第二取樣開關Ms2。第一電容C1以及第一取樣開關Ms1負責信號P的取樣以及保持,且第二電容C2以及第二取樣開關Ms2負責信號N的取樣以及保持。第一以及第二取樣開關Ms1以及Ms2皆是根據該注入脈衝Inj_pulse導通,使得差動端P與N的狀態被取樣並且保持在該第一以及該第二電容C1以及C2中,以形成該第一以及該第二取樣保持輸出SHP以及SHN。請注意該電路204非意圖限定所述取樣保持電路的設計。電路204可被其他的取樣保持設計取代。
第4圖圖解根據本發明一種實施方式所實現的一電壓轉電流轉換器400。在該電壓轉電流轉換器400中,一第一偏壓電流源Ib1是由一第一電流鏡(由金氧半電晶體M11、M12、M13、M14以及M15組成)以及一第二電流鏡(由金氧半電晶體M21、M22以及M23組成)共用。根據該第一以及該第二取樣保持輸出SHP以及SHN,上述第一以及第二電流鏡產生一第一電流I1以及一第二電流I2。該第一以及該第二電流鏡耦接該電壓轉電流轉換器400的一輸出端VIout,以提供該第一以及該第二電流I1以及I2之間的一電流差作為該電壓轉電流轉換器的電流輸出。
第4圖所示的電壓轉電流轉換器400中使用有四個開關M1~M4以及一單位增益緩衝器402,用以耦接上述第一以及第二電流鏡至該電壓轉電流轉換器400的該輸出端VIout;此外,圖例更介紹了一脈衝產生器404,負責控制上述四個開關M1~M4。為了控制上述四個開關M1~M4,脈衝產生器404產生一電流路徑設定脈衝SW以及該電流路徑設定脈衝SW的反相信號SWB。所述第一開關M1可由一P型金氧半電晶體實現,隨該電流路徑設定脈衝SW的反相信號SWB導通,以耦接該第一電流鏡的輸出端O1至該電壓轉電流轉換器400的輸出端VIout。該第二開關M2可由一N型金氧半電晶體實現,根據該電流路徑設定脈衝SW導通,以耦接該第二電流鏡的輸出端O2至該電壓轉電流轉換器400的輸出端VIout。該第三開關M3以及該第四開關M4連結在一連結端t1,可分別由一P型金氧半電晶體以及一N型金氧半電晶體實現。該第三開關M3是根據該電流路徑設定脈衝SW導通,以耦接該第一電流鏡的該輸出端O1至該連結端t1。該第四開關M4是根據信號SWB導通,以耦接該第二電流鏡的該輸出端O2至該連結端t1。該單位增益緩衝器402具有一輸入端耦接該電壓轉電流轉換器400的輸出端VIout、且具有一輸出端耦接該連結端t1。如圖所示,該電壓轉電流轉換器400僅在該電流路徑設定脈衝SW為作用狀態時提供電流輸出(經由輸出端點VIout)。請留意上述四個開關M1~M4、單位增益緩衝器402以及脈衝產生器404為所述電壓轉電流轉換器內的非必要元件─與不具備該些非必要元件的電壓轉電流轉換器相較,圖示的電壓轉電流轉換器400的電流輸出維持在較適當的量、不會過小;理由是電壓轉電流轉換器400的操作區間是有限制的。如此一來,電壓至電流轉換所產生的噪音可被有效壓制,尤其是帶頻相位噪聲(in-band phase noise)部分。
第4圖的實施方式更顯示脈衝產生器404可由一第二偏壓電流源Ib2偏壓。為了降低晶片變異性問題,第二偏壓電流源Ib2可自該第一偏壓電流源Ib1鏡射產生。此外,如圖所示,脈衝產生器404可基於石英振盪器(第1圖的元件114)所供應的參考振盪信號Ref產生該電流路徑設定脈衝SW以及其反相信號SWB。
第5圖圖解根據本發明技術實現的另外一種注入鎖定鎖相迴路,其中,相位偵測器118所供應的控制信號CS(例如,一電流輸出)是耦接該迴路濾波器108以校正該控制電壓Vctrl。在某些實施方式中,該相位偵測器118一開始不動作,直至該振盪輸出Out穩定(例如,達到一預定程度)。該振盪輸出Out的微調乃是基於該相位偵測器118的偵測以及該控制電壓Vctrl的調整。如此一來,該振盪輸出Out以及該注入脈衝Inj_pulse之間的相位差隨之調整,改善所述注入鎖定技術所使用的注入視窗。以上結構實現所謂注入視窗自我對準。
第6圖圖解根據本發明所實現的另外一種注入鎖定鎖相迴路,其中介紹有一延遲線602。如圖所示,延遲線602耦接於該石英振盪器114以及該注入脈衝產生器110之間,由該相位偵測器118所提供的該控制信號CS(例如,一電流輸出)驅動。如此一來,該注入脈衝Inj_pulse的相位的調整乃基於該相位偵測器118所作的偵測以及該延遲線602所作的延遲控制。如此一來,該振盪信號Out以及該注入脈衝Inj_pulse之間的相位差隨之調整,注入鎖定技術所使用的注入視窗也有所改善。所述技術成功實現注入視窗自我對準。
以上第5圖以及第6圖所述內容並非意圖限定本發明的範圍。該相位偵測器118所提供的控制信號CS可應用於控制一傳統鎖相迴路的其他元件。所述概念涉及使用該相位偵測器118的偵測來調整該振盪輸出Out以及該注入脈衝Inj_pulse之間的相位差,藉以實現注入視窗自我對準。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...注入鎖定鎖相迴路
102...除頻器
104...相位頻率偵測器
106...電荷泵
108...迴路濾波器
110...注入脈衝產生器
112...注入鎖定電壓控制振盪器
114...石英振盪器
116...差動轉單端轉換器
118...相位偵測器
120...採用注入鎖定技術但無注入視窗自動對準功能的一鎖相迴路
202...注入鎖定電壓控制振盪器
204...取樣保持電路
206...電壓轉電流轉換器
208...差動環式振盪器
210...驅動控制電路
212...差動轉單端轉換器
400...電壓轉電流轉換器
402...單位增益緩衝器
404...脈衝產生器
602...延遲線
C1、C2...第一、第二電容
CS...控制信號
D1…D4...差動延遲單元
I1、I2...第一、第二電流
Ib1、Ib2...第一、第二偏壓電流源
Inj_pulse...注入脈衝
M1…M4...開關
M11…M15...第一電流鏡
M21…M23...第二電流鏡
Minj...注入開關
Ms1、Ms2...第一、第二取樣開關
O1、O2...第一、第二電流鏡的輸出端
Out...振盪輸出
P、N...一對差動端(信號)
Ref...參考振盪信號
SHP、SHN...第一、第二取樣保持輸出
SW、SWB...電流路徑設定脈衝與其反相信號
t1...連結端
Vctrl...控制電壓
以及
VIout...電壓轉電流轉換器的輸出端
第1圖圖解根據本發明一種實施方式所實現的一注入鎖定鎖相迴路100;
第2圖圖解本發明的一種實施例,描繪有一注入鎖定電壓控制振盪器202、一相位偵測器(包括一取樣保持電路204以及一電壓轉電流轉換器206)、以及一差動轉單端轉換器212;
第3A以及3B圖圖解一注入鎖定技術;
第4圖圖解根據本發明一種實施方式所實現的電壓轉電流轉換器400;
第5圖圖解根據本發明一種實施方式所實現的另一種注入鎖定鎖相迴路,其中該相位偵測器118所供應的控制信號CS(例如,電流輸出)是耦接該迴路濾波器108調整該控制電壓Vctrl;以及
第6圖圖解根據本發明一種實施方式所實現的另一種注入鎖定鎖相迴路,其中採用一延遲線602,且該相位偵測器118所提供的控制信號CS(例如,一電流輸出)用於驅動該延遲線602。
100...注入鎖定鎖相迴路
102...除頻器
104...相位頻率偵測器
106...電荷泵
108...迴路濾波器
110...注入脈衝產生器
112...注入鎖定電壓控制振盪器
114...石英振盪器
116...差動轉單端轉換器
118...相位偵測器
120...鎖相迴路
CS...控制信號
Inj_pulse...注入脈衝
Out...振盪輸出
P、N...一對差動端(信號)
Ref...參考振盪信號
以及
Vctrl...控制電壓
Claims (18)
- 一種具有注入視窗自我對準功能的注入鎖定鎖相迴路,包括:一迴路濾波器,提供一控制電壓;一注入脈衝產生器,基於一參考振盪信號產生一注入脈衝;一注入鎖定電壓控制振盪器,由該控制電壓以及該注入脈衝控制,且具有一對差動端用於產生一振盪輸出,其中,上述控制電壓用於調整該振盪輸出的一頻率以及/或一相位,且該振盪輸出向該注入脈衝對準,以限制該振盪輸出以及該注入脈衝之間的一相位差;以及一相位偵測器,耦接該注入鎖定電壓控制振盪器的該對差動端,根據該注入脈衝偵測該對差動端之信號的一相位差,藉以產生一控制信號,其中該控制信號用於更加校正該振盪輸出以及該注入脈衝之間的該相位差。
- 如申請專利範圍第1項所述之注入鎖定鎖相迴路,其中該相位偵測器包括:一取樣保持電路,根據該注入脈衝取樣且保持該注入鎖定電壓控制振盪器的該對差動端上的信號,以產生一第一取樣保持輸出以及一第二取樣保持輸出;以及一電壓轉電流轉換器,將該第一以及該第二取樣保持輸出之間的一電壓差轉換為一電流輸出,以提供上述控制信號。
- 如申請專利範圍第2項所述之注入鎖定鎖相迴路,其中該相位偵測器的該電壓轉電流轉換器所產生的該電流輸出是耦接該迴路濾波器以調整該控制電壓。
- 如申請專利範圍第3項所述之注入鎖定鎖相迴路,更包括:一除頻器,將該振盪輸出的該頻率除頻,以產生一降頻振盪信號;一相位與頻率偵測器,偵測該降頻振盪信號以及該參考振盪信號之間的一相位差以及一頻率差,以產生電荷泵控制信號;以及一電荷泵,由上述電荷泵控制信號控制,以調整該迴路濾波器所提供的上述控制電壓。
- 如申請專利範圍第3項所述之注入鎖定鎖相迴路,其中該注入鎖定電壓控制振盪器包括:一差動環式振盪器,以其中一級的差動輸出作為上述該對差動端;以及一注入開關,根據該注入脈衝導通,以短路上述該對差動端。
- 如申請專利範圍第5項所述之注入鎖定鎖相迴路,其中該相位偵測器的該取樣保持電路包括:一第一電容以及一第二電容;以及一第一取樣開關以及一第二取樣開關,皆由該注入脈衝導通,以分別耦接該注入鎖定電壓控制振盪器的該對差動端至該第一以及該第二電容,其中該第一以及該第二電容分別供應該第一以及該第二取樣保持輸出。
- 如申請專利範圍第3項所述之注入鎖定鎖相迴路,其中該相位偵測器的該電壓轉電流轉換器包括:一第一偏壓電流源;以及一第一電流鏡以及一第二電流鏡,共用該第一偏壓電流源,以根據該第一以及該第二取樣保持輸出產生一第一電流以及一第二電流,其中該第一電流鏡以及該第二電流鏡耦接該電壓轉電流轉換器的一輸出端,以提供該第一以及該第二電流之間的一電流差作為該電壓轉電流轉換器的上述電流輸出。
- 如申請專利範圍第7項所述之注入鎖定鎖相迴路,其中該相位轉換器的上述電壓轉電流轉換器更包括:一脈衝產生器,產生一電流路徑設定脈衝;一第一開關,根據該電流路徑設定脈衝的一反相信號導通,以耦接該第一電流鏡的一輸出端至該電壓轉電流轉換器的該輸出端;一第二開關,根據該電流路徑設定脈衝導通,以耦接該第二電流鏡的一輸出端至該電壓轉電流轉換器的該輸出端;一第三開關以及一第四開關,連結於一連結端,其中該第三開關是根據該電流路徑設定脈衝導通,以耦接該第一電流鏡的該輸出端至該連結端,且該第四開關是根據該電流路徑設定脈衝的該反相信號導通,以耦接該連結端至該第二電流鏡的該輸出端;以及一單位增益緩衝器,具有一輸入端耦接該電壓轉電流轉換器的該輸出端,且具有一輸出端耦接該第三以及該第四開關之間的該連結端。
- 如申請專利範圍第8項所述之注入鎖定鎖相迴路,其中該脈衝產生器是由一第二偏壓電流源鏡射該第一偏壓電流源偏壓。
- 如申請專利範圍第8項所述之注入鎖定鎖相迴路,其中該脈衝產生器乃基於石英振盪器所提供的上述參考振盪信號產生該電流路徑設定脈衝。
- 如申請專利範圍第2項所述之注入鎖定鎖相迴路,更包括:一延遲線,耦接該注入脈衝產生器,且由該相位偵測器內該電壓轉電流轉換器所提供的該電流輸出驅動。
- 如申請專利範圍第11項所述之注入鎖定鎖相迴路,更包括:一除頻器,將該振盪輸出的該頻率除頻,以產生一降頻振盪信號;一相位以及頻率偵測器,偵測該降頻振盪信號以及該參考振盪信號之間的一相位差以及一頻率差,以產生電荷泵控制信號;以及一電荷泵,由該電荷泵控制信號控制,以調整該迴路濾波器所提供的該控制電壓。
- 如申請專利範圍第11項所述之注入鎖定鎖相迴路,其中該注入鎖定電壓控制振盪器包括:一差動環式振盪器,以其中一級的差動輸出作為上述該對差動端使用;以及一注入開關,根據該注入脈衝導通,以短路該對差動端。
- 如申請專利範圍第13項所述之注入鎖定鎖相迴路,其中該相位偵測器的該取樣保持電路包括:一第一電容以及一第二電容;以及一第一取樣開關以及一第二取樣開關,皆根據該注入脈衝導通,以將該注入鎖定電壓控制振盪器的該對差動端分別耦接至該第一以及該第二電容,其中該第一以及該第二電容分別提供上述第一以及第二取樣保持輸出。
- 如申請專利範圍第11項所述之注入鎖定鎖相迴路,其中該相位偵測器的該電壓轉電流轉換器包括:一第一偏壓電流源;以及一第一電流鏡以及一第二電流鏡,共用該第一偏壓電流源,以根據上述第一以及第二取樣保持輸出產生一第一電流以及一第二電流,其中該第一電流鏡以及該第二電流鏡乃耦接該電壓轉電流轉換器的一輸出端,以提供該第一以及該第二電流之間的一電流差作為該電壓轉電流轉換器的該電流輸出。
- 如申請專利範圍第15項所述之注入鎖定鎖相迴路,其中該相位偵測器的該電壓轉電流轉換器更包括:一脈衝產生器,產生一電流路徑設定脈衝;一第一開關,根據該電流路徑設定脈衝的一反相信號導通,以耦接該第一電流鏡的一輸出端至該電壓轉電流轉換器的該輸出端;一第二開關,根據該電流路徑設定脈衝導通,以耦接該第二電流鏡的一輸出端至該電壓轉電流轉換器的該輸出端;一第三開關以及一第四開關,連結於一連結端,其中該第三開關是根據該電流路徑設定脈衝導通以耦接該第一電流鏡的該輸出端至該連結端,且該第四開關是根據該電流路徑設定脈衝的該反相信號導通,以耦接該連結端至該第二電流鏡的該輸出端;以及一單位增益緩衝器,具有一輸入端耦接該電壓轉電流轉換器的該輸出端,並且具有一輸出端耦接該第三以及該第四開關之間的該連結端。
- 如申請專利範圍第16項所述之注入鎖定鎖相迴路,其中該脈衝產生器是由一第二偏壓電流源鏡射該第一偏壓電流源偏壓。
- 如申請專利範圍第16項所述之注入鎖定鎖相迴路,其中該脈衝產生器乃基於石英振盪器所供應的該參考振盪信號產生該電流路徑設定脈衝。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38161810P | 2010-09-10 | 2010-09-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201223164A TW201223164A (en) | 2012-06-01 |
TWI470936B true TWI470936B (zh) | 2015-01-21 |
Family
ID=45806079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100131881A TWI470936B (zh) | 2010-09-10 | 2011-09-05 | 具有注入視窗自我對準功能的注入鎖定鎖相迴路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8432198B2 (zh) |
CN (1) | CN102404003B (zh) |
TW (1) | TWI470936B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9054711B2 (en) * | 2009-07-02 | 2015-06-09 | Infineon Technologies Ag | Frequency divider |
US8536915B1 (en) * | 2012-07-02 | 2013-09-17 | Qualcomm Incorporated | Low-noise and low-reference spur frequency multiplying delay lock-loop |
US8803575B2 (en) * | 2012-07-02 | 2014-08-12 | Qualcomm Incorporated | Charge pump circuit |
US9445729B2 (en) | 2012-07-20 | 2016-09-20 | Resmed Sensor Technologies Limited | Range gated radio frequency physiology sensor |
US8890626B2 (en) * | 2012-08-15 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company Limited | Divider-less phase locked loop (PLL) |
TWI516018B (zh) * | 2012-09-21 | 2016-01-01 | 國立交通大學 | 倍頻裝置及其操作方法 |
US9088369B2 (en) * | 2012-12-28 | 2015-07-21 | Synergy Microwave Corporation | Self injection locked phase locked looped optoelectronic oscillator |
CN103684434A (zh) * | 2013-12-19 | 2014-03-26 | 复旦大学 | 基于边沿线性化技术的25Gbps数据时钟恢复电路 |
KR102193681B1 (ko) * | 2014-01-28 | 2020-12-21 | 삼성전자주식회사 | Dll을 이용한 ilpll 회로 |
US9634677B2 (en) * | 2015-07-23 | 2017-04-25 | Mediatek Inc. | Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method |
US9755574B2 (en) * | 2015-08-06 | 2017-09-05 | Sony Corporation | Injection-locked oscillator and method for controlling jitter and/or phase noise |
US10374617B2 (en) * | 2017-08-15 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd | Injection-locked digital bang-bang phase-locked loop with timing calibration |
US10110239B1 (en) * | 2017-10-12 | 2018-10-23 | Oracle International Corporation | Injection-locking PLL with frequency drift tracking and duty-cycle distortion cancellation |
WO2020051906A1 (zh) * | 2018-09-14 | 2020-03-19 | 深圳市汇顶科技股份有限公司 | 计算机可读存储介质、快速启动时钟系统及其控制方法 |
JP7420537B2 (ja) * | 2019-11-26 | 2024-01-23 | ローム株式会社 | 位相ロックループ回路 |
CN114747145A (zh) * | 2019-12-05 | 2022-07-12 | 罗姆股份有限公司 | Pll电路及其控制方法 |
CN110968146A (zh) * | 2019-12-12 | 2020-04-07 | 深圳星河半导体技术有限公司 | 一种用于锁相回路的电荷帮浦电路 |
US10686429B1 (en) * | 2020-01-22 | 2020-06-16 | Realtek Semiconductor Corp. | High-speed clock filter and method thereof |
US11165432B1 (en) * | 2020-11-06 | 2021-11-02 | Movellus Circuits, Inc. | Glitch-free digital controlled delay line apparatus and method |
TWI765825B (zh) * | 2021-09-17 | 2022-05-21 | 國立高雄科技大學 | 注入鎖定鎖頻迴路振盪單元 |
US11451234B1 (en) * | 2021-11-23 | 2022-09-20 | Nanya Technology Corporation | Delay looked loop circuit and method of measuring delay |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424193B1 (en) * | 2000-08-07 | 2002-07-23 | Samsung Electronics Co., Ltd. | Circuit for synchronizing frequencies of clock signals |
TW200637158A (en) * | 2005-03-01 | 2006-10-16 | Atmel Corp | Multi-phase realigned voltage-controlled oscillator circuit and phase-locked loop circuit incorporating the same |
US20090175116A1 (en) * | 2008-01-08 | 2009-07-09 | Taek-Sang Song | Clock synchronization circuit and operation method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450227A (en) * | 1993-05-03 | 1995-09-12 | The United States Of America As Represented By The Secretary Of The Army | Optically injection-locked self-oscillating dual-gate MESFET mixer |
SE506470C2 (sv) * | 1996-04-29 | 1997-12-22 | Ericsson Telefon Ab L M | Förfarande och anordning för klockåtervinning ur en datasignal |
US6369659B1 (en) * | 2000-06-29 | 2002-04-09 | Tektronix, Inc. | Clock recovery system using wide-bandwidth injection locked oscillator with parallel phase-locked loop |
US7288976B2 (en) * | 2006-03-31 | 2007-10-30 | Realtek Semiconductor Corp. | Charge pump circuit and method thereof |
US7830212B2 (en) * | 2007-07-30 | 2010-11-09 | Mediatek Inc. | Phase locked loop, voltage controlled oscillator, and phase-frequency detector |
TWI380597B (en) * | 2009-04-08 | 2012-12-21 | Univ Nat Taiwan | Signal generating circuits |
CN101931399B (zh) * | 2009-06-24 | 2012-07-04 | 中国科学院微电子研究所 | 一种锁相环频率综合器 |
TWI418138B (zh) * | 2010-09-15 | 2013-12-01 | Univ Nat Taiwan Science Tech | 注入鎖定除頻裝置 |
-
2011
- 2011-09-02 US US13/225,274 patent/US8432198B2/en active Active
- 2011-09-05 TW TW100131881A patent/TWI470936B/zh active
- 2011-09-07 CN CN201110263579.7A patent/CN102404003B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424193B1 (en) * | 2000-08-07 | 2002-07-23 | Samsung Electronics Co., Ltd. | Circuit for synchronizing frequencies of clock signals |
TW200637158A (en) * | 2005-03-01 | 2006-10-16 | Atmel Corp | Multi-phase realigned voltage-controlled oscillator circuit and phase-locked loop circuit incorporating the same |
US20090175116A1 (en) * | 2008-01-08 | 2009-07-09 | Taek-Sang Song | Clock synchronization circuit and operation method thereof |
TW200931811A (en) * | 2008-01-08 | 2009-07-16 | Hynix Semiconductor Inc | Clock synchronization circuit and operation method thereof |
Also Published As
Publication number | Publication date |
---|---|
US8432198B2 (en) | 2013-04-30 |
TW201223164A (en) | 2012-06-01 |
US20120062293A1 (en) | 2012-03-15 |
CN102404003B (zh) | 2014-11-19 |
CN102404003A (zh) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI470936B (zh) | 具有注入視窗自我對準功能的注入鎖定鎖相迴路 | |
US8253454B2 (en) | Phase lock loop with phase interpolation by reference clock and method for the same | |
Gierkink | Low-spur, low-phase-noise clock multiplier based on a combination of PLL and recirculating DLL with dual-pulse ring oscillator and self-correcting charge pump | |
KR101694926B1 (ko) | 고속 시리얼라이저/디시리얼라이저에 대한 정확한 클럭 위상 신호들을 생성하기 위한 회로 | |
US7432752B1 (en) | Duty cycle stabilizer | |
US6377129B1 (en) | Programmable relaxation oscillator | |
US10998896B2 (en) | Clock doublers with duty cycle correction | |
WO2018145612A1 (zh) | 电荷泵电路和锁相环 | |
US9762211B2 (en) | System and method for adjusting duty cycle in clock signals | |
US8704568B1 (en) | Sub-gate delay adjustment using digital locked-loop | |
JPH06152399A (ja) | 電圧制御発振回路及び電圧制御発振方法 | |
CN110752846A (zh) | 异步逐次逼近模拟-数字转换器的延迟控制电路 | |
US20100007393A1 (en) | Method and Apparatus for Achieving 50% Duty Cycle on the Output VCO of a Phased Locked Loop | |
WO2019169607A1 (zh) | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 | |
JPWO1999000903A6 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
EP1536561B1 (en) | Current controlled oscillator | |
JP5053413B2 (ja) | 同期回路 | |
US11509318B2 (en) | Voltage controlled oscillator structure and phase-locked loop | |
US6781450B1 (en) | Low-frequency auto-zeroed amplifier | |
WO2021000064A1 (zh) | Rc振荡器 | |
CN210518272U (zh) | 异步逐次逼近模拟-数字转换器的延迟控制电路 | |
TW202337140A (zh) | 振盪器、電子裝置以及電子系統 | |
JP2002185291A (ja) | 電圧制御発振器およびpll回路 | |
Han et al. | A 0.5-2.0 GHz dual-loop SAR-controlled duty-cycle corrector using a mixed search algorithm | |
Chang et al. | A shifted-averaging VCO with precise multiphase outputs and low jitter operation |