TWI469531B - 類比至數位轉換器之測試 - Google Patents

類比至數位轉換器之測試 Download PDF

Info

Publication number
TWI469531B
TWI469531B TW97140665A TW97140665A TWI469531B TW I469531 B TWI469531 B TW I469531B TW 97140665 A TW97140665 A TW 97140665A TW 97140665 A TW97140665 A TW 97140665A TW I469531 B TWI469531 B TW I469531B
Authority
TW
Taiwan
Prior art keywords
digit code
test
step size
analog
analog signal
Prior art date
Application number
TW97140665A
Other languages
English (en)
Other versions
TW200935750A (en
Inventor
David Anderson
Jack Weimer
Original Assignee
Eagle Test Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eagle Test Systems Inc filed Critical Eagle Test Systems Inc
Publication of TW200935750A publication Critical patent/TW200935750A/zh
Application granted granted Critical
Publication of TWI469531B publication Critical patent/TWI469531B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/109Measuring or testing for dc performance, i.e. static testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

類比至數位轉換器之測試
本揭示係相關於藉由數位電腦的資料處理,尤其是類比至數位轉換器之測試。
通常,類比至數位轉換器是將類比信號轉換成表示類比信號的數位碼之裝置。然後數位碼可被數位化處理成類比信號的數位表示。例如,可使用聲音處理技術來處理表示聲音的數位碼。
類比至數位轉換器之一裝置特徵是數位輸出從一數位碼到另一數位碼的變化之臨界。例如,當零伏特的類比輸入被選擇當作輸入時,類比至數位轉換器可具有數位碼0,及數位碼1只是至少0.1伏特的類比電壓之輸入(如、0.05伏特的類比電壓可產生數位碼0)。類比至數位轉換器可具有多個、獨立的數位碼臨界。
由於製造變化會導致一批類比至數位轉換器具有改變的臨界,所以類比至數位轉換器會被測試,以決定例如裝置的臨界變化是否在可接受的變化範圍內。測試許多裝置臨界是耗時的,例如,許多類比輸入電壓需要被測試,以決定待測裝置的各個臨界電壓。
此處所揭示的主題提供方法及設備,包括電腦程式產品,其實施有關類比至數位轉換器的測試之技術。
在一大體觀點中,接收資料,此資料的特徵為:第一數位碼,從類比信號產生器的第一類比電壓之待第一測試的裝置所產生;及第二數位碼,是數位碼臨界,及藉由執行計算而為裝置的第二測試產生第一步進尺寸。計算包括:以第一數位碼和第二數位碼的差,乘上待第一測試的裝置之最低有效位元尺寸,以產生乘積;及將乘積除以類比信號產生器的最低有效位元尺寸。
在相關觀點中,接收資料,此資料的特徵為:第一數位碼,從類比信號產生器的第一類比電壓之待第一測試的裝置所產生;及第二數位碼,是數位碼臨界,及藉由次處理指令以執行計算之處理器來執行計算,而為裝置的第二測試產生第一步進尺寸。
在另一相關觀點中,接收資料,此資料的特徵為:第一數位碼,從類比信號產生器的第一類比電壓之待第一測試的裝置所產生;及第二數位碼,是數位碼臨界,及為裝置的第二測試產生第一步進尺寸,其中第一步進尺寸係依據第一和第二數位碼。第一數位碼係從來自第一測試中的多個子測試之結果所計算,其中子測試的每一個包括在第一類比電壓中之裝置的多個類比至數位轉換。
主題可被實施當作例如電腦程式產品(如、當作原始程式碼或編譯碼)、電腦實施方法、硬體、及系統(如、包括硬體、軟體、或二者的系統)。
變化可包括一或多個下面特徵。
產生自待測裝置的數位碼可以是平均來自測試的多個數位碼之結果,其中多個數位碼係依據在相同輸入電壓中之裝置的多個類比至數位轉換。
可接收隨後資料,及藉由執行隨後計算而為裝置的進一步測試產生隨後步進尺寸。隨後資料的特徵為:從隨後類比電壓之待第三測試的裝置所產生之第三數位碼。隨後計算可包括:以第三數位碼和第二數位碼的差,乘上待第三測試的裝置之最低有效位元尺寸,以產生隨後乘積;及將隨後乘積除以類比信號產生器的最低有效位元尺寸。
為進一步測試接收數位碼,及為進一步測試產生步進尺寸可包括:使用從前一測試所計算之前一步進尺寸以及從前一測試到類比信號產生器之進一步輸入的組合,當作到類比信號產生器的進一步輸入。
可產生第三數位碼當作到類比信號產生器的進一步輸入,其中第三數位碼係依據早先測試的步進尺寸和到類比信號產生器的輸入之組合。
裝置之測試的第二階段可包括:接收從裝置所產生的第三數位碼當作輸入;及依據第三數位碼是否小於或大於第二數位碼,藉由第一固定步進尺寸增加或減少被使用當作到類比信號產生器的輸入之第四數位碼。第二階段可包括依據多個輸入電壓的多個測試。
裝置之測試的第三階段可包括:接收從裝置所產生的第五數位碼當作輸入;及依據第五數位碼是否小於或大於第二數位碼,藉由第二固定步進尺寸增加或減少被使用當作到類比信號產生器的輸入之第六數位碼,第二固定步進尺寸小於第一固定步進尺寸。第三階段可包括依據多個輸入電壓的多個測試。
裝置之測試的第四階段可包括:接收從裝置所產生的第七數位碼當作輸入;儲存第七數位碼;及依據第七數位碼是否小於或大於第二數位碼,藉由第二固定步進尺寸增加或減少被使用當作到類比信號產生器的輸入之第八數位碼。可在第四階段的多個測試中計算第七數位碼的平均。
待測裝置可以是類比至數位轉換器。
步進尺寸可被儲存以用於隨後測試。
此處所描述的主題可被實施,以實現下面的一或多個有利點。類比至數位轉換器的數位碼臨界之測試可包括:使用處理器,使得可使用方程式的數學操作來計算類比信號產生器的下一輸入電壓位準。在計算步進尺寸和步進方向中,方程式可使用理想數位碼臨界和來自轉換的一或多個數位碼之間的差當作因數,使得可快速達到臨界。可為類比信號產生器的下一輸入電壓位準之每一個決定執行多個轉換,使得例如產生自雜訊的不準確轉換對測試的不利影響降低。
在附圖及下面說明中陳述一或多個實施的細節。從說明、圖式、及申請專利範圍將可更加明白其他特徵、觀點、及優點。
通常,圖1-4的說明包括有關測試類比至數位轉換器的主題。如說明中所使用一般,類比至數位轉換器可以是具有將類比信號轉換至數位信號(如、數位碼)的單一目的之裝置;然而,類比至數位轉換器一詞不需要如此受限,也可包括具有多重目的之裝置。例如,類比至數位轉換器可包括數位音樂播放器,其包括除了將類比信號轉換成數位碼之外的目的功能。
圖1為測試類比至數位轉換器之系統100圖。在系統100中,待測裝置(DUT)102是被測試的類比至數位轉換器。通常,可藉由發送來自類比信號產生器108的類比信號到DUT 102的輸入及比較DUT 102的輸出與類比信號產生器108的數位輸入來測試DUT 102。依據DUT 102的輸出及想要的數位輸出(可被稱作理想數位輸出)之間的差,可決定DUT的輸出是否大於或低於想要的數位輸出,使得類比信號產生器108的輸出分別在進一步測試中是較高或較低。在進一步測試之後,可決定DUT 102的臨界之估計。DUT 102的臨界可被用於決定例如DUT 102是否在理想臨界之可接受的變化範圍內。若否,則因為品質控制程序的一部分,可拋棄DUT 102。再者,DUT 102的臨界估計可被用於改變DUT 102的變化之補償(如、使用DUT 102的韌體程式可偏斜輸出以補償變化)。
除了DUT 102及類比信號產生器108之外,系統100包括數位處理單元104、通訊介面106、緩衝器110、及時脈系統112。數位處理單元104包括處理器114及圖案定序器116。通常,數位處理單元104可藉由時脈系統112的幫助來管理系統100中之DUT 102的測試。管理DUT 102的測試可包括:數位處理單元104發送給類比信號產生器108所使用的最初數位碼(如、發送碼到通訊介面106,以將它轉送到類比信號產生器108以產生欲轉換的類比信號);起動圖案定序器116,以接收來自DUT 102的數位碼;為進一步測試決定增加或減少多少類比輸入;及估計臨界值。
在數位處理單元104內,處理器114可執行比較及計算(如、為進一步測試決定提高或減少多少數位碼);與通訊介面106通訊;及決定將如何執行測試DUT(如、例如藉由決定測試用的最初電壓來決定類比信號產生器108所產生的電壓,及為進一步測試增加或減少多少類比信號產生器所使用的前一電壓)。例如,處理器114可已是數位信號處理器,其被最佳化成執行數學計算,使得能夠在比其他處理器類型相對快速下執行它們。
數位處理單元104的圖案定序器116可為系統100執行數位處理單元104的管理操作,及由於測試的順序可由圖案定序器116管理,所以被稱作圖案定序器。當作可被執行當作管理測試的一部分之操作的例子,圖案定序器可控制處理器114(如、告訴處理器114聚集和儲存DUT 102所接收的值,計算聚集值的平均等);觸發DUT 102去執行轉換(如、每一次欲執行轉換時觸發藉由DUT 102的轉換,其中可快速執行多個轉換,以產生決定用的資料);決定是否繼續執行測試(如、決定已到達測試的尾端)等。
通訊介面106是數位處理單元104和類比信號產生器108之間的介面。通訊介面106可充作用以調整系統100的比例之資源的分佈器,可充作類比信號產生器和數位處理單元104之間的配接器,或者二者。例如,通訊介面106可以是通訊介面板,其連接到數位處理單元104串列命令匯流排和其他;類似的數位處理單元,其可各個具有它們自己之想要類比信號產生器108的資源之待測裝置,且經由其他匯流排連接到數位處理單元104。在那例子中,通訊介面106可經由串列命令匯流排接收來自各種數位處理單元的命令,及決定位哪一DUT請求從類比信號產生器所產生之信號。
當作另一例子,通訊介面106能夠以一格式接收來自數位處理單元104的命令(如、根據一通訊協定、依據一特別實體連接類型等),及以第二格式與類比信號產生器108互動(如、根據第二通訊協定、依據不同的實體連接類型等)。
通訊介面106可提供數位處理單元104和類比信號產生器108之間的一層,使得可容易為待測的其他裝置以及管理那些裝置的測試之其他數位處理單元104調整系統100的比例。例如,通訊介面106可包括數位處理單元104之實體連接的數目,及管理連接到實體連接的可能數位處理單元之邏輯,使得容易增加其他數位處理單元。同樣地,通訊介面106可提供數位處理單元104和類比信號產生器108之間的一層使得組件中的變化可被接受。例如,通訊介面106可接受來自數位處理單元之各種實體和軟體連接類型,以與類比信號產生器互動。當作另一例子,類比信號產生器108可具有四或更多的獨立通道,及系統100可支援至多四或更多的數位處理單元104以服務至多四到更多的DUT,類似於DUT 102,使得可調整系統100的比例,以只利用一通訊介面106和一時脈系統112就可測試更多的DUT。
如上述,類比信號產生器108產生類比信號,以回應經由通訊介面106來自數位處理單元104的命令。類比信號產生器108可藉由將表示類比信號的數位碼轉換成類比信號以產生類比信號,使得類比信號產生器108是數位至類比轉換器。類比信號產生器108可以是高解析(如、24位元長度數位碼)、高精確、高頻寬類比信號產生器,諸如由EAGLE TEST SYSTEMS,INC所販售的QUAD PRECISION LINEARITY UNITTM 等。此種信號產生器可幫助快速和精確的類比信號產生,使得可在短時間量中決定多個裝置臨界。
緩衝器110可在被DUT 102轉換之前緩衝來自類比信號產生器108的類比信號。例如,類比信號可被條件化以調整比例,否則最佳化用於測試目的的信號完整性。可由測試開發者提供緩衝器110,但是不需要是測試系統100的一部分。
時脈系統112產生可用於同步化系統100的活動之時脈信號。尤其是,經由獨立的時脈線,將時脈系統112藉由第一連接118連接到數位處理單元,及藉由第二連接122連接到類比信號產生器108。例如,時脈系統112可開始驅動數位處理單元104的時脈信號,以建立用於圖案定序器116的最佳時間。
如上述,可以硬體、軟體、或兩者的組合實施系統100。例如,DUT 102可以是數位至類比轉換器,被實施作封裝式硬體裝置,可在測試期間插入測試板以與數位處理單元104通訊。當作另一例子,數位處理單元104可以是硬體裝置,其包括數位信號處理器(當作處理器114),其中數位信號處理器操作在可程式化媒體中所編碼之指令,諸如電子式可拭除可程式化唯讀記憶體等,及圖案定序器硬體裝置(當作處理器定序器116),其中圖案定序器可以是特殊應用積體電路(ASIC),其包括可程式化記憶體以儲存測試順序的偏好(如、測試的臨界表),之組合。當作另一例子,數位處理單元104可被實施當作晶片上的一系統。當作另一例子,通訊介面106可以是通訊介面板硬體裝置,其包括ASIC的組合,以實施用以與類比信號產生器108和數位處理單元104通訊之邏輯。當作另一例子,類比信號產生器108可以是數位至類比轉換器硬體裝置,如上述。同樣地,緩衝器110可以是硬體緩衝器,以增加來自類比信號產生器108之類比信號的信號完整性。
雖然圖1的系統100包括特定的組件數目和類型,但是實施可變化。例如,雖然圖1包括DUT 102和數位處理單元104之間的一對一對應性,但是不一定是如此。例如,可具有由數位處理單元104所測試的多個裝置。當作另一例子,多個待測裝置可與數位處理單元配對,及使用同一類比信號產生器。
當作另一例子,通訊介面106不需要存在,及數位處理單元104可直接連接到類比信號產生器108。當作另一例子,緩衝器110不需要存在,或可與類比信號產生器108整合在一起。
圖2為類比至數位轉換器的測試之圖表200。可在諸如圖1的系統100等系統中發生測試。通常,測試被用於決定裝置的臨界值,臨界定義數位碼輸出從一值改變到附近值之類比輸入位準。例如,臨界類比輸入值之上或之下,可具有不同的數位碼輸出,其從過渡雜訊206及到待測的類比至數位轉換器之類比輸入值的範圍之組合所產生。
圖表200經由表示時間的X軸和表示電壓位準的Y軸來圖解測試。在圖表200中,線202定義應用到待測的類比至數位轉換器之輸入類比電壓。線202上下移動,當作待測裝置(DUT)的測試處理之一部分,以決定臨界值。水平臨界線204是DUT的臨界值之估計。水平臨界線204係依據測試的結果(如、在測試之前不知道)。兩水平線之間的區域206可被稱作過渡雜訊區,其可定義輸出數位碼是兩或多個碼的其中任一個之區域,以及臨界線204定義數位碼的輸出交換之類比輸入區的中間。例如,一些DUT可具有大於DUT的一LSB(最低有效位元)之雜訊,使得可具有在過渡雜訊區內之“漏接”的三或四碼。
通常,圖表200中的測試包含測試的四階段,包括第一階段208、第二階段210、第三階段212、及第四階段214。四階段的每一個都包含依據先前輸入電壓和可能的其他因素來決定輸入電壓的新位準之測試的特別技術。用於測試類比至數位裝置之技術可分別為四階段208、210、212、214的每一個稱作過渡截取、快速高頻振動、慢速高頻振動、及具有估計的慢速高頻振動。使用者可獨立地預定各個測試階段的活動,包括每一測試階段的決定之數目(如、一及十之間的實數),及每一決定的DUT轉換之數目(如、一及十之間的實數),及每一決定的輸入電壓位準中之變化數值。
在圖表200中的各個輸入電壓位準之間,決定欲應用到DUT的下一輸入電壓。那些決定的每一個係依據DUT的多個類比至數位轉換。例如,可在最初電壓216中執行一些轉換,及那些轉換的結果可被用於決定下一輸入電壓,即為第二電壓位準218。當作例子,多個轉換的結果可被用於作決定,藉由平均轉換的數位碼,過濾出與預期的數位碼具有明顯偏離之數位碼,或二者。
通常,當作例子,使用每一輸入位準的決定之多個轉換是有利的,因為其可過濾出由於雜訊的錯誤轉換反應(如、若數位碼是遠離相關數位碼之碼的最小臨界數目,則可假設碼是錯誤的並且過濾出),可平均由於高頻振動的多個轉換等。例如,由於高解析類比至數位轉換器內有的測量雜訊,所以來自DUT的數位反應可包含一些數位碼,如此平均可降低此雜訊對決定的影響。在維持整個有效測試時間的同時,每一輸入位準的決定之多個轉換是可能的,例如,由於欲測試的類比至數位轉換器之模型的快速轉換速度。如此,通常,經由平均可降低測量雜訊,如此在利用現代類比至數位轉換器的高轉換速率的同時可產生更準確的決定。例如,決定廻路本身可限制到約400kHz(千赫)操作,但是一些裝置能夠以10MHz之外的速率轉換;而無法支援每一決定的多個轉換在測試期間的轉換速率將侷限到最大400kHz,如此導致測試效率明顯降低。
當作起動測試的一部分,最初電壓216被使用當作輸入。最初電壓可以是由測試系統的使用者組配之預定值。例如,就類比至數位轉換器的特定模型而言,為了測試特別臨界,最初電壓可被選定成預期接近臨界。
在第一階段中,依據在電壓位準中的多個轉換,決定新電壓位準。例如,在最初電壓216中執行多個轉換之後,決定有關第二電壓位準218。第一階段的過渡截取技術描述如何決定新的輸入電壓位準。尤其是,新的輸入電壓位準係可根據方程式來決定(其被稱作過渡截取方程式):
(臨界的預期數位碼-來自轉換的數位碼)x DUT的最低有效位元(LSB)尺寸/類比信號產生器的LSB尺寸。
在此方程式中,可由諸如測試系統100的使用者等測試系統之使用者選擇臨界的預期數位碼,來例如當作理想類比至數位轉換器中之臨界的數位碼。來自一或多個轉換之數位碼可以是來自一或多個轉換之DUT的輸出。例如,若使用每一決定的多個轉換,則可平均來自多個轉換的數位碼,及“來自轉換的數位碼”可以是平均。可依據DUT的尺寸將平均捨入(在實施中,不需要執行捨入成整數)。臨界的預期數位碼和來自一或多個轉換的數位碼之間的差之單位可以是具有例如匹配類比信號產生器的解答之二進位或十進位減法的結果。DUT的LSB是DUT的最小步進尺寸之測量。例如,若DUT是零至四伏特的電壓之二位元類比至數位轉換器,則最小步進尺寸可以是1伏特。類比信號產生器的LSB尺寸是類比信號產生器的最小步進尺寸可能的測量。例如,若類比信號產生器是零和四伏特之間的電壓之三位元數位至類比轉換器,則最小步進可以是0.5伏特。
當作過渡截取方程式的例子應用,若0及4伏特之間的電壓之四位元轉換器是欲測試的裝置,則數位碼0100可對應於0.875及1.125伏特之間的電壓位準,使得1.125伏特可以是碼之理想高側過渡臨界,而實際高側過渡臨界線204位在接近1.200伏特,其中DUT的實際高側臨界電壓不理想。輸入電壓1.125伏特之一連串五個轉換可產生數位碼0100(十進位4)、0101(十進位5)、0101、0100、及0011(十進位3;如、依據DUT的特性碼可不同於理想轉換,可依據雜訊而不同,或二者),使得碼的平均可以是4.0LSB或1.0伏特(如、十進位21除以5是十進位4.2,其可捨入到DUT的最接近LSB尺寸以達到4.0(在實施中,不需要執行捨入))。待測裝置的LSB尺寸和類比信號產生器可分別為0.25及0.025。如此,方程式可產生結果:類比信號產生器的5LSB或0.125伏特(((4.5LSB-4.0LSB)x 0.250volts)/0.025volts),其表示輸入電壓的下一位準理想上是大於前一輸入電壓的0.125伏特,或1.250伏特。
可為欲成為第一階段208的一部分之任何輸入電壓位準數目繼續決定輸入電壓位準及測試輸入電壓位準的處理。在圖表200中,如一連串五個下降及上升邊緣220、222、224、226、228所圖解一般,處理以輸入電壓位準之五個以上的決定繼續。第一階段208的尾端之輸入電壓位準被使用當作第二階段210的最初輸入電壓位準。
如上述,第二階段210包含可被稱作快速高頻振動的技術。通常,第二階段210的快速高頻振動包含:依據從待測的類比至數位轉換器之一或多個轉換所產生的數位碼輸出,以預定、固定的數值來上或下移動測試輸入電壓位準。就測試系統的使用者可決定快速高頻振動數值而言來決定數值。就第二階段210中的任何決定數目而言來固定數值,數值是相同的。第二階段210的快速高頻振動可不同於第三和第四階段212、214的慢速高頻振動,因為快速高頻振動包含比慢速高頻振動大的固定數值,使得可藉由較大的數值來上或下移動測試輸入電壓,及在決定數目上也可不同。可選擇任何數目當作快速和慢速高頻振動數值,及當作快速和慢速高頻振動的決定數目。
依據一或多個轉換的結果,依據結果是否高於理想數位碼臨界而決定下一輸入電壓位準為較高或較低。
在具有待測的四位元類比至數位轉換器之前一例子之後,快速高頻振動電壓可以是0.5伏特,及可測試臨界1.125伏特。在那例子中,若測試類比至數位轉換器的一連串轉換產生一連串數位碼0100、0011、0010、0011、及0011,則被用於決定下一輸入電壓位準之來自多個轉換的最後平均可以是0.75伏特(0011)。當0.75小於1.125伏特時,決定由用於下一一連串轉換之固定數值0.5伏特至1.25伏特來增加輸入電壓位準。
在第二階段210之輸入電壓位準的固定數目測試和決定之後,可利用較小的高頻振動尺寸及來自第二階段210的最初電壓開始第三階段212。在前一例子之後,慢速高頻振動尺寸小於快速高頻振動尺寸,可以例如是0.0125伏特(慢速高頻振動尺寸可以是待測裝置之LSB尺寸的二十分之一或更小)。
在第三階段212之輸入電壓位準的固定數目測試和決定之後,利用與第三階段212相同的高速振動尺寸開始第四階段214。如上述,與第三階段212相反,第四階段214可包括依據測試輸入電壓位準的結果來估計臨界值。為了產生估計的臨界值,可累積測試輸入電壓位準,及累積的數目除以測試輸入電壓位準的數目,以決定待測的類比至數位轉換器之估計的臨界電壓。例如,可累積從第四階段214的決定所產生之一連串八個輸入電壓位準,及可依據具有八個輸入電壓位準來計算平均。產生估計的實施可變化。例如,第四階段214之開始的輸入電壓位準可包括在被計算的平均中,用於產生平均的輸入電壓不需要限制於從第四階段214之決定所產生的那些。當作另一例子,只可使用來自第四階段214之一子集的輸入電壓位準(如、最後的兩或更多輸入電壓位準)。
臨界電壓的估計可被用於例如決定整數非直線性型(INL)誤差(如、使用多個臨界值比上裝置的理想臨界)、正或負全比例誤差等,其可被用於品質的保證或調整系統。例如,裝置的臨界值之多個估計可被用於計算DUT的INL,及若裝置具有臨界數值以上的INL,則因為品質不足可拋棄裝置。
雖然圖2的圖表200包括特定階段數目,且各個都具有特別技術,但是變化可不同。例如,技術可不同或階段數目可不同。例如,雖然第一階段208被描述作包括過渡截取技術,但是在一些實施中,可使用二元搜尋技術來取代。二元搜尋技術可包括:依據輸出數位碼是低於或高於理想數位碼臨界,以及依據以用於增加或減少之前一數值的一半來重複增加或減少輸入電壓位準的後一轉換(其中所使用的數值可被稱作二元步進尺寸數值),由第一、固定數值(可稱作二元步進尺寸數值)來增加或減少輸入電壓位準。
當作二元搜尋技術的例示應用,第一測試輸入電壓位準可以是1.0伏特,及來自一或多個轉換的數位碼可在臨界的理想數位碼之上,使得能夠以0.4伏特將輸入測試電壓減少到0.6伏特。然後,在隨後測試中,依據0.6伏特的第二輸入測試電壓,來自一或多個轉換之最後的數位碼可以在臨界的理想數位碼之下,使得以0.2伏特將輸入測試電壓(其為前一步進尺寸0.4伏特的一半)增加到0.8伏特的測試輸入電壓位準。在那例子之後,在以固定數值繼續增加或減少輸入電壓位準的同時,測試可繼續一段預定的步進數目。
當作另一例子,裝置的測試可只包括三階段。例如,在第二階段210之後,可使用類似於第四階段214之具有估計的慢速高頻振動階段,而不需要有第四階段。
在一些實施中,可只為一些決定使用多個轉換。例如,只有第一階段208可包括在決定新的輸入測試電壓位準之前,產生每一輸入測試電壓位準的多個類比至數位轉換。
參考圖2所說明的四階段可被執行任意次數,以決定裝置的多個臨界。例如,首先可將四階段與第一最初電壓一起使用來決定第一組兩數位碼之間的第一臨界值,然後可將四階段與第二最初電壓一起使用來決定第二組兩數位碼之間的第二臨界值。
圖3為測試類抵制數位轉換器之程序300的流程圖。程序300包含根據被稱作過渡截取之測試的形式來測試類比至數位轉換器,此過渡截取類似於參考圖2的圖表200之第一階段208所說明的過渡截取技術,使得程序300可包含參考圖2所說明的技術。程序300可以是較大測試處理之一部分,類似於圖2的第一階段208如何是包含四階段的較大測試處理之一部分。可在諸如圖1的系統100等測試系統中執行程序300。
通常,程序300包含產生類比電壓(302);將類比電壓轉換成數位碼(304);擷取數位碼(306);決定是否已執行轉換的臨界數目(308);若已執行轉換的臨界數目,則觸發步進尺寸的計算(310),否則回到產生類比電壓(302);若被觸發則計算步進尺寸(312);計算輸入電壓位準(314);決定是否已執行決定的臨界數目(316);及若是,則結束程序300,否則回到產生類比電壓(302)。
產生類比電壓(302)包括為待測裝置(DUT)產生類比電壓。電壓可以是固定的最初電壓(如、由使用者預先組配以測試特別的臨界),或依據計算所決定的電壓(如、依據所計算的步進尺寸(312))。電壓可藉由類比信號產生器所產生,諸如圖1的類比信號產生器108等。可產生類比電壓的輸入可以是數位碼,此數位碼例如可由諸如圖1的處理器114或圖案定序器116等處理器或圖案定序器所決定,及例如,處理器可使類比信號產生器108能夠產生信號(如、藉由發送命令到類比信號產生器)。
藉由諸如圖1的DUT 102等DUT執行將類比電壓轉換成數位碼(304)。裝置可以是特殊目的的類比至數位轉換器或包括用於類比至數位轉換的功能之裝置。可例如藉由諸如圖1的圖案定序器116等圖案定序器來觸發轉換。
例如可藉由諸如數位處理單元104(如、在揮發性記憶體中)等數位處理單元來執行表示轉換的結果之擷取數位碼。例如,若欲每一決定執行多個轉換,則可將轉換的結果數目儲存,以計算用於決定步進尺寸的結果,諸如平均等。
決定是否已執行轉換的臨界數目(308)可包含比較轉換的臨界數目與已執行的轉換之數目。由圖案定序器值行決定。轉換的臨界數目可以是預定的數目(如、由測試系統的使用者所組配),其定義每一決定所執行的轉換之數目。
若尚未執行轉換的臨界數目,則可產生類比電壓(302),其中所使用之類比電壓與用於前一次轉換的類比電壓相同。若已執行轉換的臨界數目,則程序300可繼續以觸發步進尺寸的計算(308),其被稱作過渡截取步進尺寸。
可由圖案定序器來執行計算的觸發,及可由處理器來計算步進尺寸(312)。可根據上述的方程式來計算步進尺寸,及方程式可使用多個轉換的結果。在一些實施中,為了可能降低誤差(如、若所計算的步進尺寸係依據由於雜訊的不準確轉換),可由二元搜尋步進尺寸約束根據方程式所計算的步進尺寸(如、若計算由於不準確的轉換而是錯誤的,則使得所計算的步進尺寸不錯誤地偏離臨界太遠)。例如,二元搜尋步進尺寸可分別充作根據過渡截取方程式所計算的步進尺寸之減少或增加的下限或上限(如、若在二元搜尋步進尺寸的界線外,則所計算的步進尺寸可被視作不良的計算)。
然後可將步進尺寸計算的結果用於計算輸入電壓位準(314),其可被用於稍後的測試,或用於決定DUT的臨界電壓位準之估計。由於計算步進尺寸的方程式依據從一或多個轉換所產生之數位碼和想要的數位碼之間的差,所以方程式可產生更準確的新輸入電壓位準計算,因為能夠以與此差成比例的數值來增加或減少輸入電壓位準,使得例如臨界電壓不會大幅超出限度。計算步進尺寸,計算下一輸入電壓位準,或二者可稱作決定。
若已執行決定的臨界數目(316),則程序300可結束(318);否則,程序300可繼續產生類比電壓(302),其中類比電壓係依據步進尺寸。可由圖案定序器進行是否已執行決定的臨界數目之判斷。
如此,依據有關是否已執行決定的臨界數目之判斷,程序300可繼續產生用於輸入電壓位準之類比電壓的數目,執行用於類比電壓的數目之轉換,計算新的輸入電壓位準之步進尺寸,及回到在新的輸入電壓位準中計算類比電壓,在已執行決定的臨界數目之後,輸入電壓位準可更接近裝置的臨界值。
當作例子,藉由可降低時間耗用測試的數值之降低接近臨界的決定之數目,或降低從誤差所導致的時間,依據一或多個轉換的差之下一輸入電壓位準的計算,及與諸如二元搜尋等其他技術比較的理想轉換,可提高測試性能。例如,儘管二元搜尋需要決定的數目以達到等同被測試的裝置之解答的平方根之臨界,但是兩或三決定可在裝置的臨界中產生輸入電壓位準,使得測試可被組配成具有較少的決定。當作另一例子,若雜訊導致不準確的轉換,則二元搜尋可在遠離臨界的方向產生輸入電壓的大量增加或減少,如此需要校正許多決定,雖然過渡截取方程式可補償由於產生與來自一或多個轉換的數位碼和想要的數位碼之間的差成比例之步進尺寸的方程式所導致之較少決定中的誤差。
圖4為測試類比至數位轉換器的程序400之流程圖。程序400可描述圖2的圖表200中之子程序,及可由圖1的系統100之組件來執行。通常,程序400包括可稱作稱作四測試階段者,它們每一個都對應於圖2的測試階段,包括第一階段(402、404、406、408、410)、第二階段(412、414、416、418、420)、第三階段(422、424、426、426、428)、及第四階段(432、434、436、438、440、442)。
第一階段包括:產生類比電壓(402)、將類比電壓轉換成數位碼(404)、擷取數位碼(406)、決定下一類比輸入電壓(408)、及判斷是否已執行決定的臨界數目(410)。第一階段可包含使用過渡截取方程式之過渡截取技術,如上述。例如,所產生的類比電壓(402)可以是預定的最初電壓或依據過渡截取方程式所計算的電壓,可由諸如圖1的類比電壓產生器108等類比電壓產生器所產生。可由DUT執行將類比電壓轉換成數位碼(404),及可由圖案定序器觸發轉換。擷取數位碼(406)可包含擷取DUT的數位碼,及可由諸如圖1的數位處理單元104等數位處理單元來執行。可由諸如圖1的處理器114等處理器來執行決定下一類比輸入電壓(408)。可由圖案定序器來觸發決定下一類比輸入電壓。可藉由根據上述的過渡截取方程式來計算步進尺寸以計算下一類比輸入電壓,它們可能是負的或正的,以分別指示輸入電壓位準是被減少或增加。可由圖案定序器來執行判斷是否已執行決定的臨界數目(410)。若尚未執行決定的臨界數目,則所決定的輸入電壓位準可被用於產生用於另一決定的另一類比電壓(402),其中此決定是下一輸入電壓位準的決定。決定的臨界數目可由測試系統的使用者來預定。例如,使用者可經由圖形使用者介面來組配測試順序的偏好,包括用於特定臨界的測試之第一階段的四決定。
若在第一階段已執行決定的臨界數目,則可藉由使用在第一階段(如、在408)所計算的輸入類比電壓以產生類比電壓,而程序400可繼續第二階段。第二階段可包含快速高頻振動的技術,以及包括:產生類比電壓(412)、將類比電壓轉換成數位碼(414)、擷取數位碼(416)、使用大步進尺寸來決定下一輸入電壓(418)、及判斷是否已執行決定的臨界數目(420)。類似於第一階段,可藉由類比電壓產生器來產生類比電壓,可由DUT執行轉換,可由數位處理單元來執行擷取數位碼,及可由圖案定序器來執行判斷是否已執行決定的臨界數目。然而,與第一階段相比,第二階段包含使用大步進尺寸來決定下一輸入電壓,依據實施,其可由數位處理單元的處理器或圖案定序器來執行。大步進尺寸可由測試系統的使用者來預定,及就大於慢速高頻振動所使用的小步進尺寸而言,步進尺寸可以是大的。可依據所擷取的數位碼是小於或大於待測臨界的理想數位碼,而可從目前的輸入電壓增加或減少下一輸入電壓。
第三階段可包含慢速高頻振動的技術,及包括:產生類比電壓(422)、將類比電壓轉換成數位碼(424)、擷取數位碼(426)、使用小步進尺寸來決定下一輸入電壓(428)、及判斷是否已執行決定的臨界數目(430)。除了使用小於第二階段所使用之步進尺寸的步進尺寸之外,可類似於第二階段來實施第三階段的子程序。例如,第三階段的步進尺寸可以是第二階段所使用之步進尺寸的一半。用於慢速高頻振動技術的步進尺寸可依據類比信號產生器或待測裝置的LSB尺寸。大步進尺寸也可依據類比信號產生器或待測裝置的LSB尺寸。例如,大步進尺寸可以是LSB尺寸的兩倍。在任一例子中,用於高頻振動技術的步進尺寸是由類比信號產生器可產生之電壓範圍的分數之實數。
除了可儲存數位碼的總數之外,類似於第三階段,第四階段也包含慢速高頻振動的技術。第四階段包括:產生類比電壓(432)、將類比電壓轉換成數位碼(434)、擷取數位碼(436)、使用小步進尺寸來決定下一輸入電壓(438)、儲存數位碼的聚集(440)、及判斷是否已執行決定的臨界數目(442)。除了加上儲存聚集的數位碼(440)之外,可類似於第三階段來實施第四階段的子程序。所儲存之聚集的數位碼可以是從下一類比輸入電壓的決定所產生(438)之下一類比輸入電壓的數位碼。可由處理器來執行聚集。第四階段的小步進尺寸可與第三階段的小步進尺寸相同。
雖然圖3-4的程序300、400包括子程序的特定組合、數目、及類型,但是實施可變化。例如,如上述,用於計算步進尺寸的過渡截取方程式可由二元搜尋步進尺寸來限制。當作另一例子,程序400的第一階段可實施二元搜尋技術。當作另一例子,雖然為每一決定的單一轉換實施圖4的程序400,但是可將程序400改變成能夠每一決定多個轉換。同樣地,可為每一決定的單一轉換實施圖3的程序300,及可去除判斷是否已執行轉換的臨界數目之子程序。當作另一例子,可藉由將數位碼的聚集除以決定的數目,而在程序400中可計算DUT的臨界之估計當作第四階段的決定之平均。當作另一例子,程序400的第四階段之慢速高頻振動數值甚至可小於第三階段的慢速高頻振動數值。當作另一例子,觸發處理器去執行諸如根據上述的過渡截取方程式計算步進尺寸等操作之圖案定序器可等待處理器一段預定時間量以執行計算。
此處所描述的主題能夠以數位電子電路系統、或以電腦軟體、韌體、或硬體來實施,包括本說明書中所揭示的構成機構及其構成同等物,或以它們的組合。此處所描述的主題可被實施當作一或多個電腦程式產品,即、一或多個電腦程式,以資訊載體具體實現,如、以機器可讀式儲存裝置或以傳播的信號,用於由如可程式化處理器、電腦、或多個電腦等資料處理設備來執行,或控制如可程式化處理器、電腦、或多個電腦等資料處理設備的操作。可以程式化語言的任何形式來寫電腦程式(又稱作程式、軟體、軟體應用程式、或程式碼),包括編譯式或直譯式語言,及其可以任何形式部署,包括當作獨立性程式或當作模組、組件、子常式、或適用於計算環境的其他單元。電腦程式不需要對應於檔案。程式可被儲存在持留其他程式或資料之檔案的一部分,在專屬於討論中的程式之單一檔案中,或在多個合倂的檔案中(如、儲存一或多個模組、子程式、或碼的部分之檔案)。電腦程式可被部署成在一電腦上執行,或在一網站或在多個的網站分佈且以通訊網路互連之一處或分的多個電腦上執行。
本說明書中所描述的處理和邏輯流程,包括此處所描述的主題之方法步驟,可由一或多個可程式化處理器來執行,此處理器執行一或多個電腦程式,以藉由在輸入資料上操作和產生輸出來執行此處所描述的主題之功能。處理和邏輯流程亦可由此處所描述的主題之設備來執行,此處所描述的主題之設備能夠被實施當作特殊目的的邏輯電路系統,如FPGA(現場可程式閘陣列)或ASIC(特殊應用積體電路)。
經由例子,適用於執行電腦程式之處理器包括萬用和特殊目的微處理器二者,及任何種類的數位電腦之任何一或多個處理器。通常,處理器將從唯讀記憶體或隨機存取記憶體或二者接收指令及資料。電腦的必要元件是用以執行指令的處理器,和用以儲存指令及資料的一或多個記憶體裝置。通常,電腦將也包括或操作式耦合成從如磁性、磁光碟、或光碟等儲存資料用的一或多個大量儲存體裝置接收資料或傳送資料到此,或二者。適用於實現電腦程式指令及資料的資訊載體包括所有形式的非揮發性記憶體,經由例子,包括例示半導體記憶體裝置,如EPROM、EEPROM、及快閃記憶體裝置;磁碟,如、內部硬碟或可移動式碟;磁光碟;及CD-ROM及DVD-ROM碟。處理器和記憶體可由特殊目的邏輯電路系統來補充或將它們倂入。
為了提供與使用者的互動,此處所描述的主題可被實施在具有顯示裝置的電腦上,如、CRT(陰極射線管)或LCD(液晶顯示器)監視器、用以顯示資訊給使用者;以及鍵盤和指標裝置,如、滑鼠或軌跡球,藉由這些,使用者能夠提供輸入到電腦。其他種類的裝置也可被用於提供與使用者的互動;例如,提供給使用者的反饋可以是任何型式的感知型反饋,如、視覺反饋、聽覺反饋、或觸覺反饋;及可以任何形式接收來自使用者的輸入,包括聲音、說話、或觸覺輸入。
此處所描述的主題可被實施在計算系統中,其包括後端組件(如、資料伺服器)、介體組件(如、應用程式伺服器)、或前端組件(如、具有圖形使用者介面或網頁瀏覽器之用戶電腦,經由此使用者可與此處所描述的主題之實施互動)、或此種後端、介體、及前端組件的任何組合。系統的組件可經由任何形式或數位資料通訊的媒體加以互連,如、通訊網路。通訊網路的例子包括區域網路(“LAN”)和廣域網路(“WAN”),如、網際網路(Internet)。
計算系統可包括用戶和伺服器。在邏輯概念中,用戶和伺服器通常彼此遠離,及典型上經由通訊網路互動。憑藉在各自電腦上執行並且彼此具有用戶-伺服器關係之電腦程式來產生用戶和伺服器的關係。
雖然已經由特別實施例說明此處所描述的主題,但是其他實施例可被實施,且在下面申請專利範圍的範疇內。例如,操作可不同但仍可達成想要的結果。在某些實施中,多重任務和平行處理較佳。其他實施是在下面申請專利範圍的範疇內。
100...系統
102...待測裝置
104...數位處理單元
106...通訊介面
108...類比信號產生器
110...緩衝器
112...時脈系統
114...處理器
116...圖案定序器
118...第一連接
122...第二連接
200...圖表
202...線
204...水平臨界線
206...區域
208...第一階段
210...第二階段
212...第三階段
214...第四階段
216...最初電壓
218...第二電壓位準
220...下降及上升邊緣
222...下降及上升邊緣
224...下降及上升邊緣
226...下降及上升邊緣
228...下降及上升邊緣
圖1為測試類比至數位轉換器的系統的圖。
圖2為類比至數位轉換器的測試的圖表。
圖3為測試類比至數位轉換器的程序之流程圖。
圖4為測試類比至數位轉換器的程序之流程圖。
各種圖式中之相同參考號碼及稱號表示相同元件。
100...系統
102...待測裝置
104...數位處理單元
106...通訊介面
108...類比信號產生器
110...緩衝器
112...時脈系統
114...處理器
116...圖案定序器
118...第一連接
122...第二連接

Claims (19)

  1. 一種測試類比至數位轉換器的方法,包含:接收資料,該資料的特徵為:一第一數位碼,從一類比信號產生器的一第一類比電壓之一待第一測試的裝置所產生;及一第二數位碼,是一數位碼臨界;及藉由執行一計算而為該裝置的一第二測試產生一第一步進尺寸,包含:以該第一數位碼和該第二數位碼的一差,乘上待該第一測試的該裝置之一最低有效位元尺寸,以產生一乘積;及將該乘積除以該類比信號產生器的一最低有效位元尺寸。
  2. 根據申請專利範圍第1項之方法,其中從待該第一測試的該裝置所產生之該第一數位碼包含一數位碼,該數位碼係從平均來自該第一測試的多個數位碼所產生,該多個數位碼係依據該裝置的多個類比至數位轉換。
  3. 根據申請專利範圍第1項之方法,另外包含:接收隨後測試的隨後資料,該隨後資料的特徵為:從一隨後類比電壓之待第三測試的該裝置所產生之一第三數位碼;及藉由執行一隨後計算而為該裝置的隨後測試產生一隨後步進尺寸,包含:以該第三數位碼和該第二數位碼的一差,乘上待 該第三測試的該裝置之一最低有效位元尺寸,以產生一隨後乘積;及將該隨後乘積除以該類比信號產生器的一最低有效位元尺寸。
  4. 根據申請專利範圍第1項之方法,另外包含:使用從一先前測試所計算之一先前步進尺寸和從該先前測試到該數位信號產生器的進一步輸入之一組合當作到該類比信號產生器的進一步輸入,而為複數進一步測試的每一個執行該接收和該產生。
  5. 根據申請專利範圍第1項之方法,另外包含:產生一第三數位碼當作到該類比信號產生器的進一步輸入,該第三數位碼係依據該第一測試的該步進尺寸和到該類比信號產生器的輸入之一組合。
  6. 根據申請專利範圍第1項之方法,另外包含:執行該裝置之測試的一第二階段,就該第二階段中之複數測試的每一個而言,該第二階段包含:接收從該裝置所產生的一第三數位碼當作輸入;及依據該第三數位碼是否小於或大於該第二數位碼,藉由一第一固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第四數位碼;執行該裝置之測試的一第三階段,就該第三階段中之複數測試的每一個而言,該第三階段包含:接收從該裝置所產生的一第五數位碼當作輸入; 及依據該第五數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第六數位碼,該第二固定步進尺寸小於該第一固定步進尺寸;及執行該裝置之測試的一第四階段,就該第四階段中之複數測試的每一個而言,該第四階段包含:接收從該裝置所產生的一第七數位碼當作輸入;儲存該第七數位碼;及依據該第七數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第八數位碼;及計算該第四階段中的複數測試中之該第七數位碼的一平均。
  7. 根據申請專利範圍第1項之方法,其中該裝置是一類比至數位轉換器。
  8. 根據申請專利範圍第1項之方法,其中儲存該步進尺寸以用於一隨後測試。
  9. 一種測試類比至數位轉換器的方法,包含:接收資料,該資料的特徵為:一第一數位碼,從一類比信號產生器的一第一類比電壓之一待第一測試的裝置所產生;及一第二數位碼,是一數位碼臨界;及藉由處理指令以執行一計算之一處理器來執行該計 算,而為該裝置的一第二測試產生一第一步進尺寸。
  10. 根據申請專利範圍第9項之方法,其中該產生該第一步進尺寸包含該處理器:以該第一數位碼和該第二數位碼的一差,乘上待該第一測試的該裝置之一最低有效位元尺寸,以產生一乘積;及將該乘積除以該類比信號產生器的一最低有效位元尺寸。
  11. 根據申請專利範圍第9項之方法,其中從待該第一測試的該裝置所產生之該第一數位碼包含一數位碼,該數位碼係從平均來自該第一測試的多個數位碼所產生,該多個數位碼係依據該裝置的多個類比至數位轉換。
  12. 根據申請專利範圍第9項之方法,另外包含:使用從一先前測試所計算之一先前步進尺寸和從該先前測試到該類比信號產生器的進一步輸入之一組合當作到該類比信號產生器的進一步輸入,而為複數進一步測試的每一個執行該接收和該產生。
  13. 根據申請專利範圍第9項之方法,另外包含:執行該裝置之測試的一第二階段,就該第二階段中之複數測試的每一個而言,該第二階段包含:接收從該裝置所產生的一第三數位碼當作輸入;及依據該第三數位碼是否小於或大於該第二數位碼,藉由一第一固定步進尺寸增加或減少被使用當作到該 類比信號產生器的輸入之一第四數位碼;執行該裝置之測試的一第三階段,就該第三階段中之複數測試的每一個而言,該第三階段包含:接收從該裝置所產生的一第五數位碼當作輸入;及依據該第五數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第六數位碼,該第二固定步進尺寸小於該第一固定步進尺寸;及執行該裝置之測試的一第四階段,就該第四階段中之複數測試的每一個而言,該第四階段包含:接收從該裝置所產生的一第七數位碼當作輸入;儲存該第七數位碼;及依據該第七數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第八數位碼;及計算該第四階段中的複數測試中之該第七數位碼的一平均。
  14. 一種測試類比至數位轉換器的方法,包含:接收資料,該資料的特徵為:一第一數位碼,從一類比信號產生器的一第一類比電壓之一待第一測試的裝置所產生;該第一數位碼係從該第一測試中的複數子測試之結果所計算的,該等子測試的每一個包含在該第一類比電壓之該裝置的多個類比至數 位轉換;及一第二數位碼,是一數位碼臨界;及為該裝置的一第二測試決定一第一步進尺寸,該第一步進尺寸係依據該第一和第二數位碼。
  15. 根據申請專利範圍第14項之方法,其中該決定該第一步進尺寸係藉由一處理器來執行。
  16. 根據申請專利範圍第14項之方法,其中該產生該第一步進尺寸包含該處理器:以該第一數位碼和該第二數位碼的一差,乘上待該第一測試的該裝置之一最低有效位元尺寸,以產生一乘積;及將該乘積除以該類比信號產生器的一最低有效位元尺寸。
  17. 根據申請專利範圍第14項之方法,其中從待該第一測試的該裝置所產生之該第一數位碼包含一數位碼,該數位碼係從平均來自該第一測試的多個數位碼所產生,該多個數位碼係依據該裝置的多個類比至數位轉換。
  18. 根據申請專利範圍第14項之方法,另外包含:使用從一先前測試所計算之一先前步進尺寸和從該先前測試到該類比信號產生器的進一步輸入之一組合當作到該類比信號產生器的進一步輸入,而為複數進一步測試的每一個執行該接收和該產生。
  19. 根據申請專利範圍第14項之方法,另外包含:執行該裝置之測試的一第二階段,就該第二階段中之 複數測試的每一個而言,該第二階段包含:接收從該裝置所產生的一第三數位碼當作輸入;及依據該第三數位碼是否小於或大於該第二數位碼,藉由一第一固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第四數位碼;執行該裝置之測試的一第三階段,就該第三階段中之複數測試的每一個而言,該第三階段包含:接收從該裝置所產生的一第五數位碼當作輸入;及依據該第五數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第六數位碼,該第二固定步進尺寸小於該第一固定步進尺寸;及執行該裝置之測試的一第四階段,就該第四階段中之複數測試的每一個而言,該第四階段包含:接收從該裝置所產生的一第七數位碼當作輸入;儲存該第七數位碼;及依據該第七數位碼是否小於或大於該第二數位碼,藉由一第二固定步進尺寸增加或減少被使用當作到該類比信號產生器的輸入之一第八數位碼;及計算該第四階段中的複數測試之該第七數位碼的一平均。
TW97140665A 2007-10-31 2008-10-23 類比至數位轉換器之測試 TWI469531B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/933,038 US7561083B2 (en) 2007-10-31 2007-10-31 Testing of analog to digital converters

Publications (2)

Publication Number Publication Date
TW200935750A TW200935750A (en) 2009-08-16
TWI469531B true TWI469531B (zh) 2015-01-11

Family

ID=40582155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97140665A TWI469531B (zh) 2007-10-31 2008-10-23 類比至數位轉換器之測試

Country Status (3)

Country Link
US (1) US7561083B2 (zh)
TW (1) TWI469531B (zh)
WO (1) WO2009058197A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664822B (zh) * 2017-09-28 2019-07-01 日商三菱電機股份有限公司 信號處理裝置及試驗方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007056605A1 (de) * 2007-11-22 2009-05-28 Siemens Ag Verfahren zum Ermitteln der Oberwellenanteile eines analogen elektrischen Signals mit sich zeitlich ändernder Grundfrequenz
JP5287325B2 (ja) * 2009-02-16 2013-09-11 富士通株式会社 アナログデジタル変換器およびアナログデジタル変換方法
EP2372916A3 (en) * 2010-03-16 2013-04-17 Ateeda Ltd. ADC Testing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063393A (en) * 1991-02-26 1991-11-05 Videojet Systems International, Inc. Ink jet nozzle with dual fluid resonances
US5063383A (en) * 1990-06-04 1991-11-05 National Semiconductor Corporation System and method for testing analog to digital converter embedded in microcontroller
US6177894B1 (en) * 1998-04-30 2001-01-23 Advantest Corporation Evaluation system and method for AD converter
US6323909B1 (en) * 1998-10-28 2001-11-27 Hughes Electronics Corporation Method and apparatus for transmitting high definition television programming using a digital satellite system transport and MPEG-2 packetized elementary streams (PES)
US6476742B2 (en) * 1997-09-18 2002-11-05 Advantest Corporation Evaluation system for analog-digital or digital-analog converter
US7239259B1 (en) * 2005-12-23 2007-07-03 Teradyne, Inc. Digitizer with enhanced accuracy

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892874B1 (fr) * 2005-10-28 2008-01-11 Dolphin Integration Sa Dispositif de test d'un convertisseur analogique-numerique

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063383A (en) * 1990-06-04 1991-11-05 National Semiconductor Corporation System and method for testing analog to digital converter embedded in microcontroller
US5063393A (en) * 1991-02-26 1991-11-05 Videojet Systems International, Inc. Ink jet nozzle with dual fluid resonances
US6476742B2 (en) * 1997-09-18 2002-11-05 Advantest Corporation Evaluation system for analog-digital or digital-analog converter
US6177894B1 (en) * 1998-04-30 2001-01-23 Advantest Corporation Evaluation system and method for AD converter
US6323909B1 (en) * 1998-10-28 2001-11-27 Hughes Electronics Corporation Method and apparatus for transmitting high definition television programming using a digital satellite system transport and MPEG-2 packetized elementary streams (PES)
US7239259B1 (en) * 2005-12-23 2007-07-03 Teradyne, Inc. Digitizer with enhanced accuracy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664822B (zh) * 2017-09-28 2019-07-01 日商三菱電機股份有限公司 信號處理裝置及試驗方法

Also Published As

Publication number Publication date
WO2009058197A1 (en) 2009-05-07
US7561083B2 (en) 2009-07-14
US20090109072A1 (en) 2009-04-30
TW200935750A (en) 2009-08-16

Similar Documents

Publication Publication Date Title
CN110632387B (zh) 一种基于交流量子电压的谐波电压测量方法
JP5389357B2 (ja) 位相シフトした周期波形を使用する時間測定
TWI469531B (zh) 類比至數位轉換器之測試
CN110208589B (zh) 一种时域信号的波形测量方法及测量装置、数字示波器
JP2013021687A (ja) 確率的a/d変換器及び確率的a/d変換器を用いる方法
CN112534722B (zh) 具有可选择分辨率的基于时间、电流受控的成对振荡器模数转换器
CN103067016B (zh) 一种流水线时数转换器及其方法
JP2003324489A (ja) ジッタ値を決定する方法及びそのプログラムとその装置
US20090281751A1 (en) Jitter measurement apparatus, jitter measurement method, recording media, communication system and test apparatus
JP2019165365A (ja) 信号処理装置
JP2009271077A (ja) スキュー測定装置、スキュー測定方法、記録媒体、および試験装置
JP5274365B2 (ja) 信号測定装置、信号測定方法、記録媒体、および試験装置
US7973693B2 (en) Circuit with a successive approximation analog to digital converter
JP5279500B2 (ja) ジッタ測定装置、ジッタ測定方法、記録媒体、及びプログラム
JP5035815B2 (ja) 周波数測定装置
JP2011030206A (ja) 測定装置、プログラムおよび測定方法
JPH1073681A (ja) 時間測定システム及びその時間測定方法
JP2012083342A (ja) 測定装置、測定方法、試験装置およびプログラム
US8312327B2 (en) Correcting apparatus, PDF measurement apparatus, jitter measurement apparatus, jitter separation apparatus, electric device, correcting method, program, and recording medium
JP2010160093A (ja) 波形測定装置
JP3926241B2 (ja) ディスクドライブにおける適応的トラックゼロクロッシング信号発生装置及び方法
US6985017B2 (en) Method and system for pulse waveform variable edge control
JP2002040099A (ja) 近似波形生成方法及び半導体試験装置
JP2007198981A (ja) 補正方法および補正装置
JP2005156328A (ja) 試験装置及び試験方法