TWI469247B - 包含具有整合式對準標記的晶粒密封的半導體裝置 - Google Patents

包含具有整合式對準標記的晶粒密封的半導體裝置 Download PDF

Info

Publication number
TWI469247B
TWI469247B TW101105208A TW101105208A TWI469247B TW I469247 B TWI469247 B TW I469247B TW 101105208 A TW101105208 A TW 101105208A TW 101105208 A TW101105208 A TW 101105208A TW I469247 B TWI469247 B TW I469247B
Authority
TW
Taiwan
Prior art keywords
region
die seal
mark
semiconductor device
die
Prior art date
Application number
TW101105208A
Other languages
English (en)
Other versions
TW201237990A (en
Inventor
Matthias Lehr
Original Assignee
Globalfoundries Us Inc
Globalfoundries Dresden Mod 1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc, Globalfoundries Dresden Mod 1 filed Critical Globalfoundries Us Inc
Publication of TW201237990A publication Critical patent/TW201237990A/zh
Application granted granted Critical
Publication of TWI469247B publication Critical patent/TWI469247B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

包含具有整合式對準標記的晶粒密封的半導體裝置
一般而言，本發明是關於積體電路的領域，且尤關於形成在半導體裝置的金屬化系統中的對準標記及晶粒密封結構。
今日的全球市場迫使大量產品的製造者，以低價供應高品質產品。因此，改進良率及製程效率並因此最小化生產成本是重要的。此在半導體製作的領域中，尤為真實，這是因為首要之務在於結合尖端科技及大量生產技術。因此，半導體生產者的目標為降低原料和消耗品的消耗，但與此同時又能改進製程工具利用性，這是由於在現代半導體設施中，設備是必需的，而該設備非常貴並且代表總生產成本的主要部分。因此，高工具利用性並結合高產品良率(也就是，高的好裝置對瑕疵裝置的比率)可導致增加的獲利性。
積體電路通常是以自動化或半自動化設施加以製造，其中，在完成該裝置前，產品會通過為數甚多的製程及度量步驟。半導體裝置必需經過的製程步驟及度量步驟的數量及類型，視將要製作的半導體裝置的細節而定。積體電路的有用製程流程可包含複數個攝影平版術步驟，以將特定裝置層的電路圖案成像至光阻層中，該光阻層接著被圖案化，以形成進一步製程中所使用的光阻遮罩，該光阻遮罩通過例如蝕刻、佈植、沈積、研磨及退火製程及類似者，以在所考慮的該裝置層中形成裝置特徵。因此，一層復一層，複數個製程步驟是依據特定平版式遮罩加以實施，該特定平版式遮罩是針對該特定裝置的各種層而設定的。舉例來說，精密的CPU需要數百個製程步驟，每一個製程步驟均必需在特定的製程餘裕內加以實現，以實踐所考慮的該裝置的規格。
為了這個理由，通常獲得複數個測量資料，以控制該生產製程，例如，平版印刷術製程及類似者，其可通過提供專屬的測試結構加以完成，該測試結構通常位於該真正晶粒區域內或位於該真正晶粒區域外的區域中。對應的外部該晶粒區域也稱為框架區域，其可用來於分離該個別的晶粒區域時，切割該基板。在用來完成半導體裝置(例如，CPU及類似者)的該複雜製造程式期間，會因為為數甚多的複雜製造製程，故通過例如檢測工具及類似者而創造出無法計數的測量資料，該複雜的製造製程的相互相依性可能很不容易接近，以致於通常會針對特定製程或程式而建立工廠目標，其中，假定這些目標數值可提供製程視窗，以獲得該完成裝置所希望的最終電性行為。也就是說，該複雜的個別製程或相關程式可依據個別的聯機測量資料，來加以監視及控制，以致於該對應的製程結果可維持在該特定的製程餘裕內，其接著依據所考慮的該產品的最終電性性能加以決定。因此，有鑒於依據該最終電性性能而增強整體製程式控制制並適當地將各種製程當作目標，可依據在該框架區域中所提供的專屬測試結構，來創造從該晶粒區域內所獲得的光學檢測資料及電性測量資料。
在精密的半導體裝置中，不僅對應的半導體層中及上方所形成的該電路元件需要完整的監視，該半導體裝置的該金屬化系統由於非常複雜，因此也同樣需要精密的製程及材料監視技術。由於含半導體電路特徵(例如，電晶體及類似者)的關鍵尺寸的持續縮減，該金屬化系統中的該裝置特徵在關鍵尺寸及電性性能方面，也必需繼續地增強。舉例來說，由於該裝置層次中增加的包裝密度，該電路元件(例如，電晶體及類似者)需要複數個堆疊的金屬化層，其可包含金屬線及對應的通孔，以提供所考慮的該半導體裝置複雜的打線系統。提供不太高數量的堆疊金屬化層和複數個與製程相關的挑戰有關，從而需要有效的監視及控制策略。舉例來說，在精密的應用中，通過使用具有低介電常數的介電材料並結合高導電性的金屬(例如，銅、銅合金及類似者)，該金屬化系統中的電性性能通常可予以增加。由於用來依據減少電容率的介電材料(也稱為低介電係數介電質)及高度導電性金屬(例如，銅)而形成金屬化系統的製造製程可包含複數個非常複雜的製造步驟，因此，通常需要持續地驗證該製程結果，以監視該金屬化系統的整體電性性能以及相關製造策略的性能。
在該生產製程的各種階段期間將要實施在半導體裝置上的測量製程通常是依據自動化測量系統來加以實施，在該自動化測量系統中，有實作適當的對準機制，以適當地針對該真正的晶粒區域或框架區域而調整該測量地點。舉例來說，許多光學檢測技術(例如，橢圓偏光術(elipsometry)、散射測量術(scatterometry)及類似者)非常依賴自動化對準程式，以識別晶粒區域內的適當區域或識別個別的測試結構。為達此目的，一般而言，適當的對準標記是位於該晶粒區域的角落處或附近，該對準標記具有特性化形狀(例如，十字形組構)，其可被所考慮的檢測工具或測量工具的對準機制有效地識別。以這種方式，由所考慮的測量工具所提供的真正檢測場或測量埸可因此針對該對準標記而適當地定位，其中，通常將該對準標記與由該測量工具所接近的該真正測量埸之間的特定側向距離列入考慮。因此，在許多案例中，所希望選擇的真正測量地點盡可能越大越好，以具有檢測或測量該整個晶粒區域、或至少非常大部分的該晶粒區域的能力。
如上所討論的，一般而言，該半導體晶粒區域是以陣列形式設置於適當的基板上，其中，該框架區域可提供該個別晶粒區域適當的側向偏移(lateral offset)，以在分離該個別晶粒區域時，致能該基板的適當切割。另一方面，這些劃線(scribe line)的寬度，可希望地予以減小，以免不當地浪費可貴的晶片面積。在另一方面，切割該基板的製程會因為鑽石刀鋒(diamond saw blade)在切割該基板上的機械互動，而對該晶粒區域有顯著的影響。為了這個理由，一般而言，晶粒密封是設置在該真正晶粒區域的周界處，以提供機械性“阻障”，其在該切割製程期間，應可避免、或至少顯著地降低該機棫影響的效應。尤其是，在結合高度精密的金屬化系統下，該晶粒密封的該機械性阻障效應是非常重要的，這是由於一般而言，相較於傳統的介電材料(例如，氮化矽、二氧化矽及類似者)，低介電係數介電材料及ULK(超低介電係數)材料(其在複雜的金屬化系統中有增加的使用量)可具有減少的機械強度。該晶粒密封可因此以適當的金屬特徵形式予以設置，該金屬特徵可形成適當的網路，以被牢固地連接並嵌埋於該介電材料中，該金屬特徵並可適當地延伸經過該金屬化層而進入該半導體材料，以在該晶粒區域的周界處，提供足夠的機械強度。為了提供該需要的機械特性，一般而言，特定的“金屬密度”必需提供在該晶粒密封區域內，並且，此區域於該晶粒區域必需確保具有適當的機械整合性時，也必需有特定的寬度。
然而，其結果變成，提供機械性穩定的晶粒密封及對準標記(其可允許該真正晶粒區域有較優的可接近性)可能無法相容於傳統的設計及策略，以下將參照第1a-1c圖而加以詳細描述。
第1a圖示意地例示半導體基板150的一部分的上視圖，該部分上形成有複數個半導體晶粒區域100，例如，晶粒區域100a、…、100c。如所指示的，這些晶粒區域是以陣列形式設置，其中，這些晶粒區域之間具有適當的側向間隔，其是指示為框架區域或劃線151y、151x。應體會到，為了方便起見，該晶粒區域100及該框架區域151y、151x的側向尺寸並非按照真正的比例繪示。此外，各個該晶粒區域可包含晶粒密封區域120，其可瞭解為各個晶粒區域100的周界處的區域，在該區域中，特定密度的金屬特徵可設置在該基板150上方所形成的金屬化系統的各個金屬化層中。因此，該晶粒密封區域120圍繞真正的內晶粒區域或“作用(active)”區域110，在該區域中，將設置該真正的電路元件及可能任何測試結構。然而，應體會到，任何測試結構(未顯示)均可設置在該框架區域151y、151x內，只要該測試結構所獲得的測試結果，對於估計真正內晶粒區域110及個別的製造製程而言，被認為是適當的即可。此外，如所顯示的，通常設置一個或更多個對準標記130(例如，十字形)，並具有適當的側向尺寸，以準備好被檢測工具(或者，一般而言，測量及製程工具及類似者)的自動化對準機構加以認識。
第1b圖示意地例示晶粒區域100的一部分的更詳細視圖。如所顯示的，該晶粒密封區域120可包含複數個適當金屬特徵122(例如，金屬線部分，通孔及類似者)，對於完成該希望的高金屬密度及致能機械地穩定連接至任何下覆及上覆另外金屬化層而言，該複數個適當金屬特徵122被認為是適當的。如所顯示的，該晶粒密封區域120可包含外邊界120o及內邊界120i，其定義該晶粒密封區域120的有效寬度120w。應體會到，一般而言，周界120o、120i可依據佈局標準(例如，非功能性金屬特徵及類似者的呈現)加以定義。一般而言，寬度120w在圍繞該整個晶粒密封區域120的任何位置處可實質地相等。再者，該對準標記130是位於靠近該晶粒密封區域120，也就是，該晶粒密封區域120的角落區域。因此，在實施自動化對準製程時，一般而言，由所考慮的該測量工具所提供的該真正檢測場或測量場110a的特定側向偏移，對於該對準標記130的位置而言是需要的。在此案例中，該真正內晶粒區域110的周界區域因此是在該真正測量場110a外，並因此有興趣的測量或檢測製程無法接近。為了這個理由，經提出在該內晶粒區域110外的該對準標記，然而，其可不當地影響該劃線的組構，也就是，一般而言，需要增加寬度及/或必需重新組構對應的測試結構及類似者。
第1c圖示意地例示依據另外的不同建議的該晶粒區域100的該部分的上視圖，其中，該對準標記130是“整合(integrated)”進入該晶粒密封區域120。因此，該真正檢測場110a可位於更靠近該晶粒密封區域120，從而致能測量該晶粒區域110內的放大區域，然而，其中，會獲得顯著減少寬度120r的該晶粒密封區域120，以及因此獲得顯示減少的機械強度。因此，在切割該基板150(比較第1a圖)時，可產生顯著機械損壞，除非該對應的劃線的寬度增加，從而顯著地減少該整體製程生產量(throughput)。
有鑒於以上所描述的情況，本發明是關於半導體裝置，其中，對準標記是以位置充足的方式予以設置，但避免、或至少減少以上所識別的一個或更多個該等問題的效應。
大致上，本發明提供一種半導體裝置，其中，晶粒密封所需的機械穩定性可予以保存，但與此同時，可放置適當的對準標記，以致能該內晶粒區域的較優的監視，而不致於妥協對準準確性並需要增加的劃道寬度。
為達此目的，該對準標記可設置有相關於其上視圖的適當形狀，以被設置在至少部分該晶粒密封區域內及在該晶粒密封區域內(在此處所揭露的一些實施例中)，然而，卻沒有不當地影響其機械穩定性。為了這個目的，該對準標記可位於該晶粒密封區域的角落部分處或靠近該角落部分，一般而言，在該角落部分中具有增加的寬度，其中，該對準標記可設置有適當地成形、伸長、作出標記的部分，相較於該剩餘的晶粒密封區域，該部分具有顯著減少的寬度。此外，該對準標記的幾何特性可加以選擇，以使適當的對準製程得以實施，其中，如果希望的話，可針對各種對準部分及/或各種對準標記，選擇不同的幾何組構，以提供在該對準製程期間可使用的額外資訊。
此處所揭露的一個例示半導體裝置包含形成半導體層，其形成在基板上方並且包含複數個電路元件。金屬化系統是形成在該半導體層上方並且包含複數個金屬化層。此外，該半導體裝置包含晶粒密封區域，該晶粒密封區域是定義在至少一個該複數個金屬化層中並且劃定晶粒區域，其中，該晶粒密封區域包含鄰近該晶粒區域的內邊界及鄰近框架區域的外邊界，其中，該內及外邊界決定該晶粒密封區域的寬度。此外，該半導體裝置包含形成在至少一個該複數個金屬化層中的該晶粒密封區域內的晶粒密封。此外，該半導體裝置包含對準標記，該對準標記形成在該晶粒密封區域內側向鄰近一部分該晶粒密封，其中，該對準標記包含第一伸長標記部分及第二伸長標記部分，其寬度小於該晶粒密封的該部分的寬度。
此處所揭露的另外例示半導體裝置包含半導體層，其形成在基板上方並且包含複數個電路元件。此外，該半導體裝置包含金屬化系統，其形成在該半導體層上方並且包含複數個金屬化層。此外，切割區域是定義在至少一個該複數個金屬化層中並且劃定晶粒區域，其中，該晶粒密封區域包含鄰近該晶粒區域的內邊界及鄰近框架區域的外邊界。再者，該內及外邊界決定該晶粒密封區域的寬度。此外，該半導體裝置包含晶粒密封，該晶粒密封形成在至少一個該複數個金屬化層中的該晶粒密封區域內。再者，對準標記是形成在至少該晶粒密封區域內側向鄰近該外邊界，其中，該對準標記包含第一伸長標記部分及第二伸長標記部分。
此處所揭露的又一例示半導體裝置包含對準標記，該對準標記形成在晶粒密封區域中並且包含連接至第二伸長標記部分的第一伸長標記部分。此外，該第一及第二伸長標記部分各者均對準且形成側向鄰近該晶粒密封區域的外邊界。
雖然本發明是參考接下來的詳細描述及圖式中所例示的實施例來加以描述，然而，應瞭解到，該接下來的詳細描述及圖式並不打算用來將本發明限制至所揭露的特別例示實施例，反而是該描述的例示實施例僅將原理作為例子，如該附加的申請專利範圍中所描述的。
本發明提供半導體裝置，其中，對準標記或兩個或更多個對準標記可有效地位於、或至少部分位於晶粒密封區域內，以針對任何測量工具或製程致能增加的測量或檢測場或一般而言的製程場，然而，卻沒有不當地妥協該晶粒密封的機械穩定性。為達此目的，可形成適當地成形的對準標記(例如，包含伸長的標記部分)，在一些例示實施例中，該對準標記有利地靠近該晶粒密封區域的外邊界，並具有顯著地小於該個別晶粒密封區域部分中剩餘的晶粒密封的寬度的寬度。因此，任何劃線的幾何組構可能不必要加以改變，並且可加以選擇，以在該晶粒區域的整合性與該半導體基板中的低區域消耗之間獲得希望的妥協，這是由於晶粒密封仍然可在該切割製程期間，提供該需要的機械穩定性。通過提供適當的伸長的標記部分，其設置方式使得寬度的不當側向增加及因此該對應的晶粒密封的寬度的不希望的不當減少可能避免。為達此目的，在一些例示實施例中，該伸長的標記部分是適當地組構及設置，以實質地對準該晶粒密封區域在其角落部分處的外邊界，其中，可因該角落處一般地增加的寬度，而局部地提供增加的機械穩定性。因此，對於非角落區域中給定寬度的該晶粒密封區域而言，可在該晶粒密封區域的該角落部分中保存實質相同的機械穩定性，但於此同時，適當地整合該對準標記。在一些例示實施例中，該伸長的標記部分可設置有不同的幾何特性(例如，寬度及/或長度)，以為了“編碼(encode)”額外的空間資訊(例如，相關於晶粒區域及類似者的對應側)，從而提供高度有效的對準流程。此外，該對準標記可依據任何適當的金屬特徵，而設置在該晶粒密封區域內，該金屬特徵可通過自動化對準機制而被良好檢測，並可有效地被並入至該晶粒密封區域中。舉例來說，如果該晶粒密封可包含複數個“密封環”，則該伸長的標記部分可有效地取代一個或更多個這些晶粒密封環的個別部分。
參考第2a-2g圖，現在將詳細地描述另外的例示實施例，其中，如果需要的話，也參考第1a-1c圖。
第2a圖示意地例示半導體裝置200的上視圖，其可瞭解為代表在適當半導體基板內的一部分晶粒區域陣列的晶粒區域，也如先前參考第1a圖中的該基板150及該晶粒區域100所討論的。因此，該晶粒區域200可包含真正內晶粒區域210，其被晶粒密封區域220所圍繞，而該晶粒密封區域220接著將該晶粒區域200與對應的框架區域(例如，由劃線251y、251x所指示的)分離，也如先前參考第1a圖所解釋的。該晶粒密封區域220可包含內邊界220i，該內邊界220i代表該內晶粒區域210的周界，並且可由例如金屬特徵及類似者所定義，該晶粒密封區域220也可包含特定地帶，在該特定地帶中，沒有設置真正的電路元件。類似地，可設置外邊界220o，以將該晶粒密封區域220與該對應的劃線251y、251x分離。因此，該晶粒密封區域220的角落部分220c的外部的寬度(由220w所指示的)可由該內邊界220i與該外邊界220o之間的側向距離加以決定。如先前所討論的，一般而言，非角落部分的該寬度220w可選擇為實質相同，而不管該晶粒區域200內的位置為何。然而，應體會到，基本上，此處所揭露的原則也可應用於裝置組構，在該裝置組構中，該晶粒密封區域220的線性部分(例如，沿著該劃線251x及該劃線251y)基本上可具有不同的寬度。再者，對準標記230可設置至少部分在該晶粒密封區域220內，也就是，至少一部分該對準標記230可予以設置，以在由周界220i、220o所定義的該寬度220w內。在第2a圖所顯示的實施例中，該對準標記230可形成在該區域220內。應體會到，該區域220將瞭解是由該內及外邊界220i、220o(也就是，它們個別的延伸，如該虛線所指示的)所幾何性定義的區域。因此，由該虛線所描繪的該區域也被認為是該晶粒密封區域220的一部分，其中，然而，真正的晶粒密封222(也就是，適當金屬特徵的適當配置)可排除在該區域之外，在該區域處，該對準標記230是設置在該內及外邊界220i、220o內。該對準標記230可包含第一伸長部分231及第二伸長部分232，在一個實施例中，該第一伸長部分231及該第二伸長部分232是彼此連接在一起，以形成第2a圖的上視圖中的“L形”組構。此外，在此例示實施例中，該等標記部分231、232彼此直接地連接在一起，但在其他案例中，形成該部分231、232的對應裝置結構(例如，金屬特徵，或介電特徵(如果認為適當的話))可彼此分離。此外，在一些案例中，該伸長部分231、232可具有相同的幾何參數(例如，長度2311、2321及寬度231w、232w)，但在其他案例中，這些伸長部分可至少在一個這些參數中彼此相異。
一般而言，伸長部分在此應用中是瞭解為任何有所區別(distinct)的裝置特徵(例如，金屬區域)，其具有一個沿著第一側向方向的側向尺寸，該側向尺寸在沿著該第一側向方向的任何位置處均大於沿著第二垂直側向方向的第二尺寸。像平常一樣，該前者側向尺寸稱為長度，但該較小的側向尺寸則稱為寬度。然而，應領會到，部分231、232的一般伸長組構也可包含一種其內可設置局部地“延伸區域”的組構，從而局部地增加該寬度，然而，沒有一般地改變該個別部分231、232的整體伸長組構。
因此，該對準標記230的該幾何組構，會因為該有所區別的部分231、232，而致能被自動化對準系統有效識別，該部分231、232可具有相對於該真正晶粒密封222的適當側向偏移，然而，卻沒有不當地超出該外邊界220o，如第2a圖所顯示的，以在該晶粒密封區域內。就這方面而言，“在…內(within)”是瞭解為該對準標記230(也就是，該對應的部分231、232)可延伸至該外邊界220o並且因此可代表該晶粒密封區域220的此區域中的外邊界。
第2b圖示意地例示依據另外例示實施例的該裝置200，其中，該對準標記230可通過針對該部分231、232使用至少一個不同的幾何參數，而提供“非對稱”組構。舉例來說，在所顯示的實施例中，該長度2311可不同於該長度2321，從而將額外的空間資訊編碼進入該對準標記230。舉例來說，以此方式，該對準標記230可指示該晶粒區域200的特定側。此外，如所指示的，由該伸長部分231、232所定義的角度α可實質地符合由該晶粒密封區域220在其角落區域220c所定義的對應角度β。以此方式，該伸長部分231、232是實質地對準該外邊界220o，從而避免被任何該伸長部分231、232不當“穿透(penetration)”該鄰近漏極區域。在另一方面，通過將該部分231、232適當地對準至該外邊界220o，該晶粒密封區域220內的不當“消耗”可予以避免。應注意到，該角度α是瞭解為由顯示於第2b圖中的上視圖中的部分231、232或其延伸所定義的角度，其中，該角度小於180°。
此外，在一些例示實施例中，部分231、232的該寬度231w、232w可選擇小於該真正晶粒密封222的該寬度220w的大約百分之30。以此方式，該整體機械穩定性可實質地不顯著妥協，這是由於在該角落部分220c中，該有效寬度(由220t所指示的)可通過例如1.44的因數，而增加大約百分之44(2的平方根)，從而在該角落部分220c的附近增加機械強度。因此，通過將該部分231、232的該寬度限制為大約百分之30，在該寬度220t處及其附近的整體穩定性可因此實質地對應於該機械穩定性，如在該晶粒密封區域220的該剩餘非角落部分中所獲得的。
第2c圖示意地例示依據另外例示實施例的該裝置200的上視圖，其中，該晶粒密封220可包含修正的“角落部分”，如220a所指示的，其中，一個或更多個伸長區域部分是在大於90°的角度α下予以連接，以避免單一90°角度。以此方式，該對準標記230可設置在例如該部分220a的至少一個該等對應的角落處，以致於該部分231、232也將該角度α定義為大於90°。在此案例中，將一個對準標記230設置在該部分220a的一個角落中可提供額外的空間資訊，這是由於在此案例中，該對準標記230可以“非中心”配置予以放置。對於該部分231、232的該幾何參數而言，相同的標準也可應用，如先前所討論的。
第2d圖示意地例示依據另外例示實施例的該裝置200，其中，可設置複數個晶粒密封“環”222b、…、222e，以在該區域220內形成該真正晶粒密封222。可設置該等個別的環狀地配置的區域222b、…、222e，以確保該需要的機械穩定性，其中，一個或更多個這些環狀部分可被該對準標記230“中斷(disrupted)”。在第2d圖所顯示的範例中，該最外的“環”222b可在該角落區域220中被中斷，以提供該對準標記230，其中，如果希望的話，則該部分231、232的一者或兩者的寬度可加以選擇，以延伸超越該外邊界220o。在其他案例中，該部分231、232可設置在該區域220內，如先前所討論的。此外，如果需要的話，針對該對準標記230的適當光學特性，兩個或更多個該等“環”222b、…、222e可適合被中斷，然而，仍保存該剩餘非中斷晶粒密封環的足夠機械穩定性。
第2e圖示意地例示依據另外實施例的該半導體裝置200上視圖，其中，兩個或更多個對準標記230a、…、230d可設置在該晶粒密封區域220內。為達此目的，可設置任何適當數量(例如，兩個或四個)對準標記。在一些例示實施例中，如第2e圖所顯示的，至少兩個該等對準標記230a、…、230d具有不同的幾何組構，以為了提供額外的空間資訊，從而在該個別的對準標記的位置與該對應的內晶粒區域210之間致能關聯性(correlation)。舉例來說，該伸長部分的該長度的結合可獨特地定義，以致能對該內晶粒區域210的個別角落的關聯性。以此方式，該晶粒區域210內的任何位置均可依據兩個對應標記加以決定。如果認為適當的話，可應用額外的對準標記，以進一步加強整體對準準確性及可靠性。
第2f圖示意地例示該裝置200的放大上視圖，也就是，一部分該晶粒密封區域220。如所顯示的，該晶粒密封222可包含複數個金屬特徵223(例如，線部分)，其可適當地連接，以提供高金屬密度，並且也確保該需要的機械穩定性。再者，如所顯示的，該金屬特徵223可適當地偏離於該對準標記230，如致能該對準標記230的有效光學檢測所需要的。也就是，該金屬特徵223(也就是，該真正晶粒密封222)之間的側向距離是經過選擇，以使所考慮的對應製程工具(也就是，它的對準機制)可可靠地檢測該金屬特徵223與該對準標記的該部分231、232之間的光學行為中的差異。此外，如以上所解釋的，可選擇該部分231、232的側向尺寸，以沒有不當地減少該剩餘金屬特徵223的寬度，只要該部分231、232的機械穩定性被認為是顯著地小於該剩餘的晶粒密封222。
第2g圖示意地例示該裝置200的截面視圖，該裝置200可包含適當的基板201(例如，矽基板、矽/鍺基板、或一般而言用來在其上形成半導體層202的任何適當的承載材料)，在該基板201中及上方可形成適當的電路元件203。此外，該裝置200可包含金屬化系統260，該金屬化系統260接著可包含複數個金屬化層205、208、209以及適當的接觸層級204，以適當地將該金屬化系統260連接至該電路元件203。如以上所討論的，一般而言，該晶粒密封區域220可設置在每一個該等金屬化層205、…、209中，以形成金屬特徵的機械性穩定網路，該金屬特徵最終可經由接觸層級204而連接至該半導體層202。舉例來說，為了方便起見，是例示一些該等金屬特徵223。類似地，該對準標記230可形成在該晶粒密封區域220內，如以上所討論的，並且可設置在該系統260的至少一個該等金屬化層中，視該製程要求而定。舉例來說，在金屬化層中(其不見得需要經過自動化對準程式)，該對準標記230的該對應金屬特徵可予以刪除，並且可被該對應的金屬特徵223取代。
如第2g圖所顯示的該半導體裝置200可依據任何適當的製造技術加以形成。舉例來說，該電路元件203可依據該需要的製造策略及設計規則加以設置，在精密的半導體裝置中，其需要不大於50納米的關鍵尺寸。之後，該接觸層級204可依據適當的介電材料或材料系統並結合用來形成該介電材料中的接觸元件207的圖案化策略加以形成。與此同時，也可針對該晶粒密封區域220提供適當的接觸元件。之後，可以例如廣為人知的使用鑲嵌技術的製程技術(如果是考慮依據銅的精密金屬化系統)，來設置該複數個金屬化層205、…、209。在圖案化用來連接該電路元件203和該金屬特徵223及該對準標記203的該金屬特徵233(如果在該對應的金屬化層中需要的話)的該對應的金屬特徵206的期間，可應用適當的平版印刷術遮罩，以為了將該對準標記230的該希望的幾何組構及其在該晶粒密封區域220的位置列入考慮，如以上所討論的。
其結果就是，本發明提供一種半導體裝置，其中，該對準標記可位於該晶粒密封區域內，而不致於對其機械穩定性顯著地妥協。與此同時，任何需要的空間資訊可有效地被編碼進入該對準標記，以為了在任何測量或生產製程(其中，測量地點或製程地點必需在該裝置的該內晶粒區域內被接近)期間，得以確保可靠的對準程式。
對於本領域中的熟習技術者而言，在看過此描述後，本發明的進一步修改及變化將變得明顯。因此，該描述將被解讀為僅供例示，並且其目的是在於教示本領域中的熟習技術者實現本發明的一般方式。將瞭解到此處所顯示及描述的形式將作為目前的較佳實施例。
100、200．．．半導體晶粒區域
100a、100b、100c．．．晶粒區域
110．．．作用區域
120、220．．．晶粒密封區域
120i、220i．．．內邊界
120o、220o．．．外邊界
120r、220w、231w、232w．．．寬度
120w、220t．．．有效寬度
122、206、223、233．．．金屬特徵
130、230、230a、230b、230c、230d．．．對準標記
150、201．．．基板
151x、151y．．．框架區域、劃線
202．．．半導體層
203．．．電路元件
204．．．接觸層級
205、208、209．．．金屬化層
207．．．接觸元件
210．．．晶粒區域
220a、220c．．．角落部分
222．．．晶粒密封
222b、222c、222d、222e．．．晶粒密封環
231．．．第一伸長部分、標記部分
232．．．第二伸長部分、標記部分
251x、251y．．．劃線
2311、2321．．．長度
260．．．金屬化系統
本發明的另外實施例是定義在附加的圖式中，並且當參考伴隨的圖式，該實施例以接下來的詳細描述，將變得明顯，其中，
第1a至1c圖示意地例示半導體基板包含晶粒區域的部分的上視圖，其中，該晶粒區域包含依據傳統幾何概念所設置的對準標記及晶粒密封；
第2a至2d圖示意地例示依據例示實施例半導體晶粒區域包含晶粒密封區域及整合式對準標記的部分的上視圖，該晶粒密封區域具有晶粒密封；
第2e圖示意地例示依據例示實施例包含晶粒密封及兩個或更多個對準標記的半導體晶粒區域的上視圖，該等對準標記可具有不同的組構，以致能較優的對準準確性；
第2f圖示意地例示依據例示實施例晶粒密封區域具有整合式對準標記的部分的上視圖；以及
第2g圖示意地例示依據又一例示實施例的該半導體裝置的截面視圖，該半導體裝置包含複數個金屬化層及整合式對準標記，該等金屬化層具有形成於其中的晶粒密封。
200．．．半導體晶粒區域
201．．．基板
202．．．半導體層
203．．．電路元件
204．．．接觸層級
205、208、209．．．金屬化層
206、223、233．．．金屬特徵
207．．．接觸元件
220．．．晶粒密封區域
230．．．對準標記
260．．．金屬化系統

Claims (19)

  1. 一種半導體裝置，包含：半導體層，形成在基板上方並且包含複數個電路元件；金屬化系統，形成在該半導體層上方，該金屬化系統包含複數個金屬化層；晶粒密封區域，定義在至少一個該複數個金屬化層中並且劃定晶粒區域，該晶粒密封區域包含鄰近該晶粒區域的內邊界及鄰近框架區域的外邊界，該內及外邊界決定該晶粒密封區域的寬度；晶粒密封，形成在該至少一個該複數個金屬化層中的該晶粒密封區域內；以及對準標記，形成在該晶粒密封區域內側向地鄰近一部分該晶粒密封，該對準標記包含第一伸長標記部分及第二伸長標記部分，該第一及第二標記部分各者的寬度均小於該晶粒密封的該部分的寬度，其中，該第一及第二伸長標記部分的該各者是位於鄰近該晶粒密封區域的該外邊界。
  2. 如申請專利範圍第1項所述的半導體裝置，其中，該第一標記部分是形成在該晶粒密封區域的第一伸長區域部分中，而該第二標記部分是形成在該晶粒密封區域的第二伸長區域部分中，其中，該第一及第二伸長區域部分以不小於大約90°的角度連接在一起。
  3. 如申請專利範圍第1項所述的半導體裝置，其中，該對 準標記由該第一及第二標記部分組成。
  4. 如申請專利範圍第1項所述的半導體裝置，其中，該第一標記部分具有第一長度，而該第二標記部分具有不同於該第一長度的第二長度。
  5. 如申請專利範圍第1項所述的半導體裝置，其中，該晶粒密封區域的寬度是在5微米至25微米的範圍內。
  6. 如申請專利範圍第5項所述的半導體裝置，其中，該等標記部分的各者的寬度是小於該晶粒密封區域的寬度的30%。
  7. 如申請專利範圍第1項所述的半導體裝置，其中，兩個或更多個對準標記是形成在該晶粒密封區域內。
  8. 如申請專利範圍第7項所述的半導體裝置，其中，至少兩個該兩個或更多個對準標記具有不同的幾何佈局。
  9. 一種半導體裝置，包含：半導體層，形成在基板上方並且包含複數個電路元件；金屬化系統，形成在該半導體層上方，該金屬化系統包含複數個金屬化層；晶粒密封區域，定義在至少一個該複數個金屬化層中並且劃定晶粒區域，該晶粒密封區域包含鄰近該晶粒區域的內邊界及鄰近框架區域的外邊界，該內及外邊界決定該晶粒密封區域的寬度；晶粒密封，形成在該至少一個該複數個金屬化層中的該晶粒密封區域內；以及 對準標記，形成在至少部分該晶粒密封區域內側向地鄰近該外邊界，該對準標記包含第一伸長標記部分及第二伸長標記部分，其中，該第一及第二伸長標記部分的該各者是位於鄰近該晶粒密封區域的該外邊界。
  10. 如申請專利範圍第9項所述的半導體裝置，其中，該第一及第二伸長標記部分的寬度小於大約該晶粒密封區域的寬度的30%。
  11. 如申請專利範圍第9項所述的半導體裝置，其中，該晶粒密封的第一部分是側向地形成鄰近該第一標記部分，而該晶粒密封的第二部分是側向地形成鄰近該第二標記部分。
  12. 如申請專利範圍第9項所述的半導體裝置，其中，該第一及第二標記部分是以其個別的長度軸定義不小於80度的角度加以形成。
  13. 如申請專利範圍第9項所述的半導體裝置，其中，該對準標記是由該第一及第二伸長標記部分所組成。
  14. 如申請專利範圍第9項所述的半導體裝置，其中，該等晶粒密封區域的寬度是實質相等並且均在5微米至25微米的範圍內。
  15. 如申請專利範圍第9項所述的半導體裝置，複包含至少一個第二對準標記形成在該晶粒密封區域內，其中，該至少一個第二對準標記是側向地位於鄰近該外邊界。
  16. 如申請專利範圍第9項所述的半導體裝置，其中，該晶 粒密封包含兩個或更多個環狀密封環，彼此側向地形成鄰近在該晶粒密封區域內，其中，該第一及第二標記部分取代該兩個或更多個密封環的最外者的一部分。
  17. 一種半導體裝置，包含：對準標記，形成在晶粒密封區域中，該對準標記包含連接至第二伸長標記部分的第一伸長標記部分，該第一及第二伸長標記部分的各者均對準並且側向地形成鄰近該晶粒密封區域的外邊界。
  18. 如申請專利範圍第17項所述的半導體裝置，其中，該第一及第二伸長標記部分的各者的寬度小於該晶粒密封區域的寬度的30%。
  19. 如申請專利範圍第17項所述的半導體裝置，其中，該晶粒密封區域的寬度是在5微米至25微米的範圍內。
TW101105208A 2011-03-01 2012-02-17 包含具有整合式對準標記的晶粒密封的半導體裝置 TWI469247B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011004921A DE102011004921A1 (de) 2011-03-01 2011-03-01 Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke

Publications (2)

Publication Number Publication Date
TW201237990A TW201237990A (en) 2012-09-16
TWI469247B true TWI469247B (zh) 2015-01-11

Family

ID=46671233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105208A TWI469247B (zh) 2011-03-01 2012-02-17 包含具有整合式對準標記的晶粒密封的半導體裝置

Country Status (6)

Country Link
US (1) US9054112B2 (zh)
KR (1) KR20120099599A (zh)
CN (1) CN102655138B (zh)
DE (1) DE102011004921A1 (zh)
SG (2) SG10201405115WA (zh)
TW (1) TWI469247B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9530813B2 (en) * 2013-03-13 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with rounded corners for semiconductor devices
CN104051486B (zh) * 2013-03-13 2017-12-19 台湾积体电路制造股份有限公司 用于半导体器件的具有圆角的密封环结构
US9048246B2 (en) * 2013-06-18 2015-06-02 United Microelectronics Corp. Die seal ring and method of forming the same
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US10546822B2 (en) * 2017-08-30 2020-01-28 Globalfoundries Inc. Seal ring structure of integrated circuit and method of forming same
KR102403730B1 (ko) * 2018-01-22 2022-05-30 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
CN111524836B (zh) * 2019-02-13 2021-08-27 长江存储科技有限责任公司 用于在半导体制造中定位图案的标记
CN114167695B (zh) * 2020-09-11 2022-11-22 长鑫存储技术有限公司 对准标记评估方法及对准标记评估系统
US11740418B2 (en) 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559894B (en) * 2002-09-19 2003-11-01 Au Optronics Corp A mask with alignment mark and a method of detecting with the same
CN100463224C (zh) * 2003-07-16 2009-02-18 株式会社液晶先端技术开发中心 薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法
TW200914751A (en) * 2007-09-20 2009-04-01 Yu-Guang Lai The anti-uplift ball and socket joint device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
US5998295A (en) * 1996-04-10 1999-12-07 Altera Corporation Method of forming a rough region on a substrate
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
US7795615B2 (en) * 2005-11-08 2010-09-14 Infineon Technologies Ag Capacitor integrated in a structure surrounding a die
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US8786054B2 (en) * 2009-11-16 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for integrated circuit alignment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW559894B (en) * 2002-09-19 2003-11-01 Au Optronics Corp A mask with alignment mark and a method of detecting with the same
CN100463224C (zh) * 2003-07-16 2009-02-18 株式会社液晶先端技术开发中心 薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法
TW200914751A (en) * 2007-09-20 2009-04-01 Yu-Guang Lai The anti-uplift ball and socket joint device

Also Published As

Publication number Publication date
SG183639A1 (en) 2012-09-27
US9054112B2 (en) 2015-06-09
CN102655138B (zh) 2016-01-20
US20120223445A1 (en) 2012-09-06
DE102011004921A1 (de) 2012-09-06
CN102655138A (zh) 2012-09-05
KR20120099599A (ko) 2012-09-11
SG10201405115WA (en) 2014-10-30
TW201237990A (en) 2012-09-16

Similar Documents

Publication Publication Date Title
TWI469247B (zh) 包含具有整合式對準標記的晶粒密封的半導體裝置
US20190378800A1 (en) Overlay mark
US9134627B2 (en) Multiple-patterning overlay decoupling method
US8143731B2 (en) Integrated alignment and overlay mark
US9927719B2 (en) Overlay sampling methodology
US7817265B2 (en) Alignment mark and defect inspection method
US8994148B2 (en) Device bond pads over process control monitor structures in a semiconductor die
TWI742148B (zh) 對準標記及其測量方法
US9117898B2 (en) Method of fabricating a plurality of cut marks on a substrate
US20150255373A1 (en) Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer
US10707175B2 (en) Asymmetric overlay mark for overlay measurement
US20110291285A1 (en) Semiconductor Device Comprising a Die Seal with Graded Pattern Density
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
TWI412068B (zh) 對準標記及缺陷檢測方法
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
JP2007049067A (ja) 半導体ウェハおよびレチクル
JP2012190842A (ja) 半導体装置の製造方法
US6952886B1 (en) Overlay vernier
US6759112B2 (en) Exposed and embedded overlay structure
TWI433225B (zh) 晶圓結構及晶圓處理方法
US10607947B2 (en) Semiconductor device comprising a die seal including long via lines
KR100698750B1 (ko) 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
US20170352564A1 (en) Semiconductor method and associated apparatus
KR100607788B1 (ko) 반도체 소자의 오버레이 마크 형성 방법
JP2007067256A (ja) 半導体検査パターン及び半導体検査方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees