TWI466126B - 多通道儲存裝置及在其中儲存資料之方法 - Google Patents

多通道儲存裝置及在其中儲存資料之方法 Download PDF

Info

Publication number
TWI466126B
TWI466126B TW097126775A TW97126775A TWI466126B TW I466126 B TWI466126 B TW I466126B TW 097126775 A TW097126775 A TW 097126775A TW 97126775 A TW97126775 A TW 97126775A TW I466126 B TWI466126 B TW I466126B
Authority
TW
Taiwan
Prior art keywords
error correction
data
memory device
memory
storage
Prior art date
Application number
TW097126775A
Other languages
English (en)
Other versions
TW200919479A (en
Inventor
Andrew Vogan
Jawad B Khan
Sowmiya Jayachandran
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200919479A publication Critical patent/TW200919479A/zh
Application granted granted Critical
Publication of TWI466126B publication Critical patent/TWI466126B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Description

多通道儲存裝置及在其中儲存資料之方法
本發明係有關於多通道大量儲存裝置之領域，特別是，這些裝置之錯誤校正。
大量儲存裝置可包括數種記憶體裝置，諸如NAND記憶體裝置、NOR記憶體裝置、相變裝置、磁性媒體裝置、光學儲存裝置等，其通常包括單通道(亦即，每記憶體裝置一通道)控制器。在資料被寫入至儲存裝置之前，這種單通道裝置控制器通常包括錯誤校正碼(ECC)編碼與解碼。
ECC編碼通常產生所謂的檢查位元組，其係通常儲存於記憶體裝置內的指定位置。這些檢查位元組可被用來校正當從儲存裝置讀取資料時，裝置內之資料儲存所造成之資料錯誤。
在這種經由通道之ECC架構中，檢查位元組係通常與區塊尺寸相關(亦即，儲存裝置之特別規劃尺寸之分割)，其係記憶體裝置出廠即規劃好的。此外，所使用之ECC演算法的類型或能力可由用來儲存ECC檢查位元組之記憶體裝置內的指定位置之尺寸所限制。當設計多通道大量儲存裝置時，這些特性可能並不受歡迎。
以下之詳細說明係參照所付之圖式。相同之參考符號可使用於不同圖式以標示相同或類似元件。在以下說明中，為了說明之目的而非用以限制，係提供特定之細節，諸如特定之結構、架構、介面、技術等，以提供對於本發明各種面向之徹底了解。然而，本領域之技藝者當明白本發明之各種面向可以用這些特定細節之外的其他實施例去實施。例如，習知之裝置、電路、與方法在此不予贅述以避免不必要之細節模糊本發明之說明。
第1圖係為一種多通道大量儲存裝置100之方塊圖，其可被設置於一主機中並與之通訊。這種主機之範例可為計算或媒體裝置，諸如筆記型電腦、手持式裝置、媒體播放器、電訊裝置(諸如，電話)，但其他可能之主機並不侷限於上述名單。裝置100可包括主機控制器110、ECC引擎120、緩衝記憶體130、記憶體仲裁器140、以及多重儲存通道，其每一者包括一通道控制器150－1、150－2、…、150－n(整體稱為「控制器150」)以及一儲存元件160－1、160－2、…、160－n(整體稱為「元件160」)。
主機控制器110可被設置以與主機通訊，例如，解譯主機命令、與主機交換資料、以及控制一或更多元件120至150(例如，通道控制器150)之行為。主機控制器110可包括一處理器(例如，CPU)，其可搭配一些專用邏輯及/或電路使用，以執行這些功能。主機控制器亦負責控制ECC引擎120。在某些實施中，主機控制器110亦可產生與維持一個映射一資料之邏輯位址至裝置160內之實體 位址的表。
ECC引擎120可被設置以執行ECC編碼或解碼，其取決於資料所轉移之方向(例如，讀取或寫入)。在某些實施中，引擎120可透過專用、目的導向之邏輯來加以實施，但在某些實施中，ECC引擎120可藉由控制器110而被程式化。ECC引擎120可以執行任何適合之ECC演算法，諸如Reed-Solomon編碼、BCH(Bose、Ray-Chaudhuri、Hocquenghem)編碼等等。在某些實施中，引擎120可被設置以執行一功能較強或更有效的ECC演算法，例如在要求資料整體性的應用中。這種功能較強或更有效的ECC演算法可以在某些實施中，對於給定資料量，比功能較弱或較不有效的ECC演算法產生更多或更長的檢查位元組。
因為ECC引擎120與特定之資料通道或NAND裝置160無關，其可跟已錯誤校正之資料一起輸出其檢查位元組。因此，ECC檢查位元組可被視為管理資料，而且不需要分開處理或與其所保護的資料分開儲存。藉由其位置之設置，單一ECC引擎120將保護所有該等儲存通道(例如，第1圖之通道1、2、…、n)中之所有資料，也將保護緩衝記憶體130中之資料。因此，當資料在控制晶片(包括元件110-140)中以及當其永久儲存於與控制晶片分開包裝之儲存元件160時，可被保護。
為了完整性，ECC引擎120亦可被設置以在傳送至主機之前，使用先前產生之檢查位元組將資料解碼。以這種 方式，緩衝器130之資料可被檢查，而且任何儲存元件160或緩衝器130所導致之錯誤可在提供資料至主機之前由引擎120所校正。
緩衝記憶體130可被設置以於進行讀取/寫入操作時，暫時儲存主機資料。緩衝記憶體130通常為一種大型(例如，大於256K位元組，而且緩衝記憶體130可稍大或稍小)晶片式(on－chip)SRAM，而且可能受到造成錯誤之隨機位元反轉。因為該資料係於其從主機(透過控制器110)所接收時即受到保護，當其在緩衝記憶體130內時，ECC引擎120對此資料提供保護。以這種方式，企業級產品之嚴格的可靠度要求可以藉由保護儲存元件160上之資料的相同ECC引擎120而予以滿足。
記憶體仲裁器140可被設置，以仲裁對於個別通道中之緩衝記憶體130之存取。仲裁器140可根據任何適當之仲裁方式，包括，循環(round robin)、加權循環等，根據儲存裝置100整體設計之限制，分配控制器150之存取。例如，如果較常存取之資料被儲存於特定之通道或多個通道中，相關控制器150可被指定比其他控制器150較高優先權之存取。
通道控制器150可以控制對於以及從相關記憶體裝置160之存取。特定之通道控制器150－n可以實現功能性，以控制其相關儲存元件160－n之操作。有些控制器150可被平行設置，以增加裝置100產出之資料。雖然第1圖繪示五個這種平行通道，在某些實施中，使用之通道的數目 可以少一些(例如，從4降到2)或多一些(例如，6、8、10或更多)。
儲存元件160可被設置，以在通道控制器150之個別控制的情況下提供資料之非揮發性儲存。儲存元件160(及/或對應之控制器150)可為固態技術所形成(例如，NAND、NOR、相變等)，其易受資料損壞影響。元件160在某些實施中可包括可旋轉之磁性或光學媒體(例如，硬碟或類似裝置)。此外，元件160不需要是單一型式。例如，元件160－0可為固態，而元件160－1可包括磁性媒體或其他儲存媒體之型式。可參考地，因為元件160大多為主機(以及相關主機控制器110)沿著一資料儲存路徑之最遠距元件，其可被稱為每一元件110－150之「下游」，而這些其他元件則為記憶體160之「上游」。例如另一實例，ECC引擎120係為緩衝記憶體130之上游以及控制器110之下游。
第2圖係為描述寫入第1圖之裝置100的程序200之流程圖。主機可以傳送資料以被寫入至裝置。主機控制器110可以接收資料並且程式化ECC引擎120，以計算檢查位元組來保護資料[步驟210]。在某些實施中，這種藉由控制器110之程式化可以具體化引擎120所使用之特定ECC演算法。在其他實施中，步驟210可以具體化特定ECC演算法之其他參數，諸如檢查位元組之形式或其他參數。在步驟210某些實施中，受到保護之資料的尺寸可以由主機控制器110所改變。
一旦檢查位元組透過引擎120所計算[步驟220]，其被儲存於緩衝記憶體130[步驟230]，以等待被寫入至儲存元件160。檢查位元組(或更一般的檢查資訊，因其不必然有位元組之尺寸)與所檢查之資料的計算與儲存可以有效地將這種檢查位元組從特定之儲存元件160分離。換句話說，檢查位元組可以與其在緩衝器130之相關資料一起被儲存，並且在有些實施中可延伸到二或多個元件160。
透過這樣的儲存操作，主機控制器110可以維持一個邏輯至實體對映表(例如，緩衝器130)[步驟240]。這種對映表可以致能控制器110，以分配資料之每一邏輯頁(以及檢查資訊)被分配於裝置160之實體媒體上之位置。
主機控制器110可以接著程式化通道控制器150，以儲存該儲存元件160內之資料與ECC檢查位元組[步驟250]。該資料可以延伸到多重通道150/160，而且ECC檢查位元組被寫入，以成為主要儲存元件160之資料的一部分。由於ECC引擎120於步驟220之操作，並不需要將ECC檢查位元組放於(或限制於)裝置160之閒置區域，其通常為檢查位元組所專用。
第3圖係為描述從裝置100讀取的程序300之流程圖。若適當，程序300可以被使用於寫入程序200之前、之後、或同時。在接收從主機之讀取要求時，主機控制器110會執行邏輯至實體對映表的查對[步驟310]。藉著使用從對映表所獲得之裝置160的資料之實體位置，控制器110可以程式化通道控制器150，以從儲存元件獲得資料[ 步驟320]。藉此，控制器110可以具體化例如元件160之實體位址，從該實體位址可讀取所要求之資料與檢查位元組。控制器150(可能連同仲裁器140)可以組合緩衝器130中所要求之資料[步驟330]。
一旦資料於緩衝器130中被組合，主機控制器110可以程式化ECC引擎120，以偵測並且校正可能被引導至資料的任何錯誤[步驟340]。引擎120可以使用檢查位元組來偵測任何包含錯誤位元及/或位元組之資料區塊。如果任何錯誤被偵測，步驟340之引擎120亦可使用檢查位元組來校正任何可能出現之錯誤，不論是出於緩衝器130或元件160。一旦錯誤校正在步驟340被執行，已校正之資料可被傳送至主機[步驟350]。
一旦資料從主機被接收，上述方法及/或系統可以有效地計算ECC檢查位元組，因而使得ECC檢查位元組之位置從被保護於實體元件160中之資料中移開。此種設計自由度允許裝置100之區塊尺寸可以被改變，而不會被使用中之儲存元件160的預設區塊尺寸所牽絆。此外，ECC保護強度可以不受ECC檢查位元組一般使用之裝置160的部分中的現有的閒置位元組之限制而被改變。
另外，因為所有儲存通道共用之單一ECC引擎120相較於每一通道使用一具ECC引擎，其控制晶片(包含至少元件110－130，以及或許元件140及/或150)之晶片尺寸較小(也因此較便宜)。此外，企業級產品之越嚴格的可靠度要求可以藉由保護使用內部緩衝記憶體130之相同 ECC引擎120而予以滿足。
對於一或更多實施之上述說明提供圖說與描述，非用以限定本發明之範圍於所揭之特定型式。從上述教示或本發明之各種實施方式中，當可作些許更動潤飾及同等之變化替換。
例如，ECC引擎120並不需要與主機控制器110分離。裝置100亦可以使用已揭示之外的其他電路，但ECC引擎必須被設置於緩衝器130與儲存元件160上游，以避免其中所產生之錯誤。
除非明白指出，沒有任何使用於本說明書中之元件、步驟、或指令應當被解讀為本發明之關鍵或必要者。此外，如此處所使用者，冠詞「一」係指為包括一或更多項目。在不脫離本發明之精神與原理內，當可作些許更動潤飾及同等之變化替換，其專利保護範圍當視後附之申請專利範圍及其等同領域而定。
100‧‧‧多通道大量儲存裝置
110‧‧‧主機控制器
120‧‧‧ECC引擎
130‧‧‧緩衝記憶體
140‧‧‧記憶體仲裁器
150‧‧‧通道控制器
160‧‧‧儲存元件
200‧‧‧程序
210‧‧‧接收資料並且程式化ECC引擎
220‧‧‧計算ECC檢查位元組
230‧‧‧儲存ECC檢查位元組與資料於緩衝記憶體
240‧‧‧更新邏輯至實體的對映表
250‧‧‧寫入資料與ECC檢查位元組至儲存元件
300‧‧‧程序
310‧‧‧查對對映表中之資料與ECC檢查位元組之位置
320‧‧‧從儲存元件讀取資料與ECC檢查位元組
330‧‧‧儲存資料與ECC檢查位元組於緩衝記憶體
340‧‧‧根據ECC檢查位元組偵測與校正任何資料錯誤
350‧‧‧傳送校正之資料至主機
本發明之實施係以附圖加以說明，其係使用於本說明書中並且成為其一部分，以繪示一或多個與本發明原理一致之實施例。圖式並不一定符合比例，其重點在於繪示本發明之原理。其中：第1圖係為一種多通道大量儲存裝置之方塊圖；第2圖係為描述寫入第1圖之裝置的程序之流程圖；以及 第3圖係為描述從第1圖之裝置讀取的程序之流程圖。
100‧‧‧多通道大量儲存裝置
110‧‧‧主機控制器
120‧‧‧ECC引擎
130‧‧‧緩衝記憶體
140‧‧‧記憶體仲裁器
150-1、150-2、…、150-n‧‧‧通道控制器
160-1、160-2、…、160-n‧‧‧儲存元件

Claims (15)

  1. 一種多通道儲存裝置，包括：一主機控制器，以從主機裝置接收輸入資料；一緩衝記憶體，以在下游儲存之前，儲存該輸入資料與相關錯誤校正資料；從該緩衝記憶體下游之多重儲存通道，以儲存該輸入資料與相關錯誤校正資料於一非揮發性儲存媒體上之該等儲存通道之至少一者中；以及該主機控制器與該緩衝記憶體之間之一錯誤校正引擎，以對來自該主機裝置之輸入資料，執行錯誤校正編碼，以產生該相關錯誤校正資料，以儲存於該緩衝記憶體中。
  2. 如申請專利範圍第1項之儲存裝置，其中該錯誤校正引擎被設置以對輸入資料執行Reed－Solomon編碼或Bose、Ray－Chaudhuri、Hocquenghem(BCH)編碼。
  3. 如申請專利範圍第1項之儲存裝置，其中該錯誤校正引擎更被設置以對來自該緩衝記憶體之輸出資料與相關錯誤校正資料，執行錯誤校正解碼。
  4. 如申請專利範圍第1項之儲存裝置，更包括：該緩衝記憶體與該多重儲存通道之間之一記憶體仲裁器，以仲裁在該等多重儲存通道中對於該緩衝記憶體之存取。
  5. 如申請專利範圍第1項之儲存裝置，其中該等多重儲存通道之每一者包括：一固態記憶體裝置，以儲存該輸入資料與相關錯誤校 正資料；以及一通道控制器，以控制對於以及從該固態記憶體裝置之存取。
  6. 如申請專利範圍第1項之儲存裝置，其中該等多重儲存通道之每一者包括：一磁性記憶體裝置，以儲存該輸入資料以及相關錯誤校正資料；以及一通道控制器，以控制對於以及從該磁性記憶體裝置之存取。
  7. 一種多通道儲存裝置，包括：一第一記憶體裝置；一第一通道控制器，連接至該第一記憶體裝置；一第二記憶體裝置；一第二通道控制器，連接至該第二記憶體裝置；一仲裁器，連接至該第一通道控制器以及至該第二通道控制器；一緩衝記憶體，連接至該仲裁器；一錯誤校正引擎，直接連接至該緩衝記憶體並且至該緩衝記憶體上游，以避免該緩衝記憶體內、該第一記憶體裝置內與該第二記憶體裝置內之資料錯誤；以及一主機控制器，直接連接至該錯誤校正引擎並且至該錯誤校正引擎上游，以提供未校正輸入資料至該錯誤校正引擎並且從該錯誤校正引擎接收已錯誤校正之輸出資料。
  8. 如申請專利範圍第7項之儲存裝置，其中該錯誤 校正引擎被設置以執行Reed－Solomon編碼或Bose、Ray－Chaudhuri、Hocquenghem(BCH)編碼與解碼。
  9. 如申請專利範圍第7項之儲存裝置，其中該第一記憶體裝置包括一固態記憶體裝置，而且其中該第二記憶體裝置包括一固態記憶體裝置。
  10. 如申請專利範圍第7項之儲存裝置，其中該第一記憶體裝置包括一固態記憶體裝置，而且其中該第二記憶體裝置包括一磁性記憶體裝置。
  11. 一種在多通道儲存裝置中儲存資料之方法，包括：藉由一主機控制器從主機接收輸入資料；對該輸入資料，執行錯誤校正編碼，以產生錯誤校正檢查資訊；儲存該輸入資料以及該錯誤校正檢查資訊於一緩衝記憶體中；更新一對映表，其具有用於該輸入資料與該錯誤校正檢查資訊之位置；以及根據該對映表之該等位置，將該輸入資料與該錯誤校正檢查資訊寫入至一或更多記憶體裝置。
  12. 如申請專利範圍第11項之方法，其中該執行包括：執行Reed－Solomon編碼或Bose、Ray－Chaudhuri、Hocquenghem(BCH)編碼。
  13. 如申請專利範圍第11項之方法，其中該寫入包 括：根據該對映表之該等位置，將該輸入資料與該錯誤校正檢查資訊寫入於兩或更多記憶體裝置。
  14. 如申請專利範圍第11項之方法，更包括：根據該對映表之該等位置，從一或更多記憶體裝置，讀取輸出資料與相關錯誤校正檢查資訊；以及儲存該輸出資料與相關錯誤校正檢查資訊於該緩衝記憶體中。
  15. 如申請專利範圍第14項之方法，更包括：使用該相關錯誤校正檢查資訊，以對該輸出資料執行錯誤校正解碼，以產生已校正之輸出資料；以及藉由該主機控制器傳送該已校正之輸出資料至該主機。
TW097126775A 2007-08-08 2008-07-15 多通道儲存裝置及在其中儲存資料之方法 TWI466126B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/835,878 US8001444B2 (en) 2007-08-08 2007-08-08 ECC functional block placement in a multi-channel mass storage device

Publications (2)

Publication Number Publication Date
TW200919479A TW200919479A (en) 2009-05-01
TWI466126B true TWI466126B (zh) 2014-12-21

Family

ID=40341993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097126775A TWI466126B (zh) 2007-08-08 2008-07-15 多通道儲存裝置及在其中儲存資料之方法

Country Status (5)

Country Link
US (1) US8001444B2 (zh)
EP (1) EP2183745B1 (zh)
CN (1) CN101772807A (zh)
TW (1) TWI466126B (zh)
WO (1) WO2009020969A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116823B2 (en) * 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
CN101681282A (zh) 2006-12-06 2010-03-24 弗森多系统公司（dba弗森-艾奥） 用于共享的、前端、分布式raid的装置、系统和方法
KR101297563B1 (ko) * 2007-11-15 2013-08-19 삼성전자주식회사 스토리지 관리 방법 및 관리 시스템
US8468417B2 (en) 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
US8924601B2 (en) 2009-04-06 2014-12-30 Intel Corporation Apparatus and method for defect revectoring in a multi-channel mass storage device
US20100262773A1 (en) 2009-04-08 2010-10-14 Google Inc. Data striping in a flash memory data storage device
US8595572B2 (en) 2009-04-08 2013-11-26 Google Inc. Data storage device with metadata command
US8402217B2 (en) * 2009-09-15 2013-03-19 Marvell International Ltd. Implementing RAID in solid state memory
US8510631B2 (en) * 2009-11-24 2013-08-13 Mediatek Inc. Multi-channel memory apparatus and method thereof
US20110258380A1 (en) * 2010-04-19 2011-10-20 Seagate Technology Llc Fault tolerant storage conserving memory writes to host writes
CN101964205B (zh) * 2010-09-17 2013-08-07 记忆科技(深圳)有限公司 基于固态硬盘的ecc模块动态复用系统及方法
JP5367686B2 (ja) 2010-12-24 2013-12-11 株式会社東芝 データ記憶装置、メモリ制御装置及びメモリ制御方法
JP2012137885A (ja) * 2010-12-24 2012-07-19 Toshiba Corp データ記憶装置、メモリ制御装置及びメモリ制御方法
CN102543209B (zh) * 2010-12-31 2015-09-30 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
US9069698B2 (en) * 2012-09-06 2015-06-30 Advanced Micro Devices, Inc. Channel rotating error correction code
KR101997794B1 (ko) 2012-12-11 2019-07-09 삼성전자주식회사 메모리 제어기 및 그것을 포함한 메모리 시스템
US9262263B2 (en) * 2013-11-25 2016-02-16 Qualcomm Incorporated Bit recovery system
CN104486074B (zh) * 2014-12-12 2017-06-23 湘潭大学 用于嵌入式设备的椭圆曲线加密方法和解密方法
US10275309B2 (en) 2017-04-26 2019-04-30 Western Digital Technologies, Inc. Multi-layer integrated zone partition system error correction
TWI661307B (zh) * 2017-12-06 2019-06-01 慧榮科技股份有限公司 資料儲存裝置、主機裝置、以及資料寫入方法
CN108108263B (zh) * 2017-12-14 2020-11-20 联想(北京)有限公司 一种固态硬盘的数据处理方法及装置
US11237902B2 (en) * 2019-03-15 2022-02-01 Innogrit Technologies Co., Ltd. Systems and methods for an ECC architecture with memory mapping

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479170B (en) * 1999-12-16 2002-03-11 Hitachi Ltd Recording/reproduction device, semiconductor memory, and memory card using the semiconductor memory
TW574647B (en) * 2002-03-18 2004-02-01 Samsung Electro Mech Data processing method in high-capacity flash EEPROM card system
US6931582B2 (en) * 2001-08-09 2005-08-16 Renesas Technology Corp. Memory card and memory controller

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498342A (ja) * 1990-08-09 1992-03-31 Mitsubishi Electric Corp 半導体記憶装置
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
US5664116A (en) * 1995-07-07 1997-09-02 Sun Microsystems, Inc. Buffering of data for transmission in a computer communication system interface
US5754567A (en) * 1996-10-15 1998-05-19 Micron Quantum Devices, Inc. Write reduction in flash memory systems through ECC usage
US6167551A (en) * 1998-07-29 2000-12-26 Neomagic Corp. DVD controller with embedded DRAM for ECC-block buffering
US7055081B2 (en) * 2001-03-02 2006-05-30 Storage Technology Corporation System and method for multi-channel decoding error correction
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
KR100621631B1 (ko) * 2005-01-11 2006-09-13 삼성전자주식회사 반도체 디스크 제어 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479170B (en) * 1999-12-16 2002-03-11 Hitachi Ltd Recording/reproduction device, semiconductor memory, and memory card using the semiconductor memory
US6931582B2 (en) * 2001-08-09 2005-08-16 Renesas Technology Corp. Memory card and memory controller
TW574647B (en) * 2002-03-18 2004-02-01 Samsung Electro Mech Data processing method in high-capacity flash EEPROM card system

Also Published As

Publication number Publication date
EP2183745B1 (en) 2015-12-09
EP2183745A4 (en) 2014-04-09
WO2009020969A2 (en) 2009-02-12
US20090044078A1 (en) 2009-02-12
EP2183745A2 (en) 2010-05-12
US8001444B2 (en) 2011-08-16
TW200919479A (en) 2009-05-01
WO2009020969A3 (en) 2009-04-09
CN101772807A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
TWI466126B (zh) 多通道儲存裝置及在其中儲存資料之方法
US10802910B2 (en) System for identifying and correcting data errors
US9015553B2 (en) Data integrity in memory controllers and methods
US7650557B2 (en) Memory scrubbing of expanded memory
KR20120052303A (ko) 플래시 메모리 시스템에 판독 상태 및 예비 블록 관리 정보를 제공하기 위한 제어기 및 방법
US7761779B2 (en) Access control apparatus, access control system, processor, access control method, memory access control apparatus, memory access control system, and memory access control method
US8583984B2 (en) Method and apparatus for increasing data reliability for raid operations
US20140250348A1 (en) Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US20110040924A1 (en) Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
US10606696B2 (en) Internally-generated data storage in spare memory locations
US20070268905A1 (en) Non-volatile memory error correction system and method
US9183078B1 (en) Providing error checking and correcting (ECC) capability for memory
KR20220037518A (ko) 영구 메모리 시스템 등을 위한 데이터 무결성
US20140101518A1 (en) Dynamic graduated memory device protection in redundant array of independent memory (raim) systems
US20090006899A1 (en) Error correcting code with chip kill capability and power saving enhancement
US7689895B2 (en) On-the fly error checking and correction CODEC system and method for supporting non-volatile memory
JP2008090419A (ja) 集積回路装置
US7809899B2 (en) System for integrity protection for standard 2n-bit multiple sized memory devices
KR101747794B1 (ko) 에러 정정 디코더 및 그것의 에러 정정 방법
JP2007293846A (ja) メモリに関する保守および調整操作を行う方法およびシステム
TWI431631B (zh) 應用可變動錯誤更正碼容量的快閃記憶體控制方法
US20230153026A1 (en) Storage device and operation method thereof
WO2020015129A1 (zh) 一种随机内存使用纠错码校验免去冗余储存单元的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees