CN101772807A - 在多通道大容量存储装置中的ecc功能块布局 - Google Patents

在多通道大容量存储装置中的ecc功能块布局 Download PDF

Info

Publication number
CN101772807A
CN101772807A CN200880102125A CN200880102125A CN101772807A CN 101772807 A CN101772807 A CN 101772807A CN 200880102125 A CN200880102125 A CN 200880102125A CN 200880102125 A CN200880102125 A CN 200880102125A CN 101772807 A CN101772807 A CN 101772807A
Authority
CN
China
Prior art keywords
error correction
memory
data
storage
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880102125A
Other languages
English (en)
Inventor
A·沃根
J·B·罕
S·贾亚钱德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101772807A publication Critical patent/CN101772807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

多通道存储装置可包括从主机装置接收输入数据的主机控制器和在下游存储之前存储输入数据和关联的纠错数据的缓冲存储器。在缓冲存储器下游的多存储通道可在非易失性存储介质上存储至少一个存储通道中的输入数据和关联的纠错数据。主机控制器和缓冲存储器之间的纠错引擎可在来自主机装置的输入数据上执行纠错编码以产生关联的纠错数据以存储在缓冲存储器中。这样的纠错引擎可防止在缓冲存储器中和存储通道中出现数据错误。

Description

在多通道大容量存储装置中的ECC功能块布局
技术领域
要求保护的发明的实现大体上可涉及多通道大容量存储装置的领域，并且特别地涉及在这样的装置中的纠错。
背景技术
大容量存储装置(storage device)可包括许多存储器装置(memorydevice)，例如NAND存储器装置、NOR存储器装置、相变装置、磁介质装置、光学存储器等等，其典型地包括单通道(即，每个存储器装置一个)控制器。这样的单通道装置控制器典型地包括正好在数据写入存储装置之前的纠错码(ECC)编码和解码。
ECC编码典型地产生所谓的检验字节，其典型地存储在存储器装置中的指定位置中。当从存储装置读取数据时，这些检验字节可用于纠正由在装置中数据存储而产生的数据错误。
在这样的每通道ECC机制中，检验字节典型地与扇区大小(即，存储装置的特定大小的划分)关联，该扇区大小对于存储装置是固有的。同样，使用的ECC算法的类型或强度可由用于存储ECC检验字节的存储装置中指定的位置的大小来限制。当设计多通道大容量存储装置时这些特性可能不是可取的。
附图说明
结合在本说明书中并且构成本说明书的一部分的附图图示与本发明的原理一致的一个或多个实现以及连同说明来解释这样的实现。这些图并非一定是按比例绘制，相反重点放在图示本发明的原理上。在图中：
图1是多通道大容量存储装置的框图；
图2是图示写入图1的装置的过程的流程图；以及
图3是图示从图1的装置读取的过程的流程图。
具体实施方式
下列详细说明参照附图。相同的标号可用在不同的图中以标识相同的或类似的元件。在下列说明中，为了解释和非限制的目的，阐述例如特定的结构、架构、接口、技术等具体细节以便提供要求保护的发明的各种方面的全面理解。然而，对于从本公开中获益的那些本领域内技术人员要明白，要求保护的本发明的各种方面可在偏离这些具体细节的其他示例中实施。在某些情况下，省略众所周知的装置、电路和方法的说明以便因为不必要的细节而混淆了本发明的说明。
图1是多通道大容量存储装置100的框图，其可位于主机内并且可与主机通信。这样的主机的示例可是计算或媒体装置，例如笔记本式计算机、手持装置、媒体播放器、电信装置(例如，电话)等，但可能的主机不限于该列表。装置100可包括主机控制器110、ECC引擎120、存储缓冲器(memory buffer)130、存储仲裁器(memory arbiter)140和多个存储通道(其每个包括一个通道控制器150-1、150-2、......、150-n(通称为“控制器150”)和一个存储元件160-1、160-2、......、160-n(通称为“元件160”))。
主机控制器110可设置成与主机通信，例如解释主机命令、与主机交换数据以及控制元件120-150(例如，通道控制器150)中的一个或多个的行为。主机控制器110可包括处理器(例如，CPU)，其与一些专用的逻辑和/或电路协同使用以执行这些功能。主机控制器还负责控制ECC引擎120。在一些实现中，主机控制器110还可产生并且维护映射数据的逻辑地址到装置160中的物理地址的表格。
ECC引擎120可设置成执行ECC编码或解码，其取决于数据被转移的方向(例如，读取或写入)。在一些实现中，引擎120可通过专用、为特定目的设计的逻辑电路来实现，而在一些实现中，ECC引擎120可是通过控制器110可编程的。ECC引擎120可执行任何合适的ECC算法，例如Reed-Solomon编码、BCH(Bose、Ray-Chaudhuri、Hocquenghem)编码等等。在一些实现中，引擎120可配置成执行更强或更稳健的ECC算法，例如在数据完整性是关键性的应用中。在一些实现中，这样的更强/更稳健的ECC算法对于给定量的数据可产生比相对更弱或更不稳健的ECC算法更多或更长的检验字节
因为ECC引擎120不与特定数据通道或NAND装置160关联，它可输出它的检验字节连同已被纠错的数据。在该意义上，ECC检验字节可视为数据开销，并且不必与它们保护的数据分开处理或存储。凭借它的位置，单个ECC引擎120将保护在所有存储通道(例如，在图1中的通道1、2、......、n)中的所有数据，并且还将保护在缓冲存储器130中的数据。因此，当数据在控制器芯片(可能包括元件110-140)中时以及当他永久地存储在存储元件160(其可与控制器芯片分开装配)上时，数据被保护。
为了完整，ECC引擎120还可设置成在将之前产生的检验字节发送到主机之前用它来解码数据。如此，可检验来自缓冲器130的数据，并且由存储元件160或缓冲器130引入的任何错误可在向主机提供数据之前通过引擎120纠正。
缓冲存储器130可设置成当读取/写入操作正在进行时暂时地存储主机数据。缓冲存储器130在芯片静态随机存取存储器(SRAM)上通常有些大(＞256KBytes，虽然该数字纯粹是个例子，而缓冲存储器130可更大或更小)并且可遭受随机位反转，其可以引起错误。因为数据从主机被接收时(通过控制器110)就被保护，所以当数据驻留在缓冲存储器130中时ECC引擎120提供对该数据的保护。如此，同样的ECC引擎120(其保护在存储元件160上的数据)可满足企业级产品的严格可靠性要求。
存储仲裁器140可设置成仲裁各个通道之中对缓冲存储器130的访问。仲裁器140可根据任何合适的仲裁机制(包括循环法、加权循环法等，)根据存储装置100的总设计约束条件在控制器150之中分配访问。例如，如果更加频繁地访问的数据存储在特定的通道或多个通道中，关联的控制器150可相对于其他的控制器150指定有更高优先级的访问权。
通道控制器150可控制对和来自关联的存储装置160的访问。特定的通道控制器150-n将执行功能性以控制它的关联的存储元件160-n的操作。在装置100中，这些控制器150中的几个可并行连接以增加数据吞吐量。虽然五个这样的并行通道在图1中示出，在某些实现中，采用的通道的数量可更少(例如，从4个降到2个通道)或更大(例如，6、8、10个通道，或更多)。
存储元件160可设置成在通道控制器150的各自控制下提供数据的非易失性存储。存储元件160(和/或对应的控制器150)可是固态技术(例如，NAND、NOR、相变等等)的，其易遭受数据损坏。在一些实现中元件160可包括磁或光学介质，其可旋转(例如，硬盘或类似的装置)。此外，元件160不必是单个类型。例如，元件160-0可以是固态，而元件160-1可以包括磁介质或存储介质的另一个类型。供参考，因为元件160是沿数据存储路径离主机(和关联的主机控制器110)最远的部件，它们可认为在部件110-150的每个的“下游”，而这些其他的部件是在存储器160的上游。作为另一个例子，ECC引擎120在缓冲存储器130的上游并且在控制器110的下游。
图2是图示向装置100写入数据的过程200的流程图。主机可发送待写入到驱动器的数据。主机控制器110可接收该数据并且为ECC引擎120编程以计算检验字节以保护数据[动作210]。在一些实现中，这样的编程控制器110可指定引擎120使用的具体ECC算法。在其他的实现中，动作210指定在特定ECC算法内的其他参数，例如检验字节的格式或其他参数。在动作210的一些实现中，将在其上实施保护的数据的大小可由主机控制器110改变。
一旦通过引擎120计算检验字节[动作220]，它们被存储在缓冲存储器130中[动作230]等待写入到存储元件160。这样的检验字节(或更为普遍的检验信息，如此不必是字节大小的)的计算和存储连同被检验的数据可有效地将这样的检验字节从特定的存储元件160中脱离。也就是说，检验字节可与它们的关联的数据一起存储在缓冲器130中，并且在一些实现中可最终跨越两个或更多的元件160。
与这样的存储操作协作，主机控制器110可维护逻辑到物理的映射表格(例如，在缓冲器130中)[动作240]。这样的映射表格将使控制器110能够找出数据的每个逻辑页在装置160的物理介质上的位置。
主机控制器110然后可为通道控制器150编程以存储存储元件160中的数据与ECC检验字节[动作250]。数据可跨越多个通道150/160，并且ECC检验字节作为数据的部分写入到元件160的主存储装置上。由于在动作220中ECC引擎120的操作，不必将ECC检验字节放入(或限制这样的检验字节到)典型地是检验字节专用的装置160上的备用区。
图3是图示从装置100读取的过程300的流程图。过程300可在适当情况下在写入过程200之前、之后或同时使用。当从主机接收读取请求时，主机控制器110将在逻辑到物理的映射表格中执行查找[动作310]。使用从表格获得的在装置160中的数据的物理位置，控制器110可为通道控制器150编程以从存储元件获得数据[动作320]。这样做，控制器110可指定例如元件160中的物理地址(从该物理地址读取请求数据和检验字节)。控制器150(可能与仲裁器140协作)可将请求数据集合在缓冲器130中[动作330]。
当数据集合在缓冲器130中时，主机控制器110可为ECC引擎120编程以探测和纠正任何错误(这些错误可能已经被引入在数据中)[动作340]。引擎120可使用检验字节以探测包含错误的位和/或字节的数据的任意块。如果探测到任何这样的情况，在动作340中引擎120可也使用检验字节以纠正任何可能由于缓冲器130或元件160而存在的错误。当纠错在动作340中执行时，纠正的数据可发送到主机[动作350]。
上文描述的机制和/或系统可有利地在数据从主机接收时就计算ECC检验字节，于是将ECC检验字节的位置从物理元件160中被保护的数据中移位或解耦。该设计自由度允许改变驱动器100的扇区大小而不被正在使用的存储元件160的默认扇区大小卡住。同样ECC保护的强度可改变而不受装置160的部分中的可用备用字节(其典型地用作ECC检验字节)的任何限制。
此外，因为对所有存储通道用单个ECC引擎120而不是每个通道用一个ECC引擎，控制器芯片(例如，包括至少元件110-130，和可能的元件140和/或150)将在芯片面积上更小(从而更便宜)。同样，
“企业级”产品典型的更严格的可靠性要求可通过对内部缓冲存储器130也使用相同的ECC引擎120而满足。
一个或更多实现的前述提供图示和说明，但不是要穷举的或限制本发明的范围到公开的精确形式。按照上述教导可能有改动和变化或可从本发明的各种实现的实践中获得改动或变化。
例如，ECC引擎120不必与例如主机控制器110分开。除具体示出的以外的其他电路可在装置100中存在，但ECC引擎应该位于缓冲器130和存储元件160的上游以防止在两者中任一个中出现错误。
在本申请的说明中使用的元件、动作或指令没有哪个是应该看作是对于本发明是关键性的或必不可少的，除非本身明确地描述。而且，如本文使用的，冠词“一”意指包括一个或多个项目。可对要求保护的发明的上述实现做出变化和改动而大体上不偏离本发明的精神和原理。所有这样的改动和变化规定为包括在本公开的范围内的本文中并且由下列权利要求保护。

Claims (15)

1.一种多通道存储装置，包括：
从主机装置接收输入数据的主机控制器；
在下游存储之前存储所述输入数据和关联的纠错数据的缓冲存储器；
在所述缓冲存储器下游的多存储通道，用于在非易失性存储介质上存储至少一个所述存储通道中的所述输入数据和关联的纠错数据；以及
所述主机控制器和所述缓冲存储器之间的纠错引擎，用于在来自所述主机装置的所述输入数据上执行纠错编码以产生所述关联的纠错数据以存储在所述缓冲存储器中。
2.如权利要求1所述的存储装置，其中所述纠错引擎设置成在所述输入数据上执行Reed-Solomon编码或Bose、Ray-Chaudhuri、Hocquenghem(BCH)编码。
3.如权利要求1所述的存储装置，其中所述纠错引擎进一步设置成在来自所述缓冲存储器的输出数据和关联的纠错数据上执行纠错解码。
4.如权利要求1所述的存储装置，还包括：
所述缓冲存储器和所述多存储通道之间的存储仲裁器，以仲裁所述多存储通道之中的对所述缓冲存储器的访问。
5.如权利要求1所述的存储装置，其中所述多存储通道的每个包括：
存储所述输入数据和所述关联的纠错数据的固态存储器装置；和
控制对和来自所述固态存储器装置的访问的通道控制器。
6.如权利要求1所述的存储装置，其中所述多存储通道的每个包括：
存储所述输入数据和所述关联的纠错数据的磁存储器装置；和
控制对和来自所述磁存储器装置的访问的通道控制器。
7.一种多通道存储装置，包括：
第一存储器装置；
连接到所述第一存储器装置的第一通道控制器；
第二存储器装置；
连接到所述第二存储器装置的第二通道控制器；
连接到所述第一通道控制器和所述第二通道控制器的仲裁器；
连接到所述仲裁器的缓冲存储器；
直接连接到所述缓冲存储器并且在其上游的纠错引擎，用于防止在所述缓冲存储器中、在所述第一存储器装置和在所述第二存储器装置中出现数据错误；以及
直接连接到所述纠错引擎并且在其上游的主机控制器，用于向所述纠错引擎提供未纠正的输入数据和从所述纠错引擎接收已经纠错的输出数据。
8.如权利要求7所述的存储装置，其中所述纠错引擎设置成执行Reed-Solomon编码或Bose、Ray-Chaudhuri、Hocquenghem(BCH)编码和解码。
9.如权利要求7所述的存储装置，其中所述第一存储器装置包括固态存储器装置，以及
其中所述第二存储器装置包括固态存储器装置。
10.如权利要求7所述的存储装置，其中所述第一存储器装置包括固态存储器装置，和
其中所述第二存储器装置包括磁存储器装置。
11.一种在多通道存储装置中存储数据的方法，包括：
从主机通过主机控制器接收输入数据；
在所述输入数据上执行纠错编码以产生纠错检验信息；
在缓冲存储器中存储所述输入数据和所述纠错检验信息；
对映射表格更新所述输入数据和所述纠错检验信息的位置；以及
根据来自所述映射表格的位置将所述输入数据和所述纠错检验信息写入一个或多个存储器装置。
12.如权利要求11所述的方法，其中所述执行包括：
执行Reed-Solomon编码或Bose、Ray-Chaudhuri、Hocquenghem(BCH)编码。
13.如权利要求11所述的方法，其中所述写入包括：
根据来自所述映射表格的位置跨越两个或多个存储器装置写入所述输入数据和所述纠错检验信息。
14.如权利要求11所述的方法，还包括：
根据来自所述映射表格的位置从一个或多个存储器装置读取输出数据和关联的纠错检验信息；以及
在所述缓冲存储器中存储所述输出数据和关联的纠错检验信息。
15.如权利要求14所述的方法，还包括：
使用所述关联的纠错检验信息在所述输出数据上执行纠错解码以产生已纠正的输出数据；以及
通过所述主机控制器向所述主机发送所述已纠正的输出数据。
CN200880102125A 2007-08-08 2008-08-05 在多通道大容量存储装置中的ecc功能块布局 Pending CN101772807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/835,878 2007-08-08
US11/835,878 US8001444B2 (en) 2007-08-08 2007-08-08 ECC functional block placement in a multi-channel mass storage device
PCT/US2008/072227 WO2009020969A2 (en) 2007-08-08 2008-08-05 Ecc functional block placement in a multi-channel mass storage device

Publications (1)

Publication Number Publication Date
CN101772807A true CN101772807A (zh) 2010-07-07

Family

ID=40341993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880102125A Pending CN101772807A (zh) 2007-08-08 2008-08-05 在多通道大容量存储装置中的ecc功能块布局

Country Status (5)

Country Link
US (1) US8001444B2 (zh)
EP (1) EP2183745B1 (zh)
CN (1) CN101772807A (zh)
TW (1) TWI466126B (zh)
WO (1) WO2009020969A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964205A (zh) * 2010-09-17 2011-02-02 记忆科技(深圳)有限公司 基于固态硬盘的ecc模块动态复用系统及方法
CN102543209A (zh) * 2010-12-31 2012-07-04 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN104486074A (zh) * 2014-12-12 2015-04-01 湘潭大学 用于嵌入式设备的椭圆曲线加密方法和解密方法
CN104603758A (zh) * 2012-09-06 2015-05-06 超威半导体公司 信道旋转纠错码
CN105765538A (zh) * 2013-11-25 2016-07-13 高通股份有限公司 位恢复系统
CN108108263A (zh) * 2017-12-14 2018-06-01 联想(北京)有限公司 一种固态硬盘的数据处理方法及装置
TWI661307B (zh) * 2017-12-06 2019-06-01 慧榮科技股份有限公司 資料儲存裝置、主機裝置、以及資料寫入方法
CN111694690A (zh) * 2019-03-15 2020-09-22 英韧科技(上海)有限公司 具有内存映射的纠错码架构的系统和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116823B2 (en) * 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
KR101490327B1 (ko) 2006-12-06 2015-02-05 퓨전-아이오, 인크. 뱅크 인터리브를 이용한 솔리드-스테이트 스토리지의 명령 관리 장치, 시스템 및 방법
KR101297563B1 (ko) * 2007-11-15 2013-08-19 삼성전자주식회사 스토리지 관리 방법 및 관리 시스템
US8468417B2 (en) 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
US8924601B2 (en) 2009-04-06 2014-12-30 Intel Corporation Apparatus and method for defect revectoring in a multi-channel mass storage device
US8566508B2 (en) 2009-04-08 2013-10-22 Google Inc. RAID configuration in a flash memory data storage device
US8595572B2 (en) 2009-04-08 2013-11-26 Google Inc. Data storage device with metadata command
US8402217B2 (en) * 2009-09-15 2013-03-19 Marvell International Ltd. Implementing RAID in solid state memory
US8510631B2 (en) * 2009-11-24 2013-08-13 Mediatek Inc. Multi-channel memory apparatus and method thereof
US20110258380A1 (en) * 2010-04-19 2011-10-20 Seagate Technology Llc Fault tolerant storage conserving memory writes to host writes
JP2012137885A (ja) * 2010-12-24 2012-07-19 Toshiba Corp データ記憶装置、メモリ制御装置及びメモリ制御方法
JP5367686B2 (ja) 2010-12-24 2013-12-11 株式会社東芝 データ記憶装置、メモリ制御装置及びメモリ制御方法
KR101997794B1 (ko) 2012-12-11 2019-07-09 삼성전자주식회사 메모리 제어기 및 그것을 포함한 메모리 시스템
US10275309B2 (en) 2017-04-26 2019-04-30 Western Digital Technologies, Inc. Multi-layer integrated zone partition system error correction
US20240143200A1 (en) * 2022-10-31 2024-05-02 ScaleFlux, Inc. Reducing energy comsumption of self-managed dram modules

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498342A (ja) * 1990-08-09 1992-03-31 Mitsubishi Electric Corp 半導体記憶装置
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
US5664116A (en) * 1995-07-07 1997-09-02 Sun Microsystems, Inc. Buffering of data for transmission in a computer communication system interface
US5754567A (en) * 1996-10-15 1998-05-19 Micron Quantum Devices, Inc. Write reduction in flash memory systems through ECC usage
US6167551A (en) * 1998-07-29 2000-12-26 Neomagic Corp. DVD controller with embedded DRAM for ECC-block buffering
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
US7055081B2 (en) * 2001-03-02 2006-05-30 Storage Technology Corporation System and method for multi-channel decoding error correction
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
KR100439507B1 (ko) * 2002-03-18 2004-07-09 삼성전기주식회사 고 용량 플래시 메모리 카드 시스템에서의 데이터 운영 방법
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
KR100621631B1 (ko) * 2005-01-11 2006-09-13 삼성전자주식회사 반도체 디스크 제어 장치

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964205B (zh) * 2010-09-17 2013-08-07 记忆科技(深圳)有限公司 基于固态硬盘的ecc模块动态复用系统及方法
CN101964205A (zh) * 2010-09-17 2011-02-02 记忆科技(深圳)有限公司 基于固态硬盘的ecc模块动态复用系统及方法
CN102543209A (zh) * 2010-12-31 2012-07-04 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN102543209B (zh) * 2010-12-31 2015-09-30 深圳市朗科科技股份有限公司 多通道闪存控制器的纠错装置、方法及多通道闪存控制器
CN104603758A (zh) * 2012-09-06 2015-05-06 超威半导体公司 信道旋转纠错码
CN105765538A (zh) * 2013-11-25 2016-07-13 高通股份有限公司 位恢复系统
CN104486074A (zh) * 2014-12-12 2015-04-01 湘潭大学 用于嵌入式设备的椭圆曲线加密方法和解密方法
CN104486074B (zh) * 2014-12-12 2017-06-23 湘潭大学 用于嵌入式设备的椭圆曲线加密方法和解密方法
TWI661307B (zh) * 2017-12-06 2019-06-01 慧榮科技股份有限公司 資料儲存裝置、主機裝置、以及資料寫入方法
CN109885506A (zh) * 2017-12-06 2019-06-14 慧荣科技股份有限公司 数据储存装置、主机装置、以及数据写入方法
US10783037B2 (en) 2017-12-06 2020-09-22 Silicon Motion, Inc. Data storage device, host device for data storage device operations, and data writing method
CN109885506B (zh) * 2017-12-06 2022-11-11 慧荣科技股份有限公司 数据储存装置、主机装置、以及数据写入方法
CN108108263A (zh) * 2017-12-14 2018-06-01 联想(北京)有限公司 一种固态硬盘的数据处理方法及装置
CN111694690A (zh) * 2019-03-15 2020-09-22 英韧科技(上海)有限公司 具有内存映射的纠错码架构的系统和方法

Also Published As

Publication number Publication date
TW200919479A (en) 2009-05-01
TWI466126B (zh) 2014-12-21
EP2183745A2 (en) 2010-05-12
US8001444B2 (en) 2011-08-16
US20090044078A1 (en) 2009-02-12
WO2009020969A2 (en) 2009-02-12
EP2183745A4 (en) 2014-04-09
EP2183745B1 (en) 2015-12-09
WO2009020969A3 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
CN101772807A (zh) 在多通道大容量存储装置中的ecc功能块布局
US10019312B2 (en) Error monitoring of a memory device containing embedded error correction
CN103164298B (zh) 产生用于奇偶校验扇区的数据通路保护的冗余的数据存储装置
EP2382542B1 (en) Improved error correction in a solid state disk
US8977813B2 (en) Implementing RAID in solid state memory
CN102317919B (zh) 在存储器控制器中的数据完整性及方法
US8694857B2 (en) Systems and methods for error detection and correction in a memory module which includes a memory buffer
KR101374455B1 (ko) 메모리 에러와 리던던시
US20160239663A1 (en) Detecting a cryogenic attack on a memory device with embedded error correction
US8910018B2 (en) Memory with dynamic error detection and correction
KR20120052303A (ko) 플래시 메모리 시스템에 판독 상태 및 예비 블록 관리 정보를 제공하기 위한 제어기 및 방법
CN103140841A (zh) 保护存储器的部分的方法和装置
US20090319865A1 (en) Cache memory, computer system and memory access method
US20120011423A1 (en) Silent error detection in sram-based fpga devices
JP2013137708A (ja) メモリコントローラ、データ記憶装置およびメモリ制御方法
JP2009181425A (ja) メモリモジュール
US8176388B1 (en) System and method for soft error scrubbing
KR101512927B1 (ko) 비휘발성 메모리의 페이지 관리 방법 및 장치
US10025652B2 (en) Error location pointers for non volatile memory
JP6193112B2 (ja) メモリアクセス制御装置、メモリアクセス制御システム、メモリアクセス制御方法、及び、メモリアクセス制御プログラム
US20120274487A1 (en) Apparatus for encoding and decoding, data storage apparatus and method for encoding and decoding
GB2455212A (en) Error detection in processor status register files
JP2007011839A (ja) メモリ管理方法及びメモリ管理システム
CN103514058B (zh) 一种数据失效的处理方法、设备及系统
CN117149503A (zh) 存储器控制器及其操作方法、存储器系统和数据处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100707