TWI464782B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI464782B
TWI464782B TW100141265A TW100141265A TWI464782B TW I464782 B TWI464782 B TW I464782B TW 100141265 A TW100141265 A TW 100141265A TW 100141265 A TW100141265 A TW 100141265A TW I464782 B TWI464782 B TW I464782B
Authority
TW
Taiwan
Prior art keywords
layer
algan
compound semiconductor
gan
semiconductor layer
Prior art date
Application number
TW100141265A
Other languages
English (en)
Other versions
TW201246286A (en
Inventor
Toyoo Miyajima
Toshihide Kikkawa
Kenji Imanishi
Toshihiro Ohki
Masahito Kanamura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201246286A publication Critical patent/TW201246286A/zh
Application granted granted Critical
Publication of TWI464782B publication Critical patent/TWI464782B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

化合物半導體裝置及其製造方法 相關申請案之對照參考資料
本申請案係根據並主張以2010年12月2日申請在先之日本專利申請案第2010-269673號案之優先權,其完整內容合併於本文中以供參考。
領域
本發明係有關於一種化合物半導體裝置,及製造此化合物半導體裝置之方法。
背景
已積極發展化合物半導體裝置,其中,一GaN層及一AlGaN層係形成於一基材上,且GaN層係作為一電子傳送層。此等化合物半導體裝置之一例子係一以GaN為主之高電子移動性電晶體(HEMT)。以GaN為主之HEMT係使用於一AlGaN/GaN異質接合界面以高濃度形成之二維電子氣體(2DEG)。
GaN具有比Si(1.1 eV)或GaAs(1.4 eV)更高之能帶間隙(3.4 eV)。即,GaN展現高崩潰場強度。GaN亦具有高飽和電子速率。因此,GaN係用於能高電壓操作及高輸出之化合物半導體裝置之一可能材料。以GaN為主之HEMT被預期作為電動車等之高效率切換元件及高電壓電力裝置。
利用高濃度2DEG之以GaN為主之HEMT通常係正常開啟之電晶體。即,電流係於未施加閘極電壓時流動。此電流流動係因為存在於通道之大量電子。同時,用於高電壓電力裝置之以GaN為主之HEMT係以因故障安全理由置於正常關閉操作之最高優先順序而設計。
各種研究已對正常關閉之以GaN為主之HEMT進行。
於第1A圖例示之一以GaN為主之HEMT,一半絕緣性SiC基材201支撐一緩衝層202、一i-GaN層203、一n-AlGaN層204、一n-GaN層205、一i-AlN層206,及一n-GaN層207。二開口係形成於n-GaN層205、i-AlN層206,及n-GaN層207。一源極電極209s及一汲極電極209d係設於個別之開口。n-GaN層205、i-AlN層206,及n-GaN層207於源極電極209s與汲極電極209d間之一區域具有另一開口。此開口被形成,以便於n-AlGaN層204穿入至一特定深度。一Al2 O3 層208係於此開口形成,且延伸過n-GaN層207。一閘極電極209g係設於Al2 O3 層208上。
於第1A圖例示之以GaN為主之HEMT,閘極電極209g之開口於作為一電子供應層之n-AlGaN層204穿至一特定深度。因此,當閘極電壓關閉時,於閘極電極209g下無立即之二維電子氣體。因此,一般關閉之操作係可能。第1B圖例示第1A圖例示之以GaN為主之HEMT之一導電帶排置。如所例示,可獲得較高濃度之二維電子氣體,且因此,大的電流可流動。正常關閉之以GaN為主之HEMT因而達成一高耐受電壓且供應大的電流。
但是,第1A圖例示之以GaN為主之HEMT通常具有一閘極漏電流或一較低之耐受電壓。再者,電流崩塌經常發生。
相關技術係描述於WO 2007/108055,Toshihiro Ohki,"具有壓電誘發罩蓋結構之超過100W之AlGaN/GaN增強模式HEMT功率放大器",Phys. Status Solidi C 6,No. 6,1365-1368,2009,及Masahito Kanamura,"具有汲極電流之正常關閉之GaN HEMT",IEEJ Trans. Els,Vol. 130,No. 6,2010。
概要
依據本發明之一方面,一種化合物半導體裝置包括:一基材;形成於基材上之一電子傳送層;形成於電子傳送層上之一電子供應層;以及形成於電子供應層上之一罩蓋層;罩蓋層包括含有GaN之一第一化合物半導體層;形成於第一化合物半導體層上之含有AlN之一第二化合物半導體層,形成於第二化合物半導體層上之含有GaN之一第三化合物半導體層;以及一第一含AlGaN之層及一第二含AlGaN之層之至少一者,且第一含AlGaN之層係形成於第一化合物半導體層與第二化合物半導體層之間,且其中,Al含量係往第二化合物半導體層增加,以及第二含AlGaN之層係形成於第二化合物半導體層與第三化合物半導體層之間,且其中,Al含量係往第二化合物半導體層增加。
依據本發明之另一方面,一種製造化合物半導體裝置之方法,包括:於一基材上形成一電子傳送層;於電子傳送層上形成一電子供應層;及於電子供應層上形成一罩蓋層;其中,罩蓋層之形成包括:形成含有GaN之一第一化合物半導體層;於第一化合物半導體層上形成含有AlN之一第二化合物半導體層;於第二化合物半導體層上形成含有GaN之一第三化合物半導體層;以及形成至少一第一含AlGaN之層於第一化合物半導體層與第二化合物半導體層之間,第一含AlGaN之層具有往第二化合物半導體層增加之一Al含量,第二含AlGaN之層係於第二化合物半導體層與第三化合物半導體層之間,第二含AlGaN之層具有往第二化合物半導體層增加之一Al含量。
本發明之目的及優點將藉由於申請專利範圍中特別指出之至少該等元件、特徵,及組合而實現及達成。
需瞭解先前之一般說明及下列詳細說明係例示及解釋,且非如申請專利範圍般限制本發明。
圖式簡單說明
第1A及1B圖係關於一以GaN為主之HEMT之圖。
第2A及2B圖係例示依據一實施例之一以GaN為主之HEMT之一結構。
第3A至3G圖係例示製造依據一實施例之一以GaN為主之HEMT之一方法之截面圖。
第4A及4B圖係例示改變實施例之截面圖。
第5圖係例示一高輸出放大器之外觀。
第6A及6B圖係例示一電力裝置之圖。
實施例之說明
如較早所示且於第1A圖所例示之以GaN為主之HEMT通常具有一閘極漏電流或一較低耐受電壓。再者,電流崩塌經常發生。本案發明人研究第1A圖例示之以GaN為主之HEMT之閘極漏電流或較低耐受電壓之原因,且發現下述。於以GaN為主之HEMT,第1B圖例示之導電帶於接近i-AlN層206與n-GaN層205間之界面係極接近費米(Fermi)能階。當施加正閘極電壓且導電帶向下位移時,二維電子氣體於界面附近形成。因此,如第1A圖所例示,一介電崩潰210發生於Al2 O3 層208,造成閘極漏電流或較低耐受電壓。
本案發明人進一步研究第1A圖例示之以GaN為主之HEMT之電流崩塌原因,且發現下述。錯位及點缺陷係藉由應變鬆弛以使i-AlN層206及n-GaN層207之晶格相配合而產生。特別地,當此等層之厚度係於奈米等級時,應變發揮顯著影響,且晶格缺陷於n-GaN層207之表面附近輕易發生。此等缺陷增加閘極電極209g與汲極電極209d間之界面狀態密度,因此,造成電流崩塌。
於下,實施例將參考所附圖式詳細說明。第2A及2B圖例示依據一實施例之一以GaN為主之HEMT(化合物半導體裝置)之結構。
於第2A圖例示之一實施例,諸如一SiC基材之一基材1係於其上支撐一成核層2、於成核層2上之一電子傳送層3、於電子傳送層3上之一間隔物層4,及於間隔物層4上之一電子供應層5。成核層2係,例如,一AlN層。電子傳送層3係,例如,一未經摻雜之i-GaN層,其具有約1 μm至3 μm之厚度。間隔物層4係,例如,一未經摻雜之i-AlGaN層,其具有約5 nm之厚度。電子供應層5係,例如,一n-型n-AlGaN層,其具有約30 nm之厚度。i-AlGaN層及n-AlGaN層具有以Alx1 Ga1-x1 N表示之一組成物,其中,x1係約0.1至0.5(例如,0.2)。n-AlGaN層係以,例如,約1 x 1018 cm-3 至1 x 1020 cm-3 (例如,5 x 1018 cm-3 )之Si摻雜。
一罩蓋層21係於電子供應層5上形成。罩蓋層21包括一n-型n-GaN層6,其係於電子供應層5上形成。罩蓋層21進一步包括一含AlGaN之層7,其係於n-型n-GaN層6上形成,且其中,Al含量係於厚度方向改變;一未經摻雜之i-AlN層8,其係於含AlGaN之層7上形成;一含AlGaN之層9,其係於i-AlN層8上形成,且其中,Al含量係於厚度方向改變;以及一n-GaN層10,其係形成於含AlGaN之層9。n-GaN層6以及n-GaN層10每一者具有,例如,約1 nm至5 nm(例如,2 nm)之厚度。含AlGaN之層7及含AlGaN之層9每一者具有,例如,約1 nm至5 nm(例如,1 nm)之厚度。i-AlN層8具有,例如,約1 nm至5 nm(例如,1 nm)之厚度。
罩蓋層21包括用於一閘極電極之一開口11g。開口11g係穿入電子供應層5內。即,開口11g延伸至一深度,以便穿入電子供應層5。於罩蓋層21,用於一源極電極之一開口11s及用於一汲極電極之一開口11d係係使開口11g係於其間而形成。一源極電極12s係於開口11s形成,且一汲極電極12d係於開口11d形成。於開口11g,形成一絕緣層13,其係於n-GaN層10上延伸。一閘極電極12g係於絕緣層13上形成,以便填充開口11g。閘極電極12g包括,例如,厚度約30 nm之一Ni層,及於其上形成之厚度約400 nm之一Au層。源極電極12s及汲極電極12d每一者包括,例如,厚度約20 nm之一Ta層,及於其上形成之厚度約200 nm之一Al層。源極電極12s以及汲極電極12d係與電子供應層5呈歐姆接觸。絕緣層13之厚度係,例如,約2 nm至200 nm(例如,10 nm)。絕緣層13可由,例如,Si、Al、Hf、Zr、Ti、Ta或W之氧化物、氮化物,或氧氮化物製成,且特別佳係氧化鋁。
一鈍化層14覆蓋閘極電極12g、源極電極12s,及汲極電極12d。鈍化層14係,例如,一氮化矽層。於絕緣層13及鈍化層14,形成開口以供連接外部端子等。
第2B圖例示自基材1之表面側所見之HEMT之例示配置。如所例示,閘極電極12g、源極電極12s,及汲極電極12d係組配一梳狀齒形面,且源極電極12s及汲極電極12d係交替地配置。即,複數個閘極電極12g係經由一閘極線25g相互連接,且複數個源極電極12s係經由一源極線25s相互連接。相似地,複數個汲極電極12d係經由一汲極線25d相互連接。閘極電極12g係配置於源極電極與汲極電極之間。此多指閘極結構提供一改良輸出。第2A圖之截面圖例示沿著第2B圖之線I-I之橫截面。一活性區域30包括諸如成核層2、電子傳送層3、間隔物層4,及電子供應層5之層。活性區域30之周邊係藉由,例如,離子佈植或台面蝕刻惰化。
依據此實施例,於n-GaN層6與i-AlN層8間之含AlGaN之層7降低由於n-GaN層6與i-AlN層8間之晶格失配之壓電作用。因此,n-GaN層6與i-AlN層8間之導電帶能係比第1A圖例示之以GaN為主之HEMT更離開費米能階。因此,二維電子氣體之形成被抑制,即使於施加正閘極電壓且導電帶向下位移時,因此,抑制閘極漏電流發生及降低耐受電壓。
再者,於i-AlN層8與n-GaN層10間之含AlGaN之層9降低由於i-AlN層8與n-GaN層10間之晶格失配之彈性應變。因此,諸如錯位及點缺陷之晶格缺陷較不可能發生。因此,閘極電極12g與汲極電極12d間之區域之n-GaN層10/絕緣層13之界面狀態密度係比第1A圖例示之以GaN為主之HEMT者更低,藉此,抑制電流崩塌發生。
其次,將說明製造依據前述實施例之以GaN為主之HEMT(化合物半導體裝置)之方法。第3A至3G圖係例示製造以GaN為主之HEMT(化合物半導體裝置)之方法之一實施例之截面圖。
如第3A圖所例示,一成核層2、一電子傳送層3、一間隔物層4、一電子供應層5、一n-GaN層6、一含AlGaN之層7、一i-AlN層8、一含AlGaN之層9,及一n-GaN層10係於一基材1上形成。成核層2、電子傳送層3、間隔物層4、電子供應層5、n-GaN層6、含AlGaN之層7、i-AlN層8、含AlGaN之層9,及n-GaN層10可藉由,例如,諸如金屬有機蒸氣相磊晶(MOVPE)之結晶生長方法形成。於結晶生長方法,上述層可藉由選擇材料氣體連續地形成。鋁(Al)材料及鎵(Ga)材料可個別為,例如,三甲基鋁(TMA)及三甲基鎵(TMG)。氮(N)材料可為,例如,氨(NH3 )。用於摻雜諸如n-GaN層6及n-GaN層10之層的矽(Si)材料可為,例如,矽烷(SiH4 )。
於形成含AlGaN之層7,TMA流速係逐漸增加,而TMG流速係逐漸降低,使得含AlGaN之層7內之Al含量係從含AlGaN之層7與n-GaN層6間之界面往含AlGaN之層7與i-AlN層8間之界面增加。於一實施例,含AlGaN之層7內之Al含量係從於含AlGaN之層7與n-GaN層6之界面之0至於含AlGaN之層7與i-AlN層8間之界面之1連續地改變。於形成含AlGaN之層9,TMA流速係逐漸降低,而TMG流速係逐漸增加,使得含AlGaN之層9內之Al含量會從含AlGaN之層9與i-AlN層8間之界面往含AlGaN之層9與n-GaN層10間之界面減少。於一實施例,含AlGaN之層9內之Al含量係從含AlGaN之層9與i-AlN層8之界面之1至含AlGaN之層9與n-GaN層10之界面之0連續地改變。
形成n-GaN層10後,一活性區域30之周邊被惰化。於形成非活性區域,例如,多層結構可以含氯之氣體經由一光微影術圖案化阻劑台面蝕刻以產生凹槽,或可以諸如Ar之離子佈植。
其次,形成一阻劑圖案,其具有開口曝露區域,其間會形成一源極電極12s及一汲極電極12d。其後,n-GaN層10、含AlGaN之層9、i-AlN層8、含AlGaN之層7,及n-GaN層6係使用阻劑圖案作為遮罩而蝕刻。因此,如第3B圖所例示,用於一源極電極之開口11s及用於一汲極電極之一開口11d係於n-GaN層10、含AlGaN之層9、i-AlN層8、含AlGaN之層7,及n-GaN層6形成。例如,此蝕刻可藉由乾式蝕刻使用含氯之氣體實施。開口11s及11d之深度可為使得n-GaN層6係部份維持或電子供應層5被部份移除。即,開口11s及11d之深度無需與n-GaN層10、含AlGaN之層9、i-AlN層8、含AlGaN之層7,及n-GaN層6之總厚度相同。
其次,如第3C圖所例示,一源極電極12s及一汲極電極12d係個別於開口11s及開口11d藉由剝離方法形成。於形成源極電極12s及汲極電極12d,用於產生開口11s及11d之阻劑圖案被移除,且提供一新的阻劑圖案,其具有曝露此等區域之開口,其間會形成源極電極12s及汲極電極12d。其後,沉積Ta及Al,且阻劑圖案與附接於其上之Ta及Al一起被移除。Ta層及Al層之厚度個別係,例如,約20 nm及約200 nm。然後,此結構接受於400℃至1000℃(例如,550℃)於氮氛圍內之熱處理而建立歐姆接觸。
於形成源極電極12s及汲極電極12d後,形成一阻劑圖案,其具有曝露一區域之開口,其間會形成用於一閘極電極之一開口11g。然後,蝕刻係使用阻劑圖案作為一遮罩而實施,如第3D圖所例示,於n-GaN層10、含AlGaN之層9、i-AlN層8、含AlGaN之層7,及n-GaN層6產生一開口11g。於蝕刻方法,部份之電子供應層5被蝕刻,使得開口11g穿入電子供應層5內。
其後,如第3E圖所例示,形成一絕緣層13,以便覆蓋整個表面。絕緣層13較佳地可藉由原子層沉積(ALD)方法、化學蒸氣沉積(CVD)方法、噴濺方法等形成。
如第3F圖所例示,一閘極電極12g係藉由剝離方法於絕緣層13上形成,以便填充開口11g。於形成閘極電極12g,形成一阻劑圖案,其具有曝露一區域之一開口,其中,會形成閘極電極12g。其後,沉積Ni及Au,且阻劑圖案與附接於其上之Ni及Au一起被移除。Ni層及Au層之厚度個別係,例如,約30 nm及約400 nm。
如第3G圖所例示,一鈍化層14於整個表面上形成,以便覆蓋閘極電極12g、源極電極12s,及汲極電極12d。鈍化層14可為,例如,藉由電漿CVD方法形成之一氮化矽層。
其後,形成一閘極線25g、一源極線25s,及一汲極線25d,其個別相互連接複數個閘極電極12g、複數個源極電極12s,及複數個汲極電極12d(見第2B圖)。因此,獲得具有第2A圖例示之一結構之一以GaN為主之HEMT。
諸如電阻及電容器之組件可安置於基材1上,因而製造一單塊微波積體電路(MMIC)。
無需使罩蓋層21包括含AlGaN之層7及含AlGaN之層9二者。即使如第4A圖所例示般未包括含AlGaN之層9,只要含AlGaN之層7存在,至少可能抑制閘極漏電流發生及降低耐受電壓。再者,即使如第4B圖所例示般不包括含AlGaN之層7,只要含AlGaN之層9存在,至少可能抑制電流崩塌發生。
依據前述實施例之以GaN為主之HEMT可作為,例如,一高輸出放大器。第5圖例示一高輸出放大器之例示外觀。於此範例,與源極電極連接之一源極端子81s係設於封裝物之表面上。與閘極電極連接之一閘極端子81g,及與汲極電極連接之一汲極端子81d每一者係自此封裝物之側邊延伸。
再者,依據前述實施例之以GaN為主之HEMT可作為一電力裝置。第6A圖係列示一功因修正(PFC)電路之圖,且第6B圖係例示併納第6A圖例示之PFC電路之一伺服器供電器(電力裝置)。
如第6A圖所例示,一PFC電路90包括一電容器92,其係與一個二極體橋91連接,此二極體橋91可與一交流(AC)供電器連接。一抗流線圈93之一端子係與電容器92之一端子連接,且抗流線圈93之另一端子係與一切換元件94之一端子及二極體96之一陽極連接。切換元件94係相對應於前述實施例中之HEMT,且切換元件94之上述一端子係相對應於HEMT之汲極電極。切換元件94之另一端子係相對應於HEMT之源極電極。電容器95之一端子係與二極體96之一陰極連接。電容器92之另一端子、切換元件94之上述另一端子,及電容器95之另一端子係接地。一直流電(DC)因而自電容器95之端子輸出。
如第6B圖所例示,PFC電路90係係藉由併納於,例如,一伺服器供電器100內而使用。
亦可建構相似於伺服器供電器100但能較高速度操作之一電力裝置。相似於切換元件94之切換元件可用於切換供電器或電子裝置。再者,此等半導體裝置可作為諸如伺服器電力電路之一全橋式電力電路之組件。
於任何實施例,基材可為一碳化矽(SiC)基材、一藍寶石基材、一矽基材、一GaN基材,或一GaAs基材。基材可為導電性、半絕緣性,或絕緣性。
閘極電極、源極電極,及汲極電極之結構不限於前述實施例中所述者。例如,其等每一者可由單一層所構成。再者,形成電極之方法不限於剝離方法。再者,形成源極電極及汲極電極後之熱處理可省略,只要歐姆特性於無熱處理下獲得。再者,熱處理可對閘極電極實施。
此等層之厚度、材料,及其它條件不限於上述實施例中所述者。
此處引述之所有範例及條件用語係意欲用於教育目的,以幫助讀者瞭解發明人用以促進此項技藝而促成之發明及思想,且係闡釋為不限於此等特別描述之範例及條件。雖然依據本發明各方面之實施例已被詳細說明,但需瞭解各種改變、取代,及變化可於未偏離本發明之精神及範圍下進行。
1...基材
2...成核層
3...電子傳送層
4...間隔物層
5...電子供應層
6...n-型n-GaN層
7...含AlGaN之層
8...未經摻雜之i-AlN層
9...含AlGaN之層
10...n-GaN層
11g,11s,11d...開口
12s...源極電極
12d...汲極電極
12g...閘極電極
13...絕緣層
14...鈍化層
21...罩蓋層
25g...閘極線
25s...源極線
25d...汲極線
30...活性區域
81s...源極端子
81g...閘極端子
81d...汲極端子
90...PFC電路
91...二極體橋
92...電容器
93...抗流線圈
94...切換元件
95...電容器
96...二極體
100...伺服器供電器
201...SiC基材
202...緩衝層
203...i-GaN層
204...n-AlGaN層
205...n-GaN層
206...i-AlN層
207...n-GaN層
208...Al2 O3
209s...源極電極
209d...汲極電極
209g...閘極電極
210...介電崩潰
第1A及1B圖係關於一以GaN為主之HEMT之圖。
第2A及2B圖係例示依據一實施例之一以GaN為主之HEMT之一結構。
第3A至3G圖係例示製造依據一實施例之一以GaN為主之HEMT之一方法之截面圖。
第4A及4B圖係例示改變實施例之截面圖。
第5圖係例示一高輸出放大器之外觀。
第6A及6B圖係例示一電力裝置之圖。
1...基材
2...成核層
3...電子傳送層
4...間隔物層
5...電子供應層
6...n-型n-GaN層
7...含AlGaN之層
8...未經摻雜之i-AlN層
9...含AlGaN之層
10...n-GaN層
11g,11s,11d...開口
12s...源極電極
12d...汲極電極
12g...閘極電極
13...絕緣層
14...鈍化層
21...罩蓋層
25g...閘極線
25s...源極線
25d...汲極線
30...活性區域

Claims (16)

  1. 一種以GaN為主之高電子移動性電晶體(HEMT),包含:一基材;一電子傳送層,係於該基材上形成;一電子供應層,係於該電子傳送層上形成;以及一罩蓋層,係於該電子供應層上形成;該罩蓋層包括一含有GaN之第一化合物半導體層;一含有AlN之第二化合物半導體層,其係於該第一化合物半導體層上形成;一含有GaN之第三化合物半導體層,其係於該第二化合物半導體層上形成;以及一第一含AlGaN之層以及一第二含AlGaN之層之至少一者,且該第一含AlGaN之層係於該第一化合物半導體層與該第二化合物半導體層間形成,且其中,Al含量係往該第二化合物半導體層增加,且該第二含AlGaN之層係於該第二化合物半導體層與該第三化合物半導體層間形成,且其中,該Al含量係往該第二化合物半導體層增加。
  2. 如申請專利範圍第1項之以GaN為主之高電子移動性電晶體,其中,該罩蓋層包括該第一含AlGaN之層及該第二含AlGaN之層二者。
  3. 如申請專利範圍第1項之以GaN為主之高電子移動性電 晶體,其中,該第一含AlGaN之層包括一下表面及一上表面,該第一含AlGaN之層內之該Al含量係從該下表面之0至該上表面之1而改變。
  4. 如申請專利範圍第1項之以GaN為主之高電子移動性電晶體,其中,該第二含AlGaN之層包括一下表面及一上表面,該第二含AlGaN之層內之該Al含量係從該下表面之1至該上表面之0而改變。
  5. 如申請專利範圍第1項之以GaN為主之高電子移動性電晶體,其中,該第一含AlGaN之層係與該第一化合物半導體層及該第二化合物半導體層接觸。
  6. 如申請專利範圍第1項之以GaN為主之高電子移動性電晶體,其中,該第二含AlGaN之層係與該第二化合物半導體層及該第三化合物半導體層接觸。
  7. 如申請專利範圍第1項之以GaN為主之高電子移動性電晶體,進。一步包含:一開口,係於該罩蓋層內形成至穿入該電子供應層內之一深度;一絕緣層,其係於該開口內形成;以及一閘極電極,其係於該開口內之該絕緣層上形成。
  8. 如申請專利範圍第7項之以GaN為主之高電子移動性電 晶體,其中,該絕緣層係於該罩蓋層上延伸。
  9. 一種製造以GaN為主之高電子移動性電晶體(HEMT)之方法,包含:於一基材上形成一電子傳送層;於該電子傳送層上形成一電子供應層;以及於該電子供應層上形成一罩蓋層;其中,所形成之該罩蓋層包括:形成一含有GaN之第一化合物半導體層;於該第一化合物半導體層上形成一含有AlN之第二化合物半導體層;於該第二化合物半導體層上形成一含有GaN之第三化合物半導體層;以及形成一第一含AlGaN之層及一第二含AlGaN之層之至少一者,且該第一含AlGaN之層係形成於該第一化合物半導體層與該第二化合物半導體層之間,該第一含AlGaN之層具有往該第二化合物半導體層增加之一Al含量,且該第二含AlGaN之層係形成於該第二化合物半導體層與該第三化合物半導體層之間,該第二含AlGaN之層具有往該第二化合物半導體層增加之一Al含量。
  10. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,其中,該第一含AlGaN之層以及該第二含AlGaN之層二 者皆被形成。
  11. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,其中,該第一含AlGaN之層包括一下表面以及一上表面,該第一含AlGaN之層被形成使得於該層內之該Al含量係從該下表面之0至該上表面之1而改變。
  12. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,其中,該第二含AlGaN之層包括一下表面以及一上表面,該第二含AlGaN之層被形成使得於該層內之該Al含量係從該下表面之1至該上表面之0而改變。
  13. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,其中,該第一含AlGaN之層被形成以與該第一化合物半導體層以及該第二化合物半導體層接觸。
  14. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,其中,該第二含AlGaN之層被形成以與該第二化合物半導體層以及該第三化合物半導體層接觸。
  15. 如申請專利範圍第9項之製造以GaN為主之高電子移動性電晶體之方法,進一步包含:於該罩蓋層內形成一開口至穿入該電子供應層內之一深度;於該開口內形成一絕緣層;以及 於該開口內之該絕緣層上形成一閘極電極。
  16. 如申請專利範圍第15項之製造以GaN為主之高電子移動性電晶體之方法,其中,該絕緣層被形成而於該罩蓋層上延伸。
TW100141265A 2010-12-02 2011-11-11 化合物半導體裝置及其製造方法 TWI464782B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010269673A JP5712583B2 (ja) 2010-12-02 2010-12-02 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201246286A TW201246286A (en) 2012-11-16
TWI464782B true TWI464782B (zh) 2014-12-11

Family

ID=46152552

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141265A TWI464782B (zh) 2010-12-02 2011-11-11 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8426260B2 (zh)
JP (1) JP5712583B2 (zh)
CN (1) CN102487081B (zh)
TW (1) TWI464782B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20150021772A1 (en) * 2013-07-16 2015-01-22 Intermolecular Inc. Mixed-metal barrier films optimized by high-productivity combinatorial PVD
JP6530210B2 (ja) 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
TWI679770B (zh) * 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構
CN115602715B (zh) * 2022-11-17 2023-06-30 英诺赛科(苏州)半导体有限公司 一种半导体装置及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787820B2 (en) * 2001-03-27 2004-09-07 Matsushita Electric Industrial Co., Ltd. Hetero-junction field effect transistor having an InGaAIN cap film
US20080179694A1 (en) * 2007-01-31 2008-07-31 Kazushi Nakazawa Semiconductor device and method for fabricating the same
US20090008677A1 (en) * 2006-03-16 2009-01-08 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
TWI309088B (en) * 2004-09-13 2009-04-21 Picogiga Internat Hemt piezoelectric structures with zero alloy disorder

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120871A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体装置
JPH05121451A (ja) * 1991-06-20 1993-05-18 Fujitsu Ltd E/dモード半導体装置及びその製造方法
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
FR2875337A1 (fr) * 2004-09-13 2006-03-17 Picogiga Internat Soc Par Acti Structures hemt piezoelectriques a desordre d'alliage nul
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2008198783A (ja) * 2007-02-13 2008-08-28 Sharp Corp 電界効果トランジスタ
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787820B2 (en) * 2001-03-27 2004-09-07 Matsushita Electric Industrial Co., Ltd. Hetero-junction field effect transistor having an InGaAIN cap film
TWI309088B (en) * 2004-09-13 2009-04-21 Picogiga Internat Hemt piezoelectric structures with zero alloy disorder
CN101390201A (zh) * 2005-12-28 2009-03-18 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
US20090008677A1 (en) * 2006-03-16 2009-01-08 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
US20080179694A1 (en) * 2007-01-31 2008-07-31 Kazushi Nakazawa Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20120138948A1 (en) 2012-06-07
CN102487081A (zh) 2012-06-06
CN102487081B (zh) 2014-10-08
JP5712583B2 (ja) 2015-05-07
US8426260B2 (en) 2013-04-23
TW201246286A (en) 2012-11-16
JP2012119582A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
TWI464782B (zh) 化合物半導體裝置及其製造方法
TWI470803B (zh) 化合物半導體裝置及其製造方法
US8765554B2 (en) Compound semiconductor device and method for manufacturing the same
TWI472036B (zh) 化合物半導體裝置及其製造方法
KR101309872B1 (ko) 반도체 장치 및 그 제조 방법
JP5775321B2 (ja) 半導体装置及びその製造方法、電源装置
JP4691060B2 (ja) GaN系半導体素子
TWI512972B (zh) 化合物半導體裝置及其製造方法
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
JP5890991B2 (ja) 化合物半導体装置及びその製造方法
JP6135487B2 (ja) 半導体装置及び半導体装置の製造方法
TW201413961A (zh) 化合物半導體裝置及其製造方法
WO2013161478A1 (ja) 窒化物系半導体素子
JP5707903B2 (ja) 化合物半導体装置及びその製造方法
JP5866782B2 (ja) 化合物半導体装置及びその製造方法
JP2010287594A (ja) 電界効果トランジスタ
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP2015012037A (ja) 半導体装置及びその製造方法
JP4444188B2 (ja) GaN系半導体装置
JP2022061810A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP2020167275A (ja) 半導体装置、半導体装置の製造方法及び電子装置