TWI463610B - 基板結構及具該基板結構之封裝件 - Google Patents

基板結構及具該基板結構之封裝件 Download PDF

Info

Publication number
TWI463610B
TWI463610B TW101125980A TW101125980A TWI463610B TW I463610 B TWI463610 B TW I463610B TW 101125980 A TW101125980 A TW 101125980A TW 101125980 A TW101125980 A TW 101125980A TW I463610 B TWI463610 B TW I463610B
Authority
TW
Taiwan
Prior art keywords
package
substrate body
semiconductor wafer
metal layer
opening
Prior art date
Application number
TW101125980A
Other languages
English (en)
Other versions
TW201405718A (zh
Inventor
洪良易
邱士超
蕭惟中
白裕呈
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101125980A priority Critical patent/TWI463610B/zh
Priority to CN201210275824.0A priority patent/CN103579168B/zh
Publication of TW201405718A publication Critical patent/TW201405718A/zh
Application granted granted Critical
Publication of TWI463610B publication Critical patent/TWI463610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Description

基板結構及具該基板結構之封裝件
本發明係有關於一種基板結構及封裝件，尤指一種用於覆晶封裝之基板結構及封裝件。
一般覆晶封裝件包括覆晶球柵陣列(FCBGA)封裝(如第1圖所示)及覆晶晶片尺寸封裝(flip chip chip scale package，FCCSP)兩種，其兩者差異在於：覆晶球柵陣列(FCBGA)封裝之封裝基板較大且厚度高，故剛性較強，而多使用在中央處理單元(CPU)及圖形處理單元(GPU)之承載及電性連接上，通常覆晶球柵陣列(FCBGA)封裝之製法係先將半導體晶片11接置於封裝基板10上，並於半導體晶片11與封裝基板10間以毛細底部填充(CUF)技術填充有保護膠材12，以保護銲球13並使該半導體晶片11之非主動面111裸露，俾使該非主動面111做為接置散熱件(未圖示)之用。
相對地，如第2A與2B圖所示，分別係習知覆晶晶片尺寸封裝(FCCSP)之封裝件的剖視圖與封裝基板的俯視圖，覆晶晶片尺寸封裝(FCCSP)係用於面積較小且薄的封裝基板20，一般係用於行動式電子產品中，其封裝方式係採用所謂的模塑底部填充(MUF)技術，亦即無須如前述覆晶球柵陣列(FCBGA)封裝地於半導體晶片與封裝基板間填充有保護膠材，而是直接以封裝材料(Molding compound)22直接將半導體晶片21完全包覆於封裝基板20上，並使 該封裝材料22填充於半導體晶片21與封裝基板20間。覆晶晶片尺寸封裝(FCCSP)係無需另填充底充保護膠材於半導體晶片與封裝基板間，以節省工時及成本，又能直接用封裝材料22完全包覆半導體晶片21以保護半導體晶片21不受外界環境破壞，且該封裝材料22之剛性較強，所以可使得整個覆晶封裝件不易翹曲，進而改善可靠度問題。
於某些情況下，覆晶晶片尺寸封裝(FCCSP)用之封裝基板20的中央區域的銅層201需部分顯露於絕緣保護層23外，以供散熱、電性傳導或接地等用途。
惟，覆晶晶片尺寸封裝(FCCSP)中的半導體晶片21投影至銅層201之邊緣位置A處具有較大之應力，故於溫度可靠度測試時，該邊緣位置A常會發生封裝材料22與銅層201剝離之問題，而導致整個封裝基板20無法通過可靠度測試。
因此，如何避免上述習知技術中之種種問題，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種基板結構，係包括：基板結構，係包括：基板本體；金屬層，係形成於該基板本體之一表面上；絕緣保護層，係形成於該基板本體之該表面上，且具有外露該金屬層之至少一開口；以及至少一置晶區，係定義於該基板本體之該表面，以供於該表面上接置一半導體晶片，其中，該置晶區係該半導體晶片於該基板本體之該表面的投影範圍，一該置晶區係對應一該開口，一該置晶區之範圍係涵蓋一該開口之全 部，或者，該金屬層係未超出該置晶區之範圍。
本發明復提供一種封裝件，係包括：基板本體；金屬層，係形成於該基板本體之一表面上；絕緣保護層，係形成於該基板本體之該表面上，且具有外露該金屬層之至少一開口；以及至少一半導體晶片，係接置於該金屬層上，其中，一該半導體晶片係對應一該開口，一該半導體晶片在該基板本體之該表面的投影範圍係涵蓋一該開口之全部，或者，該金屬層係未超出該半導體晶片在該基板本體之該表面的投影範圍。
由上可知，因為本發明係使半導體晶片投影至基板本體表面處未存在有外露之金屬層，並減少金屬層之整體外露面積，所以後續於該金屬層上覆蓋封裝材料後，不易發生習知之封裝材料與金屬層間的異質接面處的脫層現象(原理為金屬與封裝材料係為異質，其接著性較同質之高分子間之接著性為差，例如：封裝材料、絕緣保護層或基板本體表面之介電層(同質類)之間的接著性佳)，進而提升整體良率。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定 條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「中央」、「投影範圍」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
第3圖所示者，係本發明之基板結構及封裝件的第一實施例之剖視圖。其係先提供一種基板結構，該基板結構係包括：基板本體30，其材質可為ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龍(Aramide)、或混合環氧樹脂玻璃纖維(Glass fiber)；金屬層31，係形成於該基板本體30之一表面30a；絕緣保護層32(如防銲綠漆)，係形成於該基板本體30之該表面30a上，且具有外露該金屬層31之開口320；以及置晶區300，係定義於該基板本體30之該表面30a，以供於該表面30a上接置一半導體晶片33，其中，該置晶區300係該半導體晶片33於該基板本體30之該表面30a的投影範圍，一該置晶區300係對應一該開口320，該置晶區300之範圍係涵蓋一該開口320之全部，且該置晶區300係較佳位於該開口320中央。
本實施例之封裝件係於前述基板結構的置晶區300處接置半導體晶片33，使得該半導體晶片33係位於該開口320中央，其中，一該半導體晶片33係對應一該開口320，該半導體晶片33在該基板本體30之該表面30a的投影範圍係涵蓋一該開口320之全部，且該半導體晶片33的平面尺寸係大於該開口320之尺寸。
於前述之封裝件中，復包括封裝材料34，係形成於該基板本體30之該表面30a上，以包覆該半導體晶片33。
所述之封裝件中，該半導體晶片33係以覆晶方式接置於該金屬層31上，且該金屬層31之材質係為銅。
本實施例之封裝件中，該基板本體30之另一表面30b復具有複數銲球墊35，且復包括銲球36，係接置於各該銲球墊35上。
第二實施例
第4圖所示者，係本發明之基板結構及封裝件的第二實施例之剖視圖。其係先提供一種基板結構，該基板結構係包括：基板本體30；金屬層31，係形成於該基板本體30之一表面30a；絕緣保護層32，係形成於該基板本體30之該表面30a上，且具有外露該金屬層31之開口320；以及置晶區300，係定義於該基板本體30之該表面30a，以供於該表面30a上接置半導體晶片33，其中，該金屬層31係未超出該置晶區300之範圍，且該置晶區300係較佳位於該開口320中央。
本實施例之封裝件係於前述基板結構的置晶區300處 接置半導體晶片33，使得該半導體晶片33係位於該開口320中央，其中，該金屬層31係未超出該半導體晶片33在該基板本體30之該表面30a的投影範圍。
本實施例之其他特徵大致與前一實施例相同，故不在此加以贅述。
要注意的是，於本發明之基板結構與封裝件中，該開口320復可外露該基板本體30表面之介電層(未圖示)，且該金屬層31復可包括線路(未圖示)與散熱墊(未圖示)。
綜上所述，相較於習知技術，由於本發明係使半導體晶片投影至基板本體表面處未存在有外露之金屬層，並減少金屬層之整體外露面積，所以後續於該金屬層上覆蓋封裝材料後，不易發生習知之封裝材料與金屬層間的異質接面處的脫層現象(原理為金屬與封裝材料係為異質，其接著性較同質之高分子間之接著性為差，例如：封裝材料、絕緣保護層或基板本體表面之介電層(同質類)之間的接著性佳)，進而提升整體良率。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20‧‧‧封裝基板
11,21,33‧‧‧半導體晶片
111‧‧‧非主動面
12‧‧‧保護膠材
13,36‧‧‧銲球
22,34‧‧‧封裝材料
201‧‧‧銅層
23,32‧‧‧絕緣保護層
A‧‧‧邊緣位置
30‧‧‧基板本體
30a,30b‧‧‧表面
300‧‧‧置晶區
31‧‧‧金屬層
320‧‧‧開口
35‧‧‧銲球墊
第1圖所示者係習知覆晶球柵陣列封裝件的剖視圖； 第2A與2B圖所示者分別係習知覆晶晶片尺寸封裝之封裝件的剖視圖與封裝基板的俯視圖；第3圖所示者係本發明之基板結構及封裝件的第一實施例之剖視圖；以及第4圖所示者係本發明之基板結構及封裝件的第二實施例之剖視圖。
30‧‧‧基板本體
30a,30b‧‧‧表面
300‧‧‧置晶區
31‧‧‧金屬層
32‧‧‧絕緣保護層
320‧‧‧開口
33‧‧‧半導體晶片
34‧‧‧封裝材料
35‧‧‧銲球墊
36‧‧‧銲球

Claims (13)

  1. 一種基板結構，係包括：基板本體；金屬層，係形成於該基板本體之一表面上；絕緣保護層，係形成於該基板本體之該表面上，且具有外露該金屬層之至少一開口；以及至少一置晶區，係定義於該基板本體之該表面，以供於該表面上接置一半導體晶片，其中，該置晶區係該半導體晶片於該基板本體之該表面的投影範圍，一該置晶區係對應一該開口，一該置晶區之範圍係涵蓋一該開口之全部，或者，該金屬層係未超出該置晶區之範圍。
  2. 如申請專利範圍第1項所述之基板結構，其中，該置晶區係位於該開口中央。
  3. 如申請專利範圍第1項所述之基板結構，其中，該開口復外露該基板本體表面之介電層。
  4. 如申請專利範圍第1項所述之基板結構，其中，該金屬層復包括線路與散熱墊。
  5. 一種封裝件，係包括：基板本體；金屬層，係形成於該基板本體之一表面上；絕緣保護層，係形成於該基板本體之該表面上，且具有外露該金屬層之至少一開口；以及至少一半導體晶片，係接置於該金屬層上，其中， 一該半導體晶片係對應一該開口，一該半導體晶片在該基板本體之該表面的投影範圍係涵蓋一該開口之全部，或者，該金屬層係未超出該半導體晶片在該基板本體之該表面的投影範圍。
  6. 如申請專利範圍第5項所述之封裝件，復包括封裝材料，係形成於該基板本體之該表面上，以包覆該半導體晶片。
  7. 如申請專利範圍第5項所述之封裝件，其中，該半導體晶片係以覆晶方式接置於該金屬層上。
  8. 如申請專利範圍第5項所述之封裝件，其中，該金屬層之材質係為銅。
  9. 如申請專利範圍第5項所述之封裝件，其中，該基板本體之另一表面復具有複數銲球墊。
  10. 如申請專利範圍第9項所述之封裝件，復包括銲球，係接置於各該銲球墊上。
  11. 如申請專利範圍第5項所述之封裝件，其中，該半導體晶片係位於該開口中央。
  12. 如申請專利範圍第5項所述之封裝件，其中，該開口復外露該基板本體表面之介電層。
  13. 如申請專利範圍第5項所述之封裝件，其中，該金屬層復包括線路與散熱墊。
TW101125980A 2012-07-19 2012-07-19 基板結構及具該基板結構之封裝件 TWI463610B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101125980A TWI463610B (zh) 2012-07-19 2012-07-19 基板結構及具該基板結構之封裝件
CN201210275824.0A CN103579168B (zh) 2012-07-19 2012-08-03 基板结构及具该基板结构的封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101125980A TWI463610B (zh) 2012-07-19 2012-07-19 基板結構及具該基板結構之封裝件

Publications (2)

Publication Number Publication Date
TW201405718A TW201405718A (zh) 2014-02-01
TWI463610B true TWI463610B (zh) 2014-12-01

Family

ID=50050618

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125980A TWI463610B (zh) 2012-07-19 2012-07-19 基板結構及具該基板結構之封裝件

Country Status (2)

Country Link
CN (1) CN103579168B (zh)
TW (1) TWI463610B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569339B (zh) * 2015-01-06 2017-02-01 矽品精密工業股份有限公司 封裝結構之製法及其封裝基板
TWI629756B (zh) * 2017-08-14 2018-07-11 矽品精密工業股份有限公司 封裝結構及其封裝基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919592A (en) * 2007-10-22 2009-05-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
TW200933869A (en) * 2008-01-30 2009-08-01 Advanced Semiconductor Eng Package process for embedded semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291268B1 (en) * 2001-01-08 2001-09-18 Thin Film Module, Inc. Low cost method of testing a cavity-up BGA substrate
JP2004063770A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極間接続構造体の形成方法
JP4052237B2 (ja) * 2003-12-12 2008-02-27 ソニー株式会社 半導体装置およびその製造方法
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
CN100485894C (zh) * 2005-09-20 2009-05-06 全懋精密科技股份有限公司 倒装片封装方法和倒装片封装结构
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
CN101064259A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其芯片承载结构与制法
CN101364582A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 嵌埋有芯片的承载板结构及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919592A (en) * 2007-10-22 2009-05-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
TW200933869A (en) * 2008-01-30 2009-08-01 Advanced Semiconductor Eng Package process for embedded semiconductor device

Also Published As

Publication number Publication date
CN103579168A (zh) 2014-02-12
CN103579168B (zh) 2016-05-04
TW201405718A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
US9502323B2 (en) Method of forming encapsulated semiconductor device package
US7135769B2 (en) Semiconductor packages and methods of manufacturing thereof
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US8901732B2 (en) Semiconductor device package and method
US9287191B2 (en) Semiconductor device package and method
US7498203B2 (en) Thermally enhanced BGA package with ground ring
TW202103277A (zh) 半導體封裝
US20230420420A1 (en) Carrying substrate, electronic package having the carrying substrate, and methods for manufacturing the same
TWI488270B (zh) 半導體封裝件及其製法
TWI233194B (en) Semiconductor packaging structure
TWI652774B (zh) 電子封裝件之製法
TWI640068B (zh) 電子封裝件及其製法
TWI463610B (zh) 基板結構及具該基板結構之封裝件
TWI734401B (zh) 電子封裝件
TWI706523B (zh) 電子封裝件
TWI690039B (zh) 電子封裝件及其製法
TWI733142B (zh) 電子封裝件
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
US9418874B2 (en) Method of fabricating semiconductor package
US20140077387A1 (en) Semiconductor package and fabrication method thereof
TW201446089A (zh) 半導體封裝件及其製法
KR20130038581A (ko) 반도체 패키지
US20220013475A1 (en) Semiconductor packages
TWI634629B (zh) 電子封裝件及其製法
TWI503932B (zh) 設置於膠層上的半導體封裝件及其製法