TWI460730B - 用於控制電壓之方法與電路 - Google Patents
用於控制電壓之方法與電路 Download PDFInfo
- Publication number
- TWI460730B TWI460730B TW096151480A TW96151480A TWI460730B TW I460730 B TWI460730 B TW I460730B TW 096151480 A TW096151480 A TW 096151480A TW 96151480 A TW96151480 A TW 96151480A TW I460730 B TWI460730 B TW I460730B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- output
- voltage
- node
- stage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Description
本申請案係關於類比電壓產生,且更特定言之係關於非揮發性記憶體積體電路上之許多不同所要電壓之低功率產生。
許多攜帶型電子系統決定性地受電池組壽命限制。舉例而言,使用者不喜歡重的電話,但使用者亦不喜歡其電話電能耗盡並關閉。一種改良電池組壽命之方式為增加攜帶型系統中之電子組件之能效。
隨著低功率積體電路之約束不斷變得更嚴,電壓管理之壓力類似地變大。功率消耗問題以及電壓調整(voltage scaling)之正常進步促使設計者更嚴格地管理晶片上電壓。在多介面晶片中動態地確定之準確的有效功率臨限或電壓容限係此之實例。
電源島(power island)設計技術之可用性亦意謂著可能需要用於特定電源島之特定需求之參考電壓。
現代非揮發性記憶體之發展正變為半導體產業中進步最迅速的領域之一。甚至在一般領域中,記憶體單元技術本身亦繼續進步。然而,由於電晶體操作本質上係非數位的,因此記憶體設計可能需要多種參考位準。因此,在晶片上產生次級類比電壓之能力係重要的。
能隙電壓參考電路為類比電子器件之主流之一,且提供非常可靠的晶載參考。然而,此電路拓撲在其許多變化中
通常受限於一個特定輸出電壓且消耗電能。因此,每一晶片不使用一個以上的能隙參考電路通常係較佳的。
低功率非揮發性記憶體模組之狀況係以上要求之集中。許多不同電壓必須在晶片上可用,可是極不希望在各種電壓產生級中之靜態功率消耗。
如圖1所示,自晶片上之其他地方鏡射之電流源可與電壓降或電阻性元件結合,以產生一參考電壓輸出。然而,此方法具有經調節之電壓乘以參考電流之平方的持續功率損失。
同一發明者之申請中的美國專利申請案(美國專利申請號11/497,465,申請於2006年7月31日,「混合充電泵調節器」)提出了在電壓產生器電路之反饋迴路中之電容性分壓器之優點。在此實例中,如圖2中所說明,展示於圖之右邊的運算放大器驅動展示於左上部之電荷泵,以將輸出維持在一等於參考電壓Vref乘以電容比率之位準。
在圖2之電路中,"div"節點在初始階段期間被下拉至接地電位。在初始階段之後,運算放大器驅動電荷泵以使節點div等於Vref,因此輸出電壓被驅動為Vref乘以電容器比率(C1+C2)/C2。請注意,輸出電壓直接取決於電容器比率,因此製程變化、幾何效應及寄生電容效應皆可影響輸出電壓。
本申請案揭示對該電路之顯著改良。
本申請案揭示使用無直流電流消耗之主動控制而產生類比電壓之新方法。一習知之接腳設定一輸出端子上之初始正確電壓值,且一差動級(例如一運算放大器)在此正確電壓值下被置於一介穩態狀態。此之結果令人驚訝:該差動級在啟動期間之連接確保其將處於其最佳操作點。
在各種實施例中,所揭示之創新提供至少以下優點中之一或多者:˙減小的靜態電流耗用
˙更準確的類比電壓產生
˙減小的功率消耗
˙較簡單的系統架構
˙在一給定功率預算內提供較大量電壓位準之能力
˙較小布局。此係可能的,因為電容器本身的比率不像確定操作點時一樣重要,根據本發明,因此在需要精確比率的情況下,不再必須使用非常大的電容器。
將特定參考目前較佳實施例(舉例說明,但不限於)描述本申請案之眾多創新教示。
圖3展示一新電路之一第一樣本實施例,其中使用一習知級來設定輸出電壓,而一差動級藉由連接至正確輸出電壓而自調諧。請注意,輸出節點此時未必連接至任何外部負載。
在起動階段期間(SW驅動為高),參考電流Iref及負載R將該輸出節點驅動至大約IrefR。(若信號SW超過此值許
多,則將不會有二極體壓降。)因為運算放大器之輸出現連接回至其輸入(及節點div),所以運算放大器將會將Vdiv驅動至等於Vref。請注意,SW亦閘控一PMOS,以確保運算放大器此時不能驅動輸出節點。
在起動階段之後(SW低),IrefR級被切斷且斷開,因此其功率消耗停止。運算放大器現驅動一上拉電晶體以保持Vdiv=Vref,且因此可非常快速地回應於輸出線上之變化的負載。由於Vdiv在初始化期間等於Vref,且由於輸出節點上之變化應被運算放大器及電流源抵銷,因此輸出節點將維持在其在初始化期間所具有的同一值。因此,輸出電壓不再取決於電容器之比率。
圖3之電路展示一上拉組態,因此此電路將不能使輸出處的過電壓偏移。如圖4所示,一種將電壓限於一所要範圍之方法為將一上拉主動級與一類似下拉主動級結合。然而,為穩定起見,該兩個級較佳不具有同一設定點。
圖5展示一系列運算放大器轉移曲線。理想的運算放大器可被看作一無限增益差動放大器,因此理想的轉移曲線將展示輸出=輸入點處的階躍函數。然而,實際的運算放大器轉移曲線將具有某一曲率,如所示的三條平行曲線一般。
此等曲線係平行的,因為其說明運算放大器之固有困難,即不確定的直流偏移。如三個卵形斑點展示的,僅設定輸入電壓不會告訴吾人哪條操作曲線為正確曲線。此在圖2之電路中很重要,因為乘以電容器比率之直流偏移電
壓轉變為輸出節點上之一直流誤差分量。
圖6展示與圖3之電路相似之電路的自調諧效應如何設定一所要操作點且如何消除直流偏移及電容器比率之不良效應。虛線展示如何迫使運算放大器至其操作曲線上之一介穩態起始點;此確保運算放大器將最佳地回應於輸出節點上之瞬時負載。運算放大器之不確定直流偏移已被抵銷。
如熟習此項技術者將認識到,本申請案中所描述之創新概念可在一極大的應用範圍內予以修改及變化,且因此,專利之標的之範疇不受所給出的具體例示性教示中之任一者限制。意欲涵蓋在附加之申請專利範圍之精神及寬廣範疇內的所有該等替代、修改及變化。
舉例而言,若需要,可將額外反饋關係添加至所說明之電路拓撲,或若需要,疊加其他調節措施。
對另一實例而言,若必須避免二極體壓降,則可以使用通過閘。
對另一實例而言,其他電路拓撲可用於在預充電階段期間設定正確輸出值。
對另一實例而言,時序關係不必像上文所描述的一樣簡單。視情況,兩個預設閘與穩態驅動器操作之開始或全部被展示為由SW閘控之不同電晶體之間的時序之某一偏斜及/或間隙可彼此偏斜。
對另一實例而言,預充電階段可重複進行,以避免輸出電壓中之長期漂移。
不應將本申請案之描述當作暗示任何特定元件、步驟或功能係必須包括於申請專利範圍範疇中之必需要素:專利之標的之範疇僅由容許之申請專利範圍界定。此外,除非準確此"用於……之構件(means for)"後跟隨分詞(participle),否則此等請求項中沒有一者意欲引用美國專利法35 USC第112條第六段。
所申請之申請專利範圍意欲儘可能地詳盡,且無標的被故意出讓、公開或放棄。
1‧‧‧轉移曲線
2‧‧‧轉移曲線
3‧‧‧轉移曲線
C1‧‧‧電容器
C2‧‧‧電容器
Iref‧‧‧參考電流
R‧‧‧負載
SW‧‧‧信號
Voutput‧‧‧輸出電壓
Vref‧‧‧參考電壓
圖1示意展示一具有大靜態功率消耗之習知參考電壓產生級。
圖2展示具有與本申請案相同的發明者之電路,該電路使用一差動級將一輸出節點驅動至一所要位準,該位準係由電容器之比率及一參考電壓設定。
圖3展示一新電路之一第一實例實施例,其中使用一習知級設定輸出電壓,而一差動級藉由連接至正確輸出電壓而自調諧。請注意,輸出節點此時未必連接至任何外部負載。
圖4展示如何可使用兩個互補驅動器提供具一不感帶之電壓控制。
圖5展示一運算放大器視其直流偏移而定如何具有多個可能的操作曲線;及圖6展示與圖3之電路相似之電路之自調諧效應如何設定一所要操作點且如何消除直流偏移及電容器比率之不良效
應。
C1‧‧‧電容器
C2‧‧‧電容器
Iref‧‧‧參考電流
R‧‧‧負載
SW‧‧‧信號
Vref‧‧‧參考電壓
Claims (14)
- 一種用於控制一電壓之方法,其包含:在一第一階段中,將一電流消耗式電壓產生級操作性地連接至一差動放大器之一輸出連接,該差動放大器具有一非反相輸入及一反相輸入,且提供一參考電壓給該非反相輸入及反饋該差動放大器之一輸出給該反相輸入;在一第二階段中,關閉該電流消耗式電壓產生級且將該差動放大器之該輸出引導至一電容性分壓器;及藉由從該輸出連接饋送該電壓之一電容性分割部分至該差動放大器之該反相輸入以維持在該第二階段中該輸出連接之一電壓。
- 如請求項1之方法,其中第一階段包含一預充電步驟且該電流消耗式電壓產生級使用一電阻器。
- 如請求項2之方法,其中該預充電步驟使一已知電流通過該電阻器。
- 如請求項1至3之任一項之方法,其中該差動放大器係經由一電流鏡操作性地連接以驅動該輸出連接。
- 如請求項1至3之任一方法,其中該差動放大器經操作性地連接以控制一驅動該輸出連接之電流源。
- 一種用於控制一電壓之電路,其包含:一差動放大器,其具有一第一輸入、一第二輸入及一輸出,其中該第一輸入係配置以接收一參考電壓位準;一輸出節點,其中在該電路之一第一操作級,該輸出 節點經組態以被一預充電電路充電至一輸出電壓位準,且在該電路之一第二操作級中,該預充電電路被關閉;及一電容性分壓器,其具有一第一節點與一第二節點,該第一節點與該輸出節點共通,該第二節點與該第二輸入共通,其中在該電路之該第一操作級中,該輸出被連接於該第二輸入,藉此該差動放大器將該第二節點驅動至該參考電壓位準,且在該電路之該第二操作級中,該電路經組態以藉助從經由該電容性分壓器之該差動放大器之反饋來將在該第二節點上之一電壓位準維持在該參考電壓位準。
- 如請求項6之電路,其中該預充電電路包含一電流源與一電阻器。
- 如請求項6之電路,其中該電容性分壓器包含一第一電容器C1及一第二電容器C2,其中該第二節點上之一電壓與該輸出電壓位準的電壓比率為C1/(C1+C2)。
- 如請求項6之電路,其進一步包含一上拉級,其與一電壓源及該輸出節點通信,該上拉級經組態以被該差動放大器所驅動,來回應於在一輸出負載上之改變。
- 如請求項6之電路,其進一步包含一開關,以將該輸出連接至該第二輸入。
- 如請求項6之電路,其進一步包含一開關,以將該輸出節點連接至該預充電電路。
- 如請求項6之電路,其進一步包含一開關,以關閉該預充電電路。
- 如請求項6之電路,其進一步包含一上拉級及一下拉級,其與該輸出節點通信,其中該上拉及下拉級經組態以限定在該輸出節點上之一電壓在一所要的範圍內。
- 如請求項13之電路,其中該上拉級包含一電晶體。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/618,918 US7492214B2 (en) | 2007-01-01 | 2007-01-01 | Analog voltage generator with self-biased capacitive feedback stage |
US11/618,917 US7626447B2 (en) | 2007-01-01 | 2007-01-01 | Generation of analog voltage using self-biased capacitive feedback stage |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200842879A TW200842879A (en) | 2008-11-01 |
TWI460730B true TWI460730B (zh) | 2014-11-11 |
Family
ID=39588998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096151480A TWI460730B (zh) | 2007-01-01 | 2007-12-31 | 用於控制電壓之方法與電路 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2126924B1 (zh) |
JP (1) | JP4806724B2 (zh) |
KR (1) | KR101336849B1 (zh) |
TW (1) | TWI460730B (zh) |
WO (1) | WO2008083292A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6101118A (en) * | 1997-11-21 | 2000-08-08 | Stmicroelectronics, S.R.L. | Voltage regulator for single feed voltage memory circuits, and flash type memory in particular |
US6480436B2 (en) * | 2000-07-26 | 2002-11-12 | Stmicroelectronics S.R.L. | Non-volatile memory with a charge pump with regulated voltage |
US6653891B1 (en) * | 2002-07-09 | 2003-11-25 | Intel Corporation | Voltage regulation |
US20040178778A1 (en) * | 2002-12-10 | 2004-09-16 | Stmicroelectronics Pvt. Ltd. | Integrated low dropout linear voltage regulator with improved current limiting |
TWI234350B (en) * | 2003-12-31 | 2005-06-11 | Faraday Tech Corp | Voltage reference generator with negative feedback |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03136362A (ja) * | 1989-10-23 | 1991-06-11 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
IT1246598B (it) * | 1991-04-12 | 1994-11-24 | Sgs Thomson Microelectronics | Circuito di riferimento di tensione a band-gap campionato |
US5563504A (en) * | 1994-05-09 | 1996-10-08 | Analog Devices, Inc. | Switching bandgap voltage reference |
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3773718B2 (ja) * | 1999-09-20 | 2006-05-10 | 株式会社東芝 | 半導体集積回路 |
US6288951B1 (en) | 2000-09-29 | 2001-09-11 | Advanced Micro Devices | Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider |
US6894928B2 (en) | 2003-01-28 | 2005-05-17 | Intersil Americas Inc. | Output voltage compensating circuit and method for a floating gate reference voltage generator |
US7112948B2 (en) * | 2004-01-30 | 2006-09-26 | Analog Devices, Inc. | Voltage source circuit with selectable temperature independent and temperature dependent voltage outputs |
-
2007
- 2007-12-28 WO PCT/US2007/089072 patent/WO2008083292A1/en active Application Filing
- 2007-12-28 JP JP2009544294A patent/JP4806724B2/ja not_active Expired - Fee Related
- 2007-12-28 KR KR1020097016092A patent/KR101336849B1/ko not_active IP Right Cessation
- 2007-12-28 EP EP07870044A patent/EP2126924B1/en not_active Not-in-force
- 2007-12-31 TW TW096151480A patent/TWI460730B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6101118A (en) * | 1997-11-21 | 2000-08-08 | Stmicroelectronics, S.R.L. | Voltage regulator for single feed voltage memory circuits, and flash type memory in particular |
US6285614B1 (en) * | 1997-11-21 | 2001-09-04 | Stmicroelectronics S.R.L. | Voltage regulator for single feed voltage memory circuits, and flash type memory in particular |
US6480436B2 (en) * | 2000-07-26 | 2002-11-12 | Stmicroelectronics S.R.L. | Non-volatile memory with a charge pump with regulated voltage |
US6653891B1 (en) * | 2002-07-09 | 2003-11-25 | Intel Corporation | Voltage regulation |
US20040178778A1 (en) * | 2002-12-10 | 2004-09-16 | Stmicroelectronics Pvt. Ltd. | Integrated low dropout linear voltage regulator with improved current limiting |
TWI234350B (en) * | 2003-12-31 | 2005-06-11 | Faraday Tech Corp | Voltage reference generator with negative feedback |
Also Published As
Publication number | Publication date |
---|---|
WO2008083292A1 (en) | 2008-07-10 |
KR101336849B1 (ko) | 2013-12-04 |
TW200842879A (en) | 2008-11-01 |
JP4806724B2 (ja) | 2011-11-02 |
EP2126924A1 (en) | 2009-12-02 |
EP2126924B1 (en) | 2012-10-24 |
EP2126924A4 (en) | 2010-02-10 |
JP2010515173A (ja) | 2010-05-06 |
KR20090106586A (ko) | 2009-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7626447B2 (en) | Generation of analog voltage using self-biased capacitive feedback stage | |
JP5649857B2 (ja) | レギュレータ回路 | |
US7224156B2 (en) | Voltage regulator for use in portable applications | |
US6194887B1 (en) | Internal voltage generator | |
WO2003102708A2 (en) | Voltage regulator with dynamically boosted bias cuttent | |
JP2008197749A (ja) | シリーズレギュレータ回路 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
US8710809B2 (en) | Voltage regulator structure that is operationally stable for both low and high capacitive loads | |
US20050168273A1 (en) | Low leakage CMOS power mux | |
US20150188436A1 (en) | Semiconductor Device | |
JP2002373942A (ja) | 半導体集積回路 | |
KR20160137803A (ko) | 로우 드롭 아웃 전압 레귤레이터 | |
US20080122505A1 (en) | Charge-pump circuit capable of regulating voltage without any external voltage regulator | |
KR102317348B1 (ko) | 듀얼 푸시풀 구조를 이용한 ldo 레귤레이터 | |
US7492214B2 (en) | Analog voltage generator with self-biased capacitive feedback stage | |
KR102227203B1 (ko) | Sr 래치 스위치를 이용한 ldo 레귤레이터 | |
US7161339B2 (en) | High voltage power management unit architecture in CMOS process | |
TWI460730B (zh) | 用於控制電壓之方法與電路 | |
US20080093931A1 (en) | Power supply voltage generating circuit and semiconductor integrated circuit device | |
JP2009123172A (ja) | 定電圧回路 | |
JP2015028817A (ja) | 半導体集積回路 | |
CN114995564B (zh) | 启动电路、启动方法及电子设备 | |
JP2010515173A5 (zh) | ||
CN114995564A (zh) | 启动电路、启动方法及电子设备 | |
KR100689744B1 (ko) | 반도체 집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |