TWI459537B - 用於無窗之導線結合總成之短線最小化 - Google Patents

用於無窗之導線結合總成之短線最小化 Download PDF

Info

Publication number
TWI459537B
TWI459537B TW101136592A TW101136592A TWI459537B TW I459537 B TWI459537 B TW I459537B TW 101136592 A TW101136592 A TW 101136592A TW 101136592 A TW101136592 A TW 101136592A TW I459537 B TWI459537 B TW I459537B
Authority
TW
Taiwan
Prior art keywords
microelectronic
terminals
package
substrate
component
Prior art date
Application number
TW101136592A
Other languages
English (en)
Other versions
TW201322415A (zh
Inventor
Richard Dewitt Crisp
Wael Zohni
Belgacem Haba
Frank Lambrecht
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/440,313 external-priority patent/US8405207B1/en
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201322415A publication Critical patent/TW201322415A/zh
Application granted granted Critical
Publication of TWI459537B publication Critical patent/TWI459537B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

用於無窗之導線結合總成之短線最小化
本申請案之標的物係關於微電子封裝及併有微電子封裝的總成。
本申請案係2012年4月5日申請之美國申請案第13/440,313號之接續案，該申請案主張2012年2月17日申請之美國臨時申請案第61/600,271號、2011年10月3日申請之第61/542,488號及2011年10月3日申請之第61/542,553號之申請日的權利，所有該等申請案之揭示內容以引用的方式併入本文中。
通常將半導體晶片提供為個別已預封裝單元。標準晶片具有扁平矩形本體，其中大的正面具有連接至晶片之內部電路的接點。每一個別晶片通常含於具有連接至晶片之接點之外部端子的封裝中。該等端子(亦即，封裝之外部連接點)又經組態以電連接至電路面板(諸如，印刷電路板)。在許多習知設計中，晶片封裝佔據顯著大於晶片自身之面積的電路面板之面積。如在本發明中參考具有正面之扁平晶片所使用，「晶片之面積」應理解為指代正面之面積。
在晶片之任何實體配置中，大小為重要考慮因素。隨著攜帶型電子裝置之快速發展，對晶片之更緊密實體配置的需求變得更加強烈。僅藉由實例，通常稱為「智慧型電話」之裝置整合蜂巢式電話與功能強大的資料處理器、記憶體及輔助裝置(諸如，全球定位系統接收器、電子相機 及區域網路連接連同高解析度顯示器及相關聯之影像處理晶片)之功能。此等裝置可提供諸如完全網際網路連接性、娛樂(包括全解析度視訊)、導航、電子銀行及其他能力之能力，該等能力全部整合於口袋型裝置中。複雜的攜帶型裝置需要將眾多晶片包裝至小空間中。此外，晶片中之一些具有通常稱為「I/O」的許多輸入及輸出連接件。此等I/O必須與其他晶片之I/O互連。形成互連之組件不應極大地增加總成之大小。類似需要出現於如(例如)資料伺服器(諸如，用於需要效能增加及大小減小之網際網路搜尋引擎中的彼等資料伺服器)中之其他應用中。
含有記憶體儲存陣列之半導體晶片(特定而言，動態隨機存取記憶體晶片(DRAM)及快閃記憶體晶片)通常封裝於單晶片或多晶片封裝及總成中。每一封裝具有用於在封裝中之端子與晶片之間攜載信號、電力及接地之許多電連接件。電連接件可包括不同種類之導體，諸如水平導體(例如，跡線、粱式引線等)，其相對於晶片之接點承載表面在水平方向上延伸；諸如導通孔之垂直導體，其相對於晶片之表面在垂直方向上延伸；及導線結合件，其相對於晶片之表面在水平方向及垂直方向兩者上延伸。
習知微電子封裝可併有經組態以主要提供記憶體儲存陣列功能之電子元件，亦即，體現數個主動裝置以提供記憶體儲存陣列功能之微電子元件，該數目大於用以提供任何其他功能之主動裝置的數目。微電子元件可為或包括DRAM晶片，或此等半導體晶片之堆疊電互連總成。通 常，此封裝之所有端子置放成鄰近於封裝基板之一或多個周邊邊緣的行之集合，微電子元件安裝至該封裝基板。
舉例而言，在圖1中所見之一習知微電子封裝12中，端子之三個行14可鄰近於封裝基板20之第一周邊邊緣16而安置，且端子之其他三個行18可鄰近於封裝基板20之第二周邊邊緣22而安置。習知封裝中之封裝基板20的中心區24不具有端子之任何行。圖1進一步展示封裝內之半導體晶片11，該半導體晶片11在其面28上具有元件接點26，該等元件接點26經由延伸穿過封裝基板20之中心區24中之孔隙(例如，結合窗)的導線結合件30與封裝12之端子之行14、18電互連。在一些狀況下，黏接層32可安置於微電子元件11之面28與基板20之間，以加強微電子元件與基板之間的機械連接，其中導線結合件延伸穿過黏接層32中之開口。
依據前述內容，可對端子在微電子封裝上之定位進行某些改良以便改良電效能，尤其在包括此類封裝及此類封裝可安裝至且彼此電互連之電路面板的總成中。
根據本發明之一態樣，一種微電子封裝可包括一基板，該基板具有一第一表面、與該第一表面對置之一第二表面，及在該第二表面處曝露之複數個基板接點。該第二表面可在第一方向上且在橫向於該第一方向之一第二方向上延伸。該微電子封裝包括具有記憶體儲存陣列功能之一微電子元件，該微電子元件具有面向該第一表面之一背面、與該第一表面對置之一正面，及各自在該正面與該背面之 間延伸且平行於該正面在該第一方向上延伸的對置之第一邊緣及第二邊緣。
該微電子元件可具有在該正面處曝露之元件接點的一或多個行，每一行沿著該正面在該第一方向上延伸。垂直於該正面之一軸面沿著在該第一方向上延伸且相對於元件接點之該一或多個行而居中的一線與該正面相交。導電結構可在該正面上方延伸。該導電結構可將該等元件接點與該等基板接點電連接。
該微電子封裝可包括在該第一方向上延伸之端子之複數個行，端子之該複數個行在該基板之第二表面處曝露且與該等基板接點電連接。該等端子可包括在該基板之該第二表面之一中心區中在該第二表面處曝露的第一端子。該等第一端子可經組態以攜載可由該封裝內之電路使用以自該微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊。該中心區在該第二方向上可具有一寬度，該寬度不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距的3.5倍。該軸面可與該中心區相交。
在一實例中，該微電子元件可體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。
在一實施例中，該等第一端子可經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的所有該位址資訊。在一特定實例中，該等第 一端子可經組態以攜載控制該微電子元件之一操作模式的資訊。在一實例中，該等第一端子可經組態以攜載傳送至該微電子封裝之所有命令信號，該等命令信號為寫入啟用信號、列位址選通信號及行位址選通信號。在一例示性實施例中，該等第一端子可經組態以攜載傳送至該微電子封裝之時脈信號，該等時脈信號為用於對攜載該位址資訊之信號進行取樣的時脈。在一特定實施例中，該等第一端子可經組態以攜載傳送至該微電子封裝之所有記憶體庫位址信號。
在一特定實例中，該等端子可經組態以將該微電子封裝連接至該微電子封裝外部之至少一組件。在一實例中，該等元件接點可包括在該微電子元件之該正面處曝露的重新分佈接點。每一重新分佈接點可經由一跡線或一導通孔中之至少一者與該微電子元件之一接觸襯墊電連接。在一實施例中，該導電結構可包括自該等元件接點延伸且與該等基板接點電連接之導線結合件。在一例示性實施例中，該等第一端子可配置於端子之該等行中的不超過兩行中。在一特定實施例中，該等第一端子可配置於端子之該等行中的一單一行中。在一實例中，該等第一端子可配置於端子之該等行中的不超過四行中。
在一例示性實施例中，該基板可具有在對置之該第一表面與該第二表面之間的對置之第一邊緣及第二邊緣。該第一邊緣及該第二邊緣可在該第一方向上延伸。該第二表面可具有分別鄰近於該第一邊緣及該第二邊緣的第一周邊區 及第二周邊區。該中心區可使該第一周邊區與該第二周邊區分離。該等端子可包括在該等周邊區中之至少一者中在該第二表面處曝露的複數個第二端子。該等第二端子中之至少一些可經組態以攜載不同於該位址資訊之資訊。在一實施例中，該等第二端子中之至少一些可經組態以攜載資料信號。在一特定實例中，該基板可包括一介電元件，該介電元件在該介電元件之平面中具有小於每攝氏度百萬分之(「ppm/℃」)30之一熱膨脹係數(「CTE」)。在一例示性實施例中，該基板可包括具有小於12 ppm/℃之一CTE的一元件。
根據本發明之另一態樣，一種微電子封裝可包括：一基板，其具有一第一表面、與該第一表面對置之一第二表面，在該第一表面處曝露之複數個基板接點；及一微電子元件，其具有面向該基板之該第一表面的一背面，該微電子元件具有記憶體儲存陣列功能。在一實例中，該微電子元件可具有經組態以用於提供記憶體儲存陣列功能之數個主動裝置，該數目大於用以提供任何其他功能之主動裝置的數目。可在正面上方延伸之導電結構將接點與該等基板接點電連接。端子之複數個平行的行可在該基板之該第二保面處曝露且沿著該第二表面在一第一方向上延伸，該等端子與該等基板接點電連接。該微電子元件可具有與該正面對置且背對該第一表面之一正面，及各自在該正面與該背面之間延伸且平行於該正面在一第一方向上延伸的對置之第一邊緣及第二邊緣。該微電子元件可具有沿著該正面 在該第一方向上延伸的元件接點之至少一行。該第一邊緣及該第二邊緣可界定一軸面，該軸面在該第一方向上以及在垂直於該微電子元件之該背面的一第三方向上延伸。該軸面可相對於該第一邊緣及該第二邊緣而居中。
該等端子可包括在該第二表面之一中心區中在該基板之該第二表面處曝露的第一端子。該等第一端子可經組態以攜載可由該封裝內之電路使用以自該微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊之大部分。該中心區在第二方向上可具有一寬度。該中心區之該寬度可不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距的3.5倍。該軸面可與該中心區相交。在一實施例中，該等第一端子可經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的該位址資訊之至少四分之三。
根據本發明之又一態樣，一種微電子封裝可包括一基板，該基板具有一第一表面、與該第一表面對置之一第二表面、在該第一表面處曝露之複數個第一基板接點，及在該第一表面處曝露之複數個第二基板接點。該微電子封裝可包括各自具有記憶體儲存陣列功能之第一微電子元件及第二微電子元件。在一實例中，該微電子封裝可體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。
該第一微電子元件及該第二微電子元件可在該第一表面 上彼此隔開，且可具有各自在第一方向上延伸之平行的第一邊緣。垂直於該基板之該第一表面的一軸面可在該第一方向上延伸，且可在該等第一邊緣間居中。該第一微電子元件及該第二微電子元件可具有面向該第一表面之背面、與該等背面對置之正面，及在該等正面處曝露之複數個接點。可在該等正面上方延伸之導電結構可將該第一微電子元件及該第二微電子元件之該等接點與該等第一基板接點及該等第二基板接點分別電連接。
端子之複數個平行的行可在該基板之該第二表面處曝露且與該等第一基板接點及該等第二基板接點電連接。該等端子可包括在該基板之該第二表面之一中心區中曝露的第一端子。端子之該等行可在該第一方向上延伸。該等第一端子可經組態以攜載可由該封裝內之電路使用以自該第一微電子元件及該第二微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊。該中心區在第二方向上可具有一寬度。該中心區之該寬度可不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距的3.5倍。該軸面可與該中心區相交。
在一實施例中，該等第一端子可經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的所有該位址資訊。在一特定實例中，該等第一端子可經組態以攜載控制該第一微電子元件及該第二微電子元件中之一微電子元件之一操作模式的資訊。在一實 例中，該等第一端子可經組態以攜載傳送至該微電子封裝之時脈信號以及所有命令信號、位址信號及記憶體庫信號，該等命令信號為寫入啟用信號、列位址選通信號及行位址選通信號，且該等時脈信號為用於對攜載該位址資訊之信號進行取樣的時脈。
在一例示性實施例中，該第一微電子元件及該第二微電子元件之該等正面可在平行於該基板之該第一表面的一單一平面中延伸。在一特定實例中，該導電結構可包括自該第一微電子元件及該第二微電子元件之該等接點延伸且與各別之該等第一基板接點及該等第二基板接點電連接的導線結合件。在一實例中，該等第一端子可配置於端子之該等行中的不超過四行中。在一實例中，該等微電子元件中之每一者的該等接點可包括在該各別微電子元件之該正面處曝露的重新分佈接點。每一重新分佈接點可經由一跡線或一導通孔中之至少一者與該各別微電子元件之一接觸襯墊電連接。該等重新分佈接點中之至少一些可沿著該微電子元件之該正面在至少一方向上自該各別微電子元件之該等接點移位。
在一特定實例中，該基板可具有在對置之該第一表面與該第二表面之間的對置之第一邊緣及第二邊緣。該第一邊緣及該第二邊緣可在該第一方向上延伸。該第二表面可具有分別鄰近於該第一邊緣及該第二邊緣之第一周邊區及第二周邊區。該中心區可使該第一周邊區與該第二周邊區分離。該等端子可包括在該等周邊區中之至少一者中在該第 二表面處曝露的複數個第二端子。該等第二端子中之至少一些可經組態以攜載不同於該位址資訊之資訊。在一實施例中，該等第二端子中之至少一些可經組態以攜載資料信號。
根據本發明之再一態樣，一種微電子封裝可包括一基板，該基板具有一第一表面、在該第一表面處曝露之複數個第一基板接點及在該第一表面處曝露之複數個第二基板接點，該封裝包括具有記憶體儲存陣列功能之第一微電子元件及第二微電子元件。在一實例中，每一微電子元件可體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。該微電子封裝包括將該等微電子元件之接點與該等基板接點電連接的導電結構。在一些狀況下，該導電結構可在每一微電子元件之正面上方延伸，且端子之複數個平行的行可在該基板之一第二表面處曝露且與該等第一基板接點及該等第二基板接點電連接。該基板之該第二表面可與該第一表面對置。該第二表面可在一第一方向上且在橫向於該第一方向之一第二方向上延伸。
該第一微電子元件及該第二微電子元件可在該第一表面上彼此隔開，且可具有各自在該第一方向上延伸之第一平行邊緣。垂直於該基板之該第一表面的一軸面可在該第一方向上延伸，且可在該等第一邊緣間居中。該第一微電子元件及該第二微電子元件可具有面向該第一表面之背面、與該等背面對置之正面，及在該等正面處曝露之複數個接 點。該導電結構可將該第一微電子元件及該第二微電子元件之該等接點與該等第一基板接點及該等第二基板接點分別電連接。
該等端子可包括在該基板之該第二表面之一中心區中在該第二表面處曝露的第一端子。該等第一端子可經組態以攜載可由該封裝內之電路使用以自該第一微電子元件及該第二微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊之大部分。該中心區在該第二方向上可具有一寬度。該中心區之該寬度可不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距的3.5倍。該軸面可與該中心區相交。在一特定實例中，該等端子可經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的該位址資訊之至少四分之三。
鑒於相對於圖1描述之說明性習知微電子封裝12，發明者已認識到可進行可幫助改良併有記憶體儲存陣列晶片之微電子封裝及併有此微電子封裝之微電子總成的電效能之改良。
可進行特別用於微電子封裝(在提供於諸如圖2至圖4中所展示之總成中時)之改良，其中將封裝12A安裝至電路面板之一表面且將另一類似封裝12B與封裝12A對置地安裝至電路面板之對置表面上。封裝12A、12B通常在功能上及機械上彼此等效。在功能上及機械上等效之封裝的其他 對12C與12D及12E與12F通常亦安裝至同一電路面板34。電路面板及組裝至電路面板之封裝可形成通常稱為雙列記憶體模組(「DIMM」)之總成的一部分。封裝之每一對置安裝對中的封裝(例如，封裝12A、12B)連接至電路面板之對置表面上的接點，使得每一對中之封裝通常彼此覆疊大於其各別面積之90%。電路面板34內之局域佈線將每一封裝上之端子(例如，標示為「1」及「5」之端子)連接至電路面板上之全域佈線。全域佈線包括用以將一些信號傳導至電路面板34上之連接位點(諸如，位點I、II及III)的匯流排36之信號導體。舉例而言，封裝12A、12B藉由耦接至連接位點I之局域佈線電連接至匯流排36，封裝12C、12D藉由耦接至連接位點II之局域佈線電連接至匯流排，且封裝12E、12F藉由耦接至連接位點III之局域佈線電連接至匯流排。
電路面板34使用看似十字交叉或「鞋帶」型樣之局域互連佈線來電互連各別封裝12A、12B之端子，在該型樣中，靠近封裝12A之一邊緣16的標示為「1」之端子經由電路面板34連接至封裝12B之靠近封裝12B之同一邊緣16的標示為「1」之端子。然而，如組裝至電路面板34之封裝12B的邊緣16遠離封裝12A之邊緣16。圖2至圖4進一步展示，靠近封裝12A之邊緣22的標示為「5」之端子經由電路面板34連接至封裝12B之靠近封裝12B之同一邊緣22的標示為「5」之端子。在總成38中，封裝12A之邊緣22遠離封裝12B之邊緣22。
每一封裝(例如，封裝12A)上之端子至與該封裝對置安裝之封裝(亦即，封裝12B)上之對應端子之間的穿過電路面板之連接件為相當長的。如在圖3中進一步所見，在類似微電子封裝12A、12B之此總成中，當來自匯流排之同一信號待傳輸至每一封裝時，電路面板34可將匯流排36之信號導體與封裝12A之標記為「1」的端子及封裝12B之標記為「1」的對應端子電互連。類似地，電路面板34可將匯流排36之另一信號導體與封裝12A之標記為「2」的端子及封裝12B之標記為「2」的對應端子電互連。相同連接配置亦可應用於匯流排之其他信號導體及每一封裝之對應端子。
電路面板34上之匯流排36與封裝之各別對中的每一封裝(例如，封裝12A、12B(圖2))之間的在板之連接位點I處的局域佈線可呈無端短線之形式。如下文所論述，在一些狀況下，此局域佈線在相對長時可影響總成38之效能。此外，電路面板34亦需要局域佈線來將其他封裝(該對封裝12C與12D及該對封裝12E與12F)之某些端子電互連至匯流排36之全域佈線，且此佈線亦可以相同方式影響總成之效能。
圖4進一步說明具有經指派以攜載信號之端子「1」、「2」、「3」、「4」、「5」、「6」、「7」及「8」之各別對的微電子封裝12A、12B之間的互連。如圖4中所見，因為端子之行14、18分別靠近每一封裝12A、12B之邊緣16、22，所以在方向40上橫越電路面板34所需之佈線可為相當長 的，該方向40橫向於端子之行14、18延伸的方向42。認識到，DRAM晶片之長度在每一側上可在10毫米之範圍內，在圖2至圖4中所見之總成38中之電路面板34中的將同一信號投送至兩個對置安裝之封裝12A、12B之對應端子所需的局域佈線之長度之範圍可在5毫米與10毫米之間，且通常可為約7毫米。
在一些狀況下，電路面板上之連接封裝之端子的相對長之無端佈線可能不會嚴重地影響總成38之電效能。然而，當將信號自電路面板之匯流排36傳送至如圖2中所展示連接至電路面板之封裝之多個對中的每一者時，發明者認識到，自匯流排36延伸至每一封裝上之匯流排36連接至之端子的短線(亦即，局域佈線)之電長度潛在地影響總成38之效能。無端短線上之信號反射可自每一封裝之所連接端子在反向方向上傳播回至匯流排36上，且因此使正自匯流排36傳送至封裝之信號降級。該等影響對於含有當前製造之微電子元件的一些封裝可為可容許的。然而，在以增加之信號切換頻率、低電壓擺動信號或其兩者操作的當前或將來總成中，發明者認識到該等影響可變為嚴重的。對於此等總成，所傳輸信號之穩定時間、振鈴效應、抖動或符號間干擾可增加至不可接受之程度。
發明者進一步認識到，無端短線之電長度通常長於將電路面板上之匯流排36與安裝至電路面板之封裝之端子連接的局域佈線。每一封裝內之自封裝端子至封裝中之半導體晶片的無端佈線增加短線之長度。
在一特定實例中，匯流排36為具有卓越記憶體儲存陣列功能之總成(諸如，DIMM)的命令-位址匯流排。命令-位址匯流排36可經組態以攜載傳送至微電子封裝之位址資訊，該位址資訊可由封裝內之電路(例如，列位址及行位址解碼器及記憶體庫選擇電路(若存在))使用以自封裝中之微電子元件內的記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置。命令-位址匯流排36可經組態以將上文所提到之位址資訊攜載至連接位點(例如，展示於圖2中之位點I、II及III)。此等上文所提到之位址資訊可接著藉由局域佈線散佈至電路面板之對置表面上的面板接點之各別集合，封裝12A、12B、12C、12D、12E及12F連接至該電路面板。
在一特定實例中，當微電子元件為或包括DRAM晶片時，命令-位址匯流排36可經組態以攜載微電子元件之命令-位址匯流排之信號的群組中之全部，亦即，傳送至微電子封裝之命令信號、位址信號、記憶體庫位址信號及時脈信號，其中命令信號包括寫入啟用信號、列位址選通信號及行位址選通信號，且時脈信號為用於對位址信號進行取樣的時脈。雖然時脈信號可具有各種類型，但在一實施例中，由此等端子攜載之時脈信號可係作為差分或真及互補時脈信號接收之一或多對差分時脈信號。
因此，本文中所描述之本發明之某些實施例提供一種微電子封裝，該微電子封裝經組態以便准許在第一及第二此等封裝彼此對置地安裝於電路面板(例如，電路板、模組 板或卡，或可撓性電路面板)之對置表面上時減小短線之長度。併有彼此對置地安裝於電路面板上之第一微電子封裝及第二微電子封裝的總成可具有各別封裝之間的顯著減小之短線長度。減小此等總成內之短線長度可(諸如)藉由減小穩定時間、振鈴效應、抖動或符號間干擾連同其他者中之一或多者而改良電效能。此外，亦有可能獲得其他益處，諸如簡化電路面板之結構或降低設計或製造電路面板(或設計電路面板及製造電路面板兩者)之複雜性及成本。
因此，在圖5至圖6B中說明根據本發明之一實施例的微電子封裝100。如圖5至圖6B中所見，封裝可包括基板102，複數個行104A、104B安置於該基板102上，每一行104A及104B具有安置於該行內之至少一些第一端子105。視需要，複數個行106A、106B亦安置於基板102上，每一行106A及106B具有安置於該行內之第二端子107。
如本文中所使用，諸如端子或接點之導電元件係「在」諸如封裝之基板或電路面板之支撐元件「上」或「安置於」諸如封裝之基板或電路面板之支撐元件「上」的陳述並不需要導電元件覆疊支撐元件之表面，只要導電元件在支撐元件之表面處可用於與在垂直於支撐元件之表面的方向上移動之理論點接觸即可。因此，端子或接點可突出以高出表面，相對於表面凹進，或與表面齊平。
基板可包括介電元件，該介電元件在一些狀況下可本質上由聚合材料(例如，樹脂或聚醯亞胺連同其他者)組成且可為薄片狀。或者，基板102可包括具有複合構造之介電 元件，諸如，(例如)具有BT樹脂或FR-4構造之玻璃強化環氧樹脂。在另一實例中，基板可包括支撐元件，該支撐元件由具有小於每攝氏度百萬分之(「ppm/℃」)12之熱膨脹係數(「CTE」)的材料形成，端子及其他導電結構安置於該支撐元件上。舉例而言，此低CTE元件可本質上由以下各者組成：玻璃、陶瓷或半導體材料或液晶聚合物材料，或此等材料之組合。
端子105及107可安置於在基板之表面110處曝露的複數個行104A、104B、106A及106B內之位置處。如本文中所使用，導電元件「在」結構之表面「處曝露」的陳述指示，導電元件可用於與自結構外部朝向表面在垂直於表面之方向上移動之理論點接觸。因此，在結構之表面處曝露之端子或其他導電元件可自此表面突出；可與此表面齊平；或可相對於此表面凹進，且經由結構中之孔或凹入部曝露。在展示於圖5中之實例中，行104A及104B各自沿著表面110在第一方向上延伸，且包括複數個第一端子105。行106A、106B可各自包括複數個第二端子107，且在一些狀況下可與行104A、104B平行且亦在第一方向上延伸。在一特定實例中，一些第二端子亦可安置於行104A、104B內。如相對於以下圖7A所見且進一步描述，中心區112不寬於端子之平行的行之鄰近者之間的最小間距之3.5倍。
在一實例中，第一端子可經組態以攜載位址資訊，該位址資訊可由封裝內之電路使用以自微電子元件內之記憶體 儲存陣列的所有可用可定址記憶體位置當中判定一可定址記憶體位置。因此，在一實施例中，第一端子經組態以攜載傳送至微電子封裝之位址資訊，該位址資訊可由封裝內之電路(例如，列位址及行位址解碼器及記憶體庫選擇電路(若存在))使用以自封裝中之微電子元件內的記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置。通常，藉由第一端子攜載之位址資訊足以判定該可定址記憶體位置。在一特定實施例中，第一端子可經組態以攜載由封裝內之此電路使用以判定此記憶體儲存陣列內之可定址記憶體位置的所有位址資訊。
在此實施例之一變化中，第一端子可經組態以攜載由封裝內之此電路使用以判定此記憶體儲存陣列內之可定址記憶體位置的位址資訊之大部分，且接著封裝上之其他端子(諸如，上文提及之第二端子)將接著經組態以攜載位址資訊之剩餘部分。在此變化中，在一特定實施例中，第一端子經組態以攜載由封裝內之此電路使用以判定此記憶體儲存陣列內之可定址記憶體位置的位址資訊之四分之三或四分之三以上。
在一特定實施例中，第一端子可能並不經組態以攜載晶片選擇資訊，例如，可用於選擇封裝內之特定晶片以供存取該晶片內之記憶體儲存位置的資訊。在另一實施例中，第一端子可實際上攜載晶片選擇資訊。
多種微電子元件(例如，半導體晶片)經組態以提供記憶體儲存陣列功能。在一實例中，微電子元件可含有數個主 動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。在一種類型之此微電子元件中，在微電子元件之外部的複數個外部接點中之一些接點中的每一者專用於接收供應至微電子元件之複數個位址信號中的各別位址信號。在此狀況下，此等接點中之每一者能夠經由穿過併有微電子元件之微電子封裝之連接件自外部組件(例如，自電路面板)接收供應至微電子元件之複數個位址信號中的一位址信號。
在此類型之微電子元件的一特定實例中，存在於外部接點處之複數個位址信號中的每一者可相對於藉由微電子元件使用之時脈的邊緣(亦即，在不同之第一電壓狀態與第二電壓狀態之間的時脈轉變後即)進行取樣。亦即，每一位址信號可在時脈之較低電壓狀態與較高電壓狀態之間的上升轉變後或在時脈之較高電壓狀態與較低電壓狀態之間的下降轉變後即進行取樣。因此，複數個位址信號可皆在時脈之上升轉變後即進行取樣，或可皆在時脈之下降轉變後即進行取樣，或在另一實例中，外部接點中之一者處的位址信號可在時脈之上升轉變後即進行取樣，且另一外部接點處之位址信號可在時脈之下降轉變後即進行取樣。
在經組態以主要提供記憶體儲存陣列功能之另一類型之微電子元件中，可以多工方式使用微電子元件上之位址接點中的一或多者。在此實例中，微電子元件之特定外部接點可經組態以接收自外部供應至微電子元件之兩個或兩個以上不同信號。因此，第一位址信號可在不同之第一電壓 狀態與第二電壓狀態之間的第一時脈轉變(例如，上升轉變)後即在特定接點處進行取樣，且不同於第一位址信號之信號可在第一電壓狀態與第二電壓狀態之間的第二時脈轉變(例如，下降轉變)後即在特定接點處進行取樣，該第二轉變與該第一轉變相反。
以此多工方式，兩個不同信號可在微電子元件之同一外部接點上在時脈之同一循環內接收。在一特定狀況下，以此方式多工可允許在微電子元件之同一外部接點上在同一時脈循環中接收第一位址信號及不同信號。在又一實例中，以此方式多工可允許在微電子元件之同一外部接點上在同一時脈循環中接收第一位址信號及第二不同位址信號。
在一特定實例中，第一端子可經組態以攜載傳送至微電子封裝之命令信號、位址信號、記憶體庫位址信號及時脈信號之群組中的全部。如上文所提及，當微電子封裝內之微電子元件為動態隨機存取記憶體儲存裝置時，「命令信號」為藉由此微電子元件利用之寫入啟用信號、列位址選通信號及行位址選通信號。「時脈信號」為用作用於對位址信號進行取樣之時脈的信號。舉例而言，如圖5中所見，第一端子可包括時脈信號CK及CKB、列位址選通RAS、行位址選通CAS及寫入啟用信號WE，以及位址信號A0至A15(包括位址信號A0及A15)及記憶體庫位址信號BA0、BA1及BA2。
儘管圖5中未特定展示，但其他端子(例如，第二端子) 亦可安置於中心區中，且經組態以攜載其他信號(例如，至及或自封裝之微電子元件的資料信號)。儘管圖5中之一些第一端子經指派以用於攜載電源供應電壓(VDD)，但電源供應連接以及至接地之連接可在第一端子及第二端子中之任一者當中。為了描述之容易及清楚起見，自圖式省略用於連接至電源供應器或接地之端子，且在以下描述中無需進一步提及該等端子。
通常，當微電子封裝具有第二端子時，第二端子配置成各自具有複數個第二端子之一或多個行。第二端子106A、106B可配置於基板表面110之第一周邊區114A及第二周邊區114B中的一或多者中，周邊區114A、114B鄰近於表面110之對置之第一邊緣116及第二邊緣118。中心區112可安置於第一周邊區114A與第二周邊區114B之間。
如在圖6A之截面圖中所見，微電子封裝100內之微電子元件130具有面向基板102之第一表面110的背面131，及與背面131對置之正面134，且對置之第一邊緣170及第二邊緣172在正面與背面之間延伸。微電子元件(例如，半導體晶片或半導體晶片之堆疊配置)可經組態以提供記憶體儲存陣列功能，且在一實例中可經組態以主要提供記憶體儲存陣列功能。在此微電子元件中，微電子元件中之經組態(亦即，經建構且與其他裝置互連)以提供記憶體儲存陣列功能的主動裝置(例如，電晶體)之數目可大於經組態以提供任何其他功能之主動裝置的數目。
因此，在一實例中，諸如DRAM晶片之微電子元件可具 有作為其主要或僅有功能之記憶體儲存陣列功能。或者，在另一實例中，此微電子元件可具有混合用途，且可併有經組態以提供記憶體儲存陣列功能之主動裝置，且亦併有經組態以提供另一功能(諸如，處理器功能或信號處理器或圖形處理器功能連同其他者)之其他主動裝置。在此狀況下，微電子元件在一些狀況下仍具有經組態以提供記憶體儲存陣列功能之數個主動裝置，該數目大於經組態以提供微電子元件之任何其他功能之主動裝置的數目。
垂直於微電子元件130之面134的軸面174沿著在第一方向上延伸且平行於微電子元件130之第一邊緣170及第二邊緣172並相對於第一邊緣170及第二邊緣172居中的線而與基板102之第二表面110相交。如在圖6A中且在圖6B之對應平面圖中進一步所見，微電子元件130之邊緣170在第一方向142上延伸，且在微電子元件之正面134處曝露且鄰近於邊緣170的接點132之行138可沿著正面134在相同的第一方向142上延伸。微電子元件130之平行於邊緣170的另一邊緣172在第一方向142上延伸，且在微電子元件之正面134處曝露的接點132之第二行139可鄰近於邊緣172沿著正面134在相同的第一方向142上延伸。如圖6B中進一步展示，微電子元件上之接點之行可如在行138之狀況下經完全填入，或接點之行可如在行139之狀況下僅在行內之一些位置處具有接點。諸如導線結合件173(圖6A)之導電結構可使接點132與基板之第一表面108上的對應接點136電連接。
參看圖6A，微電子元件130之平行於邊緣170、172而在第一方向上延伸的軸面174與基板之第二表面110的中心區112相交，基板表面之中心區112為端子之至少第一行104A及第二行104B(各自具有至少一些第一端子105)在微電子封裝之行內所安置之處。第二端子(若存在)可安置於基板表面110之周邊區114A、114B中的一或多者中。或者或此外，一或多個第二端子可安置於中心區中，諸如可安置於行104A、104B內。如在圖6A中進一步所見，附接至端子之接合元件154可包括結合金屬(例如，焊料、錫、銦或共晶體)或附接至端子之其他導電結合材料，其可用以將封裝100之端子接合至封裝外部之組件(諸如，接合至電路面板之對應接點)。
圖6C說明展示於圖6B中之實施例的變化，其中微電子元件180之在其正面處曝露的接點132安置成鄰近於微電子元件180之各別周邊邊緣170、172、176、178且與該等周邊邊緣對準的行或列。邊緣170、172為平行的且在第一方向142上延伸。圖6C說明微電子元件180之軸面174的位置。在此變化中，軸面174展示為在第一方向上延伸，且在平行邊緣170、172間居中。
圖6D說明展示於圖6B中之實施例的另一變化，其中微電子元件190之接點安置成鄰近於微電子元件之邊緣170、172的行188及189。然而，在此狀況下，微電子元件190包括在上面具有導電重新分佈層之半導體晶片，且接點132可包括重新分佈接點，該等重新分佈接點藉由導電跡線或 形成為與半導體晶片之接點192、194接觸之金屬化導通孔而連接至半導體晶片之接點192、194(或重新分佈接點可藉由金屬化導通孔及跡線兩者連接至晶片之接點192、194)。在此實例中，軸面174沿著在重新分佈接點之行188、189間居中的線與微電子元件之面196相交。
在如圖6A中所展示之封裝100中，可自微電子元件130開始來形成使微電子元件130與基板102電連接之導線結合件173，在該狀況下，導線結合件在微電子元件之接點132上形成球175且經楔形結合至對應基板接點136。圖6E展示根據實施例之變化的封裝101，其中導線結合件183在基板之接點136上形成球185且楔形結合至微電子元件130之對應接點132。可在必要時使用圖6E之變化以減小微電子封裝101之高度103，此係因為相比展示於圖6A中之導線結合件173，以此方式形成之導線結合件183一般可具有在接點132上之較低高度偏移。
圖7A為封裝100之朝向封裝100中之基板的端子承載表面110觀察的平面圖。安置第一端子之行104A、104B可位於表面110之中心區112中，且安置第二端子之行106A、106B可位於表面110之一或多個周邊區114A、114B中。如圖7A中所展示，基板上之端子之任何兩個鄰近行之間的最小距離為最小間距150。最小間距係在垂直於方向162之方向164上，在該方向162上配置特定行(例如，行104A)中之端子。在展示於圖7A中之實例中，最小間距150出現於彼此最接近之行104A、104B之間。繼續參看圖7A，中心區 112具有在間距之方向164上沿著基板表面110之寬度152。在一特定實例中，寬度152可不大於端子之任何兩個鄰近行之間的最小間距150之3.5倍，亦即，不超過最接近之鄰近行104A、104B之間的最小間距150之3.5倍。
圖7B說明具有電路面板354以及第一微電子封裝100A及第二微電子封裝100B的微電子總成300，第一微電子封裝100A及第二微電子封裝100B各自為具有根據上文相對於圖5至圖6E描述之實施例中之一或多者之結構的微電子封裝100。參看圖7A，每一封裝100A、100B可具有指派至封裝上之端子之各別位置的相同信號，且每一封裝上之端子的行104A、104B、106A、106B可相對於基板之邊緣116在x及y正交方向164、162上配置於相同位置處。封裝100A、100B分別電連接至分別在電路面板354之對置之第一表面350及第二表面352處曝露的接點360、362。
電路面板可具有各種類型，諸如用於雙列記憶體模組(「DIMM」)模組中之印刷電路板、待與系統中之其他組件連接的電路板或面板，或主機板連同其他者。在一特定實施例中，電路面板可包括具有小於每攝氏度百萬分之(「ppm/℃」)12之熱膨脹係數(「CTE」)的元件，其中第一表面及第二表面處之面板接點係藉由延伸穿過該元件的導通孔連接。舉例而言，該元件可本質上由半導體、玻璃、陶瓷或液晶聚合物材料組成。
在展示於圖7B中之實例中，行104A、104B中之第一端子105可安置於第一封裝100A上之格柵104內的位置處，且 第二封裝100B上之行104A、104B中之第一端子105可安置於類似格柵104內之位置處。端子之每一格柵可經完全填入，亦即，在每一格柵之每一位置處具有一端子。或者，在封裝上之格柵的一或多個位置處可能未安置一端子。如自圖7B顯而易見，每一封裝100A、100B上之包括第一端子的格柵104可在平行於電路面板之表面350的x及y正交方向上在一球間距之距離內彼此對準，該球間距不大於任一封裝上之端子之任何兩個鄰近平行之行之間的最小間距。在一特定實例中，格柵104可彼此重合。如本文中所使用，當電路面板之對置表面處的封裝之端子之格柵彼此「重合」時，對準可在慣例製造容限內，或在平行於第一電路面板表面及第二電路面板表面之x及y正交方向上彼此可在小於一球間距之一半的容限內，該球間距係如上文所描述。
如所展示，電路面板354內之佈線使封裝100A之行104A中的端子與封裝100B之行104A中的端子電連接。形成電連接之佈線在圖7B中藉由虛線320示意性地展示，此係因為佈線在圖7B中所展示之實例中被隱藏而看不見。類似地，電路面板354內之佈線使封裝100A之行104B中的端子與封裝100B之行104B中的端子電連接，且此等端子之間的電互連件在圖7B中藉由虛線322示意性地展示。
另外，在如圖7B中所展示之特定實例中，由於在每一格柵中存在第一端子之兩個行104A、104B，且格柵在至少一球間距內彼此對準，因此電路面板354上之連接封裝 100A之標示為「A」的第一端子中之一者與封裝100B之標示為「A」的第一端子中之一對應者所需的佈線可為相對短的。具體而言，當每一封裝上之每一格柵104具有兩個行104A、104B，且格柵104以上述方式對準時，則第一封裝100A之第一行104A的端子與第二封裝100B之第二行104B之端子在平行於電路面板之第一表面350的x及y正交方向上在一球間距內對準，第一表面350係電路面板之主要表面。此外，第一封裝100A之第二行104B的端子與第二封裝之第一行104A之端子在平行於電路面板之第一表面350的x及y正交方向上在一球間距內對準。
因此，電路面板354上之將封裝100A之第一行的第一端子與第二封裝100B之第一行之對應第一端子電連接的短線之電長度可小於每一封裝上之第一端子之最小間距的7倍：例如，小於圖7A中第一端子之行104A、104B之間的間距150之7倍。換言之，將在電路面板之第一表面及第二表面處曝露之一對電耦接之第一面板接點360及第二面板接點362連接至電路面板上之匯流排36之對應導體的導電元件之總組合長度可小於面板接點之最小間距的7倍。
在另一實例中，連接一對電耦接之第一面板接點360及第二面板接點362的導電元件之總組合長度可與電路面板354在第一表面350與第二表面352之間的厚度356大致相同。在又一實例中，第一封裝100A之行104A中的第一端子與第二封裝100B上之行104A中的對應第一端子之間的連接件之電長度可與電路面板354之厚度356大致相同。
此等電連接件之長度的減小可減小自電路面板上之匯流排36(圖2)至電路面板上之封裝之連接位點的短線長度。短線長度減小可(諸如)藉由減小匯流排36之上文所提到之信號的穩定時間、振鈴效應(ringing)、抖動或符號間干擾連同其他者中的一或多者來改良電效能。
此外，亦有可能獲得其他益處，諸如簡化電路面板354之結構或降低設計或製造電路面板之複雜性及成本。亦即，電路面板上之連接可需要較少佈線層來將每一封裝之第一端子互連至電路面板內之由一組導體構成的投送層，該組導體攜載位址資訊或攜載位址資訊及如上文所描述之其他資訊。
此外，當根據本文中之原理來建構附接至電路面板之微電子封裝時，亦可減小電路面板上之實施(諸如)用以傳輸上文所提到之位址資訊或上文所描述之命令及位址資訊的匯流排36所需之佈線之全域投送層的數目。具體而言，所需投送層之數目在一些狀況下可減小至兩個或兩個以下投送層。在一特定實例中，可存在用於投送上文所提到之位址資訊或用於投送命令-位址匯流排36之所有上文所提到之命令信號、位址信號、記憶體庫位址信號及時脈信號的不超過一個投送層。然而，在電路面板上，可存在攜載不同於上文所提到之位址資訊之資訊或攜載不同於命令-位址匯流排信號之信號的較大數目個投送層。
在每一微電子封裝之第一端子安置於各別微電子封裝之格柵104之單一行內的位置處之特定實例中，電路面板354 可包括用於所有位址資訊在以下兩者之間的全域投送之不超過一個投送層：電路面板上之第一微電子封裝100A及第二微電子封裝100B之端子電連接所在的連接位點；與至少一第三微電子封裝之端子電連接所在的不同連接位點。
在每一微電子封裝之第一端子安置於各別微電子封裝之格柵104之不超過兩個平行的行內之位置處之一實施例中，電路面板354可包括用於所有位址資訊在以下兩者之間的全域投送之不超過兩個投送層：電路面板上之第一微電子封裝100A及第二微電子封裝100B之端子電連接所在的連接位點；與至少一第三微電子封裝之端子電連接所在的不同連接位點。在一特定實例中，在此實施例中，可存在用於上文所提到之全域投送的不超過一個投送層。
圖7C說明諸如DIMM(連同其他者)之微電子總成，該微電子總成併有電路面板及彼此對置地安裝至電路面板之對置之第一表面及第二表面的複數個微電子封裝。如在圖7C中所見，上文所提到之位址信號或命令-位址匯流排信號可在連接位點I、II或III之間於至少一方向143上而在匯流排36(例如，電路面板或電路板354上之位址匯流排或命令-位址匯流排)上投送，微電子封裝100A、110B之各別對係在連接位點I、II或III處連接至電路面板之對置側。此匯流排36之信號在稍微不同時間在各別連接位點I、II或III處到達每一對封裝。
至少一方向143可橫向或正交於方向142，每一封裝100A或100B內之至少一微電子元件上之複數個接點的至少一行 138在該方向142上延伸。以此方式，電路面板354上(亦即，電路面板354上或內)之匯流排36的信號導體在一些狀況下可在方向142上彼此隔開，該方向142平行於連接至電路面板之封裝100A或100B內之微電子元件上之接點的至少一行138。
特定而言，當每一微電子封裝之第一端子105配置成在此方向142上延伸之一或多個行104A、104B時，此組態可幫助簡化用以投送匯流排36之信號的電路面板上之一或多個全域投送層之信號導體的繞線。舉例而言，當相對少之第一端子在每一封裝上安置於相同的垂直佈局位置處時，有可能簡化電路面板上之命令-位址匯流排信號的投送。因此，在展示於圖5中之實例中，僅兩個第一端子在每一封裝上安置於相同的垂直佈局位置處，諸如經組態以接收位址信號A3及A1之第一端子。
在一例示性實施例中，微電子總成354可具有可包括半導體晶片之微電子元件358，該半導體晶片經組態以執行傳送至總成354之微電子封裝100A、100B之至少一些信號的緩衝。微電子元件358可經組態以主要執行諸如固態驅動控制器之邏輯功能，且微電子封裝100A及100B中之微電子元件358中的一或多者可各自包括諸如非揮發性快閃記憶體之記憶體儲存元件。
微電子元件358可包括專用處理器，該專用處理器經組態以解除諸如系統1500(圖18)之系統的中央處理單元對至及自包括於微電子元件358中之記憶體儲存元件的資料傳 送之監督。包括固態驅動控制器之此微電子元件358可提供至及自諸如系統1300之系統的主機板(例如，展示於圖18中之電路面板1502)上之資料匯流排的直接記憶體存取。在一特定實施例中，微電子元件358可具有緩衝功能。此微電子元件358可經組態以幫助提供微電子元件358中之每一者相對於微電子總成354外部之組件的阻抗隔離。
在一特定實施例中，微電子封裝之第一端子104可經組態以攜載控制微電子元件101之操作模式的資訊。更具體而言，第一端子可經組態以攜載傳送至微電子封裝100之命令信號及/或時脈信號之特定集合中的全部。在一實施例中，第一端子104可經組態以攜載自外部組件傳送至微電子封裝100之所有命令信號、位址信號、記憶體庫位址信號及時脈信號，其中命令信號包括列位址選通、行位址選通及寫入啟用。在此實施例中，第一晶片可經組態以再生控制操作模式之資訊。或者或此外，第一晶片可經組態以部分或完全解碼控制微電子元件之操作模式的資訊。在此實施例中，每一第二晶片可能或可能不經組態以完全解碼位址資訊、命令資訊或控制微電子元件之操作模式的資訊中之一或多者。
可提供在上面具有其他端子配置之微電子封裝。舉例而言，在說明於圖8中之微電子封裝400中，端子之四個行404A、404B、404C及404D安置於基板表面之中心區112中，此等行含有第一端子，該等第一端子經組態以攜載上 文所提到之位址資訊，或在一特定實施例中，該等第一端子經組態以攜載所有上文所提到之命令信號、位址信號、記憶體庫位址信號及用於對位址信號進行取樣之時脈信號。在微電子封裝400之特定實例中，第二端子亦可安置於行404A、404B、404C及404D內，該等第二端子經組態以攜載不同於由第一端子攜載之上文所提到之資訊或信號的資訊。在另一實例(未圖示)中，微電子封裝之第一端子亦有可能安置於端子之三個行內的位置處。
在說明於圖9A及圖9B中之微電子封裝500中，第一端子配置於安置於基板表面之中心區512中的單一行504內之位置處，該單一行在平行於微電子封裝之邊緣516、518的方向上延伸。下文中，除非另外所提到，否則為了描述之容易及清楚起見，可自說明本發明之各種態樣的諸圖省略第二端子，但第二端子仍可存在於此等實施例中。
在圖9A中所見之特定實例中，基板上之端子之任何兩行之間的最小間距為安置於基板表面之周邊區514B中的第二端子之鄰近行506B與506C之間的間距552。中心區之寬度554不大於端子之行506B與506C之間的最小間距552之3.5倍。
圖10A說明根據一特定實例之微電子封裝600，其中微電子元件包括電互連之第一半導體晶片632及複數個第二半導體晶片634的垂直堆疊630，該等晶片各自具有背對基板602之接點承載面631。導線結合件635將半導體晶片632、634上之接點626與基板上之對應接點636電互連。間隔件 638可安置於半導體晶片634之鄰近面之間，且間隔件638可安置於半導體晶片632之接點承載面631與半導體晶片634之背面之間。在一些狀況下，黏接層(未圖示)可提供於每一間隔件與半導體晶片之鄰近於此間隔件的面之間。如圖10A中所展示，該一或多個第二半導體晶片634與第一半導體晶片632電互連。舉例而言，如圖10A中所見，存在三個垂直堆疊之第二半導體晶片634，其中該等第二半導體晶片634之面631彼此平行。
在圖10A中所見之微電子封裝600中，第一半導體晶片632及第二半導體晶片634中之每一者可經組態，使得每一此半導體晶片體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。舉例而言，第一半導體晶片及第二半導體晶片中之每一者可包括記憶體儲存陣列，及將資料輸入至記憶體儲存陣列及自記憶體儲存陣列輸出資料所需之所有電路。舉例而言，當每一半導體晶片中之記憶體儲存陣列可寫入時，半導體晶片中之每一者可包括：經組態以接收自封裝之端子輸入之外部資料的電路，以及經組態以將自此半導體晶片輸出之資料傳送至封裝之端子的電路。因此，每一第一半導體晶片632及每一第二半導體晶片634可為動態隨機存取記憶體(「DRAM」)晶片，或能夠將資料輸入至此半導體晶片內之記憶體儲存陣列及自此半導體晶片內之記憶體儲存陣列輸出資料且自微電子封裝外部之組件接收此資料及將此資料傳輸至微電子封裝外部之組件的其他記憶體晶 片。換言之，在此狀況下，至及自每一DRAM晶片或其他記憶體晶片內之記憶體儲存陣列的信號並不需要藉由微電子封裝內之額外半導體晶片進行緩衝。
或者，在另一實例中，該一或多個第二半導體晶片634可體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目，但第一半導體晶片632可為不同類型之晶片。在此狀況下，第一半導體晶片632可經組態(例如，設計、建構或設置)以對信號進行緩衝，亦即，再生在端子處接收到之信號以供傳送至一或多個第二半導體晶片634，或再生自第二半導體晶片634中之一或多者接收到之信號以供傳送至端子，或再生在自端子至一或多個第二半導體晶片634及自一或多個半導體晶片至微電子封裝之端子的兩個方向上傳送之信號。或者或除如上文所描述再生信號之外，在一特定實例中，第一半導體晶片可經組態以部分或完全解碼在端子處(諸如，在第一端子處)接收到之位址資訊或命令資訊中的至少一者。第一晶片可接著輸出此部分或完全解碼之結果以供傳送至一或多個第二半導體晶片634。
在一特定實例中，第一半導體晶片可經組態以對傳送至一或多個第二半導體晶片之命令信號、位址信號及時脈信號進行緩衝。舉例而言，第一半導體晶片632可為如下緩衝器晶片：體現數個主動裝置以提供記憶體儲存陣列功能，從而在將信號傳送至其他裝置(例如，傳送至一或多個第二半導體晶片634)時提供緩衝功能，該數目大於用以 提供任何其他功能之主動裝置的數目。接著，一或多個第二半導體晶片可為功能減少之晶片，其具有記憶體儲存陣列，但其可省略對於DRAM晶片所共有之電路，諸如緩衝器電路、解碼器或預解碼器，或字線驅動器連同其他者。在彼狀況下，第一晶片632可充當堆疊中之「主」晶片且用以控制第二半導體晶片634中之每一者中的操作。
在一特定實例中，第二半導體晶片可經組態，使得其不能夠執行緩衝功能，且因此第一半導體晶片及第二半導體晶片之堆疊配置經組態，使得微電子封裝中所需之緩衝功能可藉由第一半導體晶片執行，且不可藉由堆疊配置中之第二半導體晶片中的任一者執行。
在本文中所描述之實施例中的任一者中，一或多個第二半導體晶片可用以下技術中之一或多者來實施：DRAM、NAND快閃記憶體、RRAM(「電阻性RAM」或「電阻性隨機存取記憶體」)、相變記憶體(「PCM」)、磁阻性隨機存取記憶體(例如，可體現穿隧接面裝置)、靜態隨機存取記憶體(「SRAM」)、自旋轉矩RAM，或內容可定址記憶體連同其他者。
圖10B說明上述實施例之變化，其中微電子封裝601內之第一半導體晶片633經組態以對在封裝之端子(例如，第一端子)處接收到之至少一些信號進行緩衝，以供傳輸至封裝內之其他半導體晶片634。在此變化中，第一半導體晶片633可按覆晶定向安裝至基板602，亦即，使第一半導體晶片633之面上的接點643面向基板602上之對應接點，且 (諸如)藉由焊料、其他結合金屬或其他導電材料接合至該等對應接點。
圖11A為說明根據另一變化之微電子封裝660之截面圖，且圖11B為說明該微電子封裝660之對應平面圖，其中第二半導體晶片634相對於彼此以階梯方式安裝，使得第一半導體晶片632之接點超出在第一半導體晶片632正上方之第二半導體晶片634A之邊緣618而曝露，且彼半導體晶片634A之接點超出在彼第二半導體晶片正上方之第二半導體晶片634B之邊緣618而曝露。第一晶片及第二晶片與基板之間以及晶片間之電連接可藉由電連接半導體晶片之堆疊內之鄰近晶片的導線結合件635或將晶片直接電連接至封裝基板662之導線結合件637來提供。
圖12說明根據上文相對於圖10所描述之實施例的另一變化之微電子封裝670，其中一或多個第二半導體晶片634之接點之間的連接件可包括跡線或引線640，該等跡線或引線640沿著堆疊半導體晶片之單元630的一或多個邊緣(亦即，沿著此單元630內之半導體晶片634的邊緣)延伸。單元630經安裝且(諸如)藉由結合金屬(例如，焊料、錫、金、銦、共晶物)或導電凸塊或結合金屬及導電凸塊兩者與第一半導體晶片632之接點627電互連，該等導電凸塊在一些狀況下可包括導電柱桿(例如，微柱)。跡線654可沿著第一半導體晶片之面631自接點627延伸至第二接點626，第二接點626又可(諸如)經由導線結合件645與基板電連接。
第二半導體晶片634之間的電連接件可進一步包括沿著第二半導體晶片634之正面延伸的跡線644。如在圖12中進一步展示，第二半導體晶片之正面642可向上背對基板602或向下面向基板602。
圖13A進一步說明微電子封裝680，其中第二半導體晶片634具有接點647，該等接點647面向第一晶片之接點627且(諸如)經由結合金屬(例如，焊料、錫、金、銦、共晶物)或導電凸塊或結合金屬及導電凸塊兩者以覆晶方式接合至接點627。跡線654可將接點627與第一晶片上之(諸如)經由導線結合件電連接至基板的其他接點626電連接。
圖13B進一步說明根據一特定實例之微電子封裝690，其中一或多個第二半導體晶片634藉由矽穿孔(「TSV」)650彼此電連接，該等矽穿孔650在第二半導體晶片634中之至少一些之厚度652的方向上(亦即，在垂直於晶片634之面642的方向上)延伸。如在圖13B中所見，在一實例中，TSV 650可(諸如)經由結合金屬(例如，焊料、錫、金、銦、共晶物)或導電凸塊或結合金屬及導電凸塊兩者與第一半導體晶片632之接點627電連接，該等導電凸塊在一些狀況下可包括導電柱桿(例如，微柱)。跡線654可沿著第一半導體晶片之面631自接點627延伸至第二接點626，第二接點626又可導線結合至基板。
在一實例中，在封裝690之端子處(諸如，在第一端子、第二端子或第一端子及第二端子兩者處)接收到之資訊或信號可經由接合至基板接點636之導線結合件645而由第一 半導體晶片632接收，基板接點636又接合至微電子封裝之此等端子。操作為緩衝器元件之第一半導體晶片632可接著再生接收到之資訊或信號，且接著(例如)經由第一晶片632與第二晶片634之間的連接件且經由第二晶片634之堆疊內的TSV 650而將再生之資訊或信號傳送至一或多個第二半導體晶片。
圖13C說明展示於圖13B中之微電子封裝的變化。不同於展示於圖13B中之封裝，經組態以再生或至少部分解碼位址資訊或其他資訊(例如，再生供傳送至封裝中之其他半導體晶片之信號)的半導體晶片664並不位於鄰近基板602之第一表面108之處。確切而言，在此狀況下，半導體晶片664可安置於封裝內之覆疊一或多個其他半導體晶片的位置處。舉例而言，如圖13C中所展示，晶片664至少部分覆疊鄰近於基板602之第一表面108安置的半導體晶片662，且至少部分覆疊安置於半導體晶片662之上的半導體晶片663A、663B及663C。
在一實例中，半導體晶片662以及663A、663B及663C可包括記憶體儲存陣列。如在上文所描述之實例中，此等晶片662以及663A、663B及663C可各自併有經組態以對待寫入至此晶片之資料或正自此晶片讀取之資料或待寫入至此晶片之資料及正自此晶片讀取之資料兩者進行緩衝(例如，臨時儲存)的電路。或者，晶片662以及663A、663B及663C在功能上受限制更多，且可能需要與至少一其他晶片一起使用，該至少一其他晶片經組態以臨時儲存待寫入至 此晶片之資料或正自此晶片讀取之資料或待寫入至此晶片之資料及正自此晶片讀取之資料兩者。
半導體晶片664可經由導電結構(例如，導線結合件665)電連接至微電子封裝之端子(例如，連接至安置有第一端子604及第二端子606之格柵)，該導電結構至少部分覆疊半導體晶片663A之正面631且連接至在基板602之第一表面108處曝露的接點636。導電結構(例如，導線結合件665)可經由晶片663A上之接點638且經由導體(未圖示)電連接至半導體晶片664，該等導體沿著晶片663A之面631或沿著晶片664之對立面641或沿著晶片663A、664中之兩者的面631、641延伸。如上文所指示，半導體晶片664可經組態以再生或至少部分解碼其經由導電結構(例如，導線結合件665)接收之信號或資訊，且半導體晶片664可經組態以將再生或至少部分解碼之信號或資訊傳送至封裝內之其他晶片(諸如，傳送至晶片662以及663A、663B及663C)。
如在圖13C中進一步所見，半導體晶片662、663A、663B及663C可藉由複數個矽穿孔(「TSV」)672、674及676電連接至半導體晶片664及彼此電連接，該等矽穿孔672、674及676可延伸穿過此等晶片中之一者、兩者或三者或三者以上。每一此TSV可與封裝內之佈線(例如，半導體晶片662、663A、663B及663C以及664中之兩者或兩者以上的導電襯墊或跡線)電連接。在一特定實例(未圖示)中，矽穿孔可延伸穿過所有半導體晶片662、663A、663B及663C之厚度，但每一矽穿孔可能並不與其延伸穿過之每 一此半導體晶片電連接。
如在圖13C中進一步所見，可包括複數個鰭片671之散熱片或熱散播器668可(諸如)經由導熱材料(諸如，熱黏劑、導熱脂或焊料連同其他者)而熱耦接至半導體晶片664之面(例如，半導體晶片664之背面633)。
展示於圖13C中之微電子總成695可經組態以操作為能夠進行以下操作之記憶體模組：經由第一端子及第二端子每循環將指定數目個資料位元傳送至微電子封裝上或傳送離開微電子封裝，第一端子及第二端子係為此提供於基板上。舉例而言，微電子總成可經組態以將數個資料位元(諸如，32個資料位元、64個資料位元或96個資料位元連同其他可能組態)傳送至可與端子604、606電連接之外部組件(諸如，電路面板)或自該外部組件傳送該數個資料位元。在另一實例中，當傳送至封裝及自封裝傳送之位元包括錯誤校正碼位元時，每循環傳送至封裝或自封裝傳送之位元的數目可為36個位元、72個位元或108個位元。不同於此處特定描述之彼等資料寬度的其他資料寬度為可能的。
圖14A、圖14B及圖15說明根據上述實施例中之一或多者之另一變化的微電子封裝1100。如在圖14A、圖14B及圖15中所見，封裝1100包括在基板1102之第一表面1108上彼此隔開的第一微電子元件1130及第二微電子元件1131。每一微電子元件1130、1131具有：第一平行邊緣1170，其遠離各別微電子元件之背對基板1102之面1142延伸；及第 二平行邊緣1172，其在橫向或正交於第一邊緣延伸之方向的方向上延伸。
微電子元件之接點1138與基板1102之第一表面1108上的對應基板接點1148電連接。又，基板接點1148中之一些(諸如)經由導電跡線1144或經由導電導通孔1146或經由跡線及導通孔兩者與安置於第二表面1110上之中心區1112中的第一端子1104電連接。在一些實施例中，基板接點1148中之一些可改為與第二表面之一或多個周邊區1164中的第二端子1162電連接。圖14A說明封裝上之端子1104、1162的可能信號指派。
如在上述實施例中，基板表面1110之中心區1112具有不大於封裝上之端子之任何兩個鄰近行之間的最小間距1152之3.5倍的寬度1154，其中兩個鄰近行中之每一者在其中具有複數個端子。垂直於基板1102之表面1110的軸面1150沿著平行於第一微電子元件1130及第二微電子元件1131之第一邊緣1170且在該等第一邊緣1170間居中的線而與表面1110相交。在一實例中，如圖中所展示，第一端子1104之行延伸所沿的軸線1151可安置於第一微電子元件及第二微電子元件之鄰近邊緣1134、1135之間。此情形適用於端子之一個以上行的軸線。
或者，儘管在圖14A至圖14B及圖15中未展示，但第一端子1104之行延伸所沿的軸線可覆疊第一微電子元件1130及第二微電子元件1131之面1140中的一或多者，且此情形適用於一個以上行之軸線。在表面1110之中心區1112中可 存在端子之四個行或四個以下行。如在上述實施例中，在中心區中存在之行無需多於第一端子1104之單一行。如在圖15中進一步展示，第一微電子元件及第二微電子元件之面1142可在平行於基板1102之第一表面1108的單一平面1124內延伸。
圖16A至圖16B說明根據在圖14A至圖14B及圖15中所見之實施例之變化的微電子封裝1200，除如上文關於微電子封裝1100(圖14A至圖14B、圖15)所論述之在封裝1200內具有相同配置及電互連的第一微電子元件1230及第二微電子元件1231外，該微電子封裝1200進一步包括第三微電子元件1233及第四微電子元件1235。類似於第一微電子元件及第二微電子元件，第三微電子元件及第四微電子元件中之每一者體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。類似於第一微電子元件及第二微電子元件，第三微電子元件1233及第四微電子元件1235面向上地安裝於基板1202上，且(諸如)經由在微電子元件之各別接點承載面(未圖示)上延伸的電連接件而與封裝之第一端子1204電互連。如上文所論述，電連接件可為導線結合件。
微電子封裝之端子1204可配置於中心區1212內，如上文所描述，該中心區1212具有不大於端子之行之間的最小間距之3.5倍的寬度1252。如在圖16A中進一步展示，軸面1250與基板1202之相交可在封裝1200內之第一、第二、第三及第四微電子元件的所有平行的第一邊緣1270間居中。
以類似於上文相對於圖14A至圖14B及圖15所描述之方式的方式，微電子元件1230、1231、1233及1235之接點承載面(未圖示)可配置於封裝1200內，使得所有此等面為共面的，亦即，在單一平面(亦即，諸如單一平面1124，如圖15中所說明)內延伸。
圖16B說明封裝1200上之端子的可能信號指派，其中第一端子1204配置成中心區中之一或多個行，且第二端子1206配置於靠近封裝之周邊邊緣1260、1261、1262及1263的多個區域中。在此狀況下，第二端子1206中之一些可安置於諸如格柵1270之格柵內的位置處，且一些第二端子可安置於諸如格柵1272之格柵內的位置處。此外，一些第二端子可安置於諸如格柵1274之格柵內的位置處，且一些第二端子可安置於格柵1276內之位置處。
如圖16B中所展示，格柵1276中之第二端子1206的信號類別指派可關於可在軸面1250內延伸之垂直軸線1251對稱，且格柵1274中之第二端子的信號類別指派可關於垂直軸線1251對稱。如本文中所使用，若信號指派係在同一指派類別中，則即使類別內之數值索引不同，兩個信號類別指派仍可相對於彼此對稱。例示性信號類別指派可包括資料信號、資料選通信號、資料選通互補信號，及資料遮罩信號。在一特定實例中，在格柵1276中，具有信號指派DQSH#及DQSL#之第二端子1206關於其信號類別指派(其為資料選通互補)而關於垂直軸線1251對稱，即使彼等第二端子具有不同信號指派亦如此。
如在圖16B中進一步展示，例如，資料信號至微電子封裝上之第二端子之空間位置的指派(諸如，對於資料信號DQ0、DQ1、...)可(例如)具有關於垂直軸線1251之模X對稱性。模X對稱性可幫助保持(諸如)在圖7B中所見之總成300中之信號完整性，在總成300中，一或多對第一封裝及第二封裝彼此對置地安裝至電路面板，且電路面板使每一對置安裝之封裝對中的彼等第一封裝及第二封裝之對應的多對第二端子電連接。如本文中所使用，當端子之信號指派具有關於軸線之「模X對稱性」時，攜載具有相同的編號「模X」之信號的端子安置於關於軸線對稱之位置處。因此，在(諸如)圖7B中之此總成300中，模X對稱性可准許經由電路面板進行電連接，使得第一封裝之端子DQ0可經由電路面板電連接至第二封裝之具有相同的索引編號模X(X在此狀況下為8)之端子DQ8，使得可在本質上筆直穿通(亦即，垂直於)電路面板之厚度的方向上進行連接。
在一實例中，「X」可為數2n (2的n次冪)，其中n大於或等於2，或X可為8×N，N為2或大於2。因此，在一實例中，X可等於半個位元組(4個位元)、1位元組(8個位元)、多個位元組(8×N，N為2或大於2)、1個字組(32個位元)或多個字組中之位元的數目。以此方式，在一實例中，當存在如圖16B中所展示之模8對稱性時，格柵1274中之經組態以攜載資料信號DQ0之封裝端子DQ0的信號指派與經組態以攜載資料信號DQ8之另一封裝端子的信號指派關於垂直軸線1251對稱。此外，相同情形適用於格柵1276中之封裝 端子DQ0及DQ8的信號指派。如在圖16B中進一步所見，格柵1274中之封裝端子DQ2及DQ10的信號指派具有關於垂直軸線之模8對稱性，且相同情形適用於格柵1276。在格柵1274、1276中可見關於封裝端子DQ0至DQ15之信號指派中之每一者的(諸如)本文中所描述之模8對稱性。
注意到以下情形為重要的，儘管未展示，但模數「X」可為不同於2n (2的n次冪)之數，且可為大於2的任何數。因此，對稱性所基於之模數X可取決於存在於藉以建構或組態封裝之資料大小中的位元之數目。舉例而言，當資料大小為10個位元而非8個位元時，則信號指派可具有模10對稱性。可甚至為如下狀況：當資料大小具有奇數個位元時，模數X可具有此數值。
圖17A及圖17B說明根據上文相對於圖16A及圖16B所描述之實施例1200之變化的微電子封裝1300，該封裝1300具有基板表面1310，該基板表面1310具有安置有第一端子1304之中心區1312。如圖17A及圖17B中所見，微電子元件1330、1331以類似於微電子封裝1100(圖14A至圖14B、圖15)之微電子元件1130、1131之配置的方式配置於基板1302，此係因為鄰近微電子元件1130、1131之邊緣1360平行於彼此，且在相同之第一方向1342上延伸。微電子元件之邊緣1362在橫向於且通常正交於方向1342之方向1344上延伸。
在一些狀況下，各別微電子元件之第一邊緣1360可具有大於此微電子元件之第二邊緣1362的長度。然而，在其他 狀況下，第二邊緣1362可具有大於第一邊緣1360之長度。在圖17A中所見之特定封裝中，含有微電子元件1330、1331、1332或1333中之任一者的任一第一邊緣1360且垂直於此微電子元件之面的平面1370與封裝1300內之另一微電子元件的邊緣1360相交。舉例而言，如圖17A中所展示，含有微電子元件1333之邊緣1360的平面1370在方向1344上延伸，且與封裝內之微電子元件1330的邊緣1360相交。在一特定實施例中，含有微電子元件1333之第一邊緣的平面1370A及1370B與封裝內之不超過一個其他微電子元件的第一邊緣相交。因此，平面1370A僅與微電子元件1330之邊緣1360相交。
此外，如在圖17A中進一步所見，中心區1312可進一步受到限制。具體而言，圖17A展示在基板1302之表面1302上存在矩形子區段區域1372，第一微電子元件1330、第二微電子元件1331、第三微電子元件1332及第四微電子元件1333之所有面皆不延伸超出該矩形子區段區域1372。在描繪於圖17A至圖17B中之微電子封裝1300中，中心區1312並不延伸超出此矩形子區段區域1372之邊界。
圖17B進一步說明微電子封裝1300內之端子的可能配置，其中第一端子1304安置於在正交於封裝之對置邊緣1316、1318的方向上橫越寬度1354的中心區1312內，該寬度1354不大於封裝上之端子的最接近之兩個鄰近行之間的最小間距之3.5倍。周邊區佔據基板1302之表面1310的剩餘區域，從而分別橫越中心區之邊緣與封裝之對置邊緣 1316、1318之間的寬度1356、1357。
上文參看圖5至圖17B描述之微電子封裝及微電子總成可用於多種電子系統(諸如，展示於圖18中之系統1500)之構造中。舉例而言，根據本發明之另一實施例的系統1500包括複數個模組或組件1506(諸如，如上文所描述之微電子封裝及/或微電子總成)連同其他電子組件1508及1510。
在所展示之例示性系統1500中，系統可包括電路面板、主機板或豎式面板(riser panel)1502(諸如，可撓性印刷電路板)，且電路面板可包括將模組或組件1506彼此互連之眾多導體1504，在圖18中僅描繪該等導體1504中之一者。此電路面板1502可將信號輸送至包括於系統1500中之微電子封裝及/或微電子總成中之每一者且自包括於系統1500中之微電子封裝及/或微電子總成中之每一者輸送信號。然而，此情形僅為例示性的；可使用用於在模組或組件1506之間形成電連接之任何合適結構。
在一特定實施例中，系統1500亦可包括諸如半導體晶片1508之處理器，使得每一模組或組件1506可經組態以在一時脈循環中並行傳送數目N個資料位元，且該處理器可經組態以在一時脈循環中並行傳送數目M個資料位元，M大於或等於N。
在一實例中，系統1500可包括經組態以在一時脈循環中並行傳送32個資料位元之處理器晶片1508，且系統亦可包括四個模組1506，諸如參看圖5所描述之微電子封裝100，每一模組1506經組態以在一時脈循環中並行傳送8個資料 位元(亦即，每一模組1506可包括第一微電子元件及第二微電子元件，該兩個微電子元件中之每一者經組態以在一時脈循環中並行傳送4個資料位元)。
在另一實例中，系統1500可包括經組態以在一時脈循環中並行傳送64個資料位元之處理器晶片1508，且系統亦可包括四個模組1506，諸如參看圖16A至圖16B所描述之微電子封裝1200，每一模組1506經組態以在一時脈循環中並行傳送16個資料位元(亦即，每一模組1506可包括四個微電子元件，該四個微電子元件中之每一者經組態以在一時脈循環中並行傳送4個資料位元)。
在圖18中所描繪之實例中，組件1508為半導體晶片，且組件1510為顯示螢幕，但任何其他組件可用於系統1500中。當然，儘管為了說明清楚起見而在圖18中僅描繪兩個額外組件1508及1510，但系統1500可包括任何數目個此類組件。
模組或組件1506以及組件1508及1510可安裝於以虛線示意性地描繪之共同外殼1501中，且可在必要時彼此電互連以形成所要電路。將外殼1501描繪為可用於(例如)蜂巢式電話或個人數位助理中之類型的攜帶型外殼，且螢幕1510可在該外殼之表面處曝露。在結構1506包括諸如成像晶片之感光元件的實施例中，亦可提供透鏡1511或其他光學裝置以用於將光導引至結構。再次，展示於圖18中之簡化系統僅為例示性的；可使用上文所論述之結構來製造包括通常視為固定結構之系統的其他系統，諸如桌上型電腦、路 由器及其類似者。
上文參看圖5至圖17B所描述之微電子封裝及微電子總成亦可用於諸如展示於圖19中之系統1600的電子系統之構造中。舉例而言，根據本發明之另一實施例的系統1600與展示於圖18中之系統1500相同，惟組件1506已由複數個組件1606替換除外。
組件1606中之每一者可為或可包括上文參看圖5至圖17B所描述之微電子封裝或微電子總成中的一或多者。在一特定實例中，組件1606中之一或多者可為展示於圖7B中之微電子總成300的變化，其中電路面板354包括曝露之邊緣接點，且每一微電子總成300之電路面板354可適合於插入至插槽1605中。
每一插槽1605可包括在插槽之一側或兩側處的複數個接點1607，使得每一插槽1605可適合於與對應組件1606(諸如，微電子總成300之上述變化)之對應所曝露邊緣接點配合。在所展示之例示性系統1600中，系統可包括第二電路面板1602或主機板(諸如，可撓性印刷電路板)，且第二電路面板可包括將組件1606彼此互連之眾多導體1604，在圖19中僅描繪該等導體1604中之一者。
在一特定實例中，諸如系統1600之模組可包括複數個組件1606，每一組件1606為微電子總成300之上述變化。每一組件1606可安裝至第二電路面板1602且與第二電路面板1602電連接，從而將信號輸送至每一組件1606且自每一組件1606輸送信號。系統1600之特定實例僅為例示性的；可 使用用於在組件1606之間形成電連接之任何合適結構。
在不脫離本發明之範疇或精神的情況下，可以不同於如上文特定描述之方式的方式來組合本發明之上述實施例的各種特徵。本發明意欲涵蓋如上文所描述之本發明之實施例的所有此等組合及變化。
應瞭解，各種附屬請求項及其中所闡述之特徵可以不同於獨立請求項中呈現之方式的方式進行組合。亦應瞭解，結合個別實施例所描述之特徵可與所描述實施例中之其他實施例共用。
11‧‧‧半導體晶片/微電子元件
12‧‧‧微電子封裝
12A‧‧‧微電子封裝
12B‧‧‧微電子封裝
12C‧‧‧封裝
12D‧‧‧封裝
12E‧‧‧封裝
12F‧‧‧封裝
14‧‧‧端子之行
16‧‧‧第一周邊邊緣
18‧‧‧端子之行
20‧‧‧封裝基板
22‧‧‧第二周邊邊緣
24‧‧‧中心區
26‧‧‧元件接點
28‧‧‧微電子元件之面
30‧‧‧導線結合件
32‧‧‧黏接層
34‧‧‧電路面板
36‧‧‧命令-位址匯流排
38‧‧‧總成
40‧‧‧方向
42‧‧‧方向
100‧‧‧微電子封裝
100A‧‧‧第一微電子封裝
100B‧‧‧第二微電子封裝
101‧‧‧封裝
102‧‧‧基板
103‧‧‧微電子封裝之高度
104‧‧‧格柵
104A‧‧‧端子之行
104B‧‧‧端子之行
105‧‧‧第一端子
106A‧‧‧端子之行
106B‧‧‧端子之行
107‧‧‧第二端子
108‧‧‧基板之第一表面
110‧‧‧基板之第二表面
112‧‧‧中心區
114A‧‧‧第一周邊區
114B‧‧‧第二周邊區
116‧‧‧基板之第一邊緣
118‧‧‧基板之第二邊緣
130‧‧‧微電子元件
131‧‧‧微電子元件之背面
132‧‧‧接點
134‧‧‧微電子元件之正面
136‧‧‧基板接點
138‧‧‧接點之行
139‧‧‧接點之第二行
142‧‧‧第一方向
143‧‧‧方向
150‧‧‧端子之任何兩個鄰近行之間的最小間距
152‧‧‧中心區之寬度
154‧‧‧接合元件
162‧‧‧方向
164‧‧‧方向
170‧‧‧微電子元件之第一邊緣
172‧‧‧微電子元件之第二邊緣
173‧‧‧導線結合件
174‧‧‧軸面
175‧‧‧球
176‧‧‧微電子元件之周邊邊緣
178‧‧‧微電子元件之周邊邊緣
180‧‧‧微電子元件
183‧‧‧導線結合件
185‧‧‧球
188‧‧‧接點之行
189‧‧‧接點之行
190‧‧‧微電子元件
192‧‧‧接點
194‧‧‧接點
300‧‧‧微電子總成
320‧‧‧虛線
322‧‧‧虛線
350‧‧‧電路面板之第一表面
352‧‧‧電路面板之第二表面
354‧‧‧電路面板
356‧‧‧電路面板之厚度
358‧‧‧微電子元件
360‧‧‧第一面板接點
362‧‧‧第二面板接點
400‧‧‧微電子封裝
404A‧‧‧端子之行
404B‧‧‧端子之行
404C‧‧‧端子之行
404D‧‧‧端子之行
500‧‧‧微電子封裝
504‧‧‧第一端子之單一行
506B‧‧‧第二端子之行
506C‧‧‧第二端子之行
512‧‧‧中心區
514B‧‧‧基板表面之周邊區
516‧‧‧微電子封裝之邊緣
518‧‧‧微電子封裝之邊緣
552‧‧‧第二端子之鄰近行之間的最小間距
554‧‧‧中心區之寬度
600‧‧‧微電子封裝
601‧‧‧微電子封裝
602‧‧‧基板
604‧‧‧第一端子
606‧‧‧第二端子
618‧‧‧第二半導體晶片之邊緣
626‧‧‧第二接點
627‧‧‧接點
630‧‧‧堆疊半導體晶片之單元/垂直堆疊
631‧‧‧接點承載正面
632‧‧‧第一半導體晶片
633‧‧‧第一半導體晶片/半導體晶片之背面
634‧‧‧第二半導體晶片
634A‧‧‧第二半導體晶片
634B‧‧‧第二半導體晶片
635‧‧‧導線結合件
636‧‧‧基板接點
637‧‧‧導線結合件
638‧‧‧間隔件/接點
640‧‧‧跡線或引線
641‧‧‧晶片之對立面
642‧‧‧第二半導體晶片之正面
643‧‧‧接點
644‧‧‧跡線
645‧‧‧導線結合件
647‧‧‧接點
650‧‧‧矽穿孔(「TSV」)
652‧‧‧厚度
654‧‧‧跡線
660‧‧‧微電子封裝
662‧‧‧半導體晶片
663A‧‧‧半導體晶片
663B‧‧‧半導體晶片
663C‧‧‧半導體晶片
664‧‧‧半導體晶片
665‧‧‧導線結合件
668‧‧‧散熱片/熱散播器
670‧‧‧微電子封裝
671‧‧‧鰭片
672‧‧‧矽穿孔(「TSV」)
674‧‧‧矽穿孔(「TSV」)
676‧‧‧矽穿孔(「TSV」)
680‧‧‧微電子封裝
690‧‧‧微電子封裝
695‧‧‧微電子總成
1100‧‧‧微電子封裝
1102‧‧‧基板
1104‧‧‧第一端子
1108‧‧‧基板之第一表面
1110‧‧‧基板表面/第二表面
1112‧‧‧中心區
1124‧‧‧單一平面
1130‧‧‧第一微電子元件
1131‧‧‧第二微電子元件
1134‧‧‧鄰近邊緣
1135‧‧‧鄰近邊緣
1138‧‧‧微電子元件之接點
1140‧‧‧第一微電子元件及第二微電子元件之面
1142‧‧‧第一微電子元件及第二微電子元件之面
1144‧‧‧導電跡線
1146‧‧‧導電導通孔
1148‧‧‧基板接點
1150‧‧‧軸面
1151‧‧‧軸線
1152‧‧‧端子之任何兩個鄰近行之間的最小間距
1154‧‧‧中心區之寬度
1162‧‧‧第二端子
1164‧‧‧周邊區
1170‧‧‧第一平行邊緣
1172‧‧‧第二平行邊緣
1200‧‧‧微電子封裝
1202‧‧‧基板
1204‧‧‧第一端子
1206‧‧‧第二端子
1212‧‧‧中心區
1230‧‧‧第一微電子元件
1231‧‧‧第二微電子元件
1233‧‧‧第三微電子元件
1235‧‧‧第四微電子元件
1250‧‧‧軸面
1251‧‧‧垂直軸線
1252‧‧‧中心區之寬度
1260‧‧‧周邊邊緣
1261‧‧‧周邊邊緣
1262‧‧‧周邊邊緣
1263‧‧‧周邊邊緣
1270‧‧‧第一平行邊緣/格柵
1272‧‧‧格柵
1274‧‧‧格柵
1276‧‧‧格柵
1300‧‧‧微電子封裝
1302‧‧‧基板
1304‧‧‧第一端子
1310‧‧‧基板表面
1312‧‧‧中心區
1316‧‧‧封裝之邊緣
1318‧‧‧封裝之邊緣
1330‧‧‧第一微電子元件
1331‧‧‧第二微電子元件
1332‧‧‧第三微電子元件
1333‧‧‧第四微電子元件
1342‧‧‧第一方向
1344‧‧‧方向
1354‧‧‧寬度
1356‧‧‧寬度
1357‧‧‧寬度
1360‧‧‧第一邊緣
1362‧‧‧第二邊緣
1370‧‧‧平面
1370A‧‧‧平面
1370B‧‧‧平面
1372‧‧‧矩形子區段區域
1500‧‧‧系統
1501‧‧‧外殼
1502‧‧‧電路面板
1504‧‧‧導體
1506‧‧‧模組或組件
1508‧‧‧電子組件/半導體晶片/處理器晶片
1510‧‧‧電子組件/螢幕
1511‧‧‧透鏡
1600‧‧‧系統
1602‧‧‧第二電路面板
1604‧‧‧導體
1605‧‧‧插槽
1606‧‧‧組件
1607‧‧‧接點
I‧‧‧連接位點
II‧‧‧連接位點
III‧‧‧連接位點
圖1為說明含有DRAM晶片之習知微電子封裝的截面圖。
圖2為說明微電子總成(例如，DIMM模組)之圖解示意圖，該微電子總成併有電路面板及彼此對置地安裝至電路面板之對置之第一表面及第二表面的複數個微電子封裝。
圖3為進一步說明諸如圖2中所展示之總成中的第一微電子封裝及第二微電子封裝與電路面板之間的電互連之截面圖。
圖4為進一步說明諸如圖2中所展示之總成中的第一微電子封裝與第二微電子封裝之間的電互連之圖解平面圖。
圖5為說明根據本發明之一實施例的微電子封裝中之端子之配置及信號指派的圖解平面圖。
圖6A為進一步說明展示於圖5中之微電子封裝的穿過圖5之線6A-6A的截面圖。
圖6B為說明根據展示於圖5及圖6A中之實施例的接點之配置的圖6A之微電子元件的平面圖。
圖6C為說明根據展示於圖6B中之實施例之變化的微電子元件上之接點之替代配置的平面圖。
圖6D為說明根據展示於圖6B中之實施例之變化的微電子元件上之接點之另一替代配置的平面圖。
圖6E為說明根據展示於圖5及圖6A中之實施例之變化的微電子封裝之截面圖。
圖7A為進一步說明根據展示於圖5及圖6A中之實施例的端子之配置的平面圖。
圖7B為說明根據本發明之一實施例的微電子總成及與微電子總成電互連之第一微電子封裝及第二微電子封裝的截面圖。
圖7C為說明根據本發明之一實施例的微電子總成(例如，記憶體模組)之示意圖，該微電子總成包括電路面板及電連接至該電路面板之微電子封裝。
圖8為說明根據展示於圖5及圖6A中之實施例之變化的微電子封裝上之端子之替代配置的平面圖。
圖9A為說明根據展示於圖5及圖6A中之實施例之另一變化的微電子封裝上之端子之替代配置的平面圖。
圖9B為說明根據本發明之一實施例的微電子總成及與微電子總成電互連之如圖9A中所展示的第一微電子封裝及第二微電子封裝的截面圖。
圖10A為說明根據本發明之一實施例的微電子封裝之截 面圖，該微電子封裝在其中包括半導體晶片之堆疊電連接總成。
圖10B為說明根據展示於圖10A中之實施例之變化的微電子封裝之截面圖。
圖11A及圖11B為說明根據本發明之一實施例的微電子封裝之截面圖及對應俯視圖，該微電子封裝在其中包括半導體晶片之堆疊電連接總成。
圖12為說明根據本發明之一實施例的微電子封裝之截面圖，該微電子封裝在其中包括半導體晶片之堆疊電連接總成。
圖13A為說明根據展示於圖12中之實施例之變化的微電子封裝之截面圖。
圖13B為說明根據展示於圖12中之實施例之另一變化的微電子封裝之截面圖。
圖13C為說明根據展示於圖13B中之實施例之變化的微電子封裝之截面圖。
圖14A為說明根據本發明之另一實施例的微電子封裝中之端子的配置及信號指派的圖解平面圖。
圖14B為進一步說明根據展示於圖14A中之實施例的端子之配置的平面圖。
圖15為進一步說明展示於圖14A中之微電子封裝的穿過圖14A之線15-15的截面圖。
圖16A為說明根據本發明之又一實施例的微電子封裝中之端子的配置之圖解平面圖。
圖16B為進一步說明根據展示於圖16A中之實施例的端子之配置及信號指派的平面圖。
圖17A為說明根據展示於16A及圖16B中之實施例之變化的微電子封裝中之端子之配置的圖解平面圖。
圖17B為進一步說明根據展示於圖17A中之實施例的端子之配置及信號指派的平面圖。
圖18為說明根據本發明之一實施例的系統之示意性截面圖。
圖19為說明根據本發明之一實施例的系統之示意性截面圖。
100‧‧‧微電子封裝
102‧‧‧基板
104A‧‧‧端子之行
104B‧‧‧端子之行
105‧‧‧第一端子
106A‧‧‧端子之行
106B‧‧‧端子之行
107‧‧‧第二端子
108‧‧‧基板之第一表面
110‧‧‧基板之第二表面
112‧‧‧中心區
114A‧‧‧第一周邊區
114B‧‧‧第二周邊區
116‧‧‧基板之第一邊緣
118‧‧‧基板之第二邊緣
130‧‧‧微電子元件
131‧‧‧微電子元件之背面
132‧‧‧接點
134‧‧‧微電子元件之正面
136‧‧‧基板接點
154‧‧‧接合元件
170‧‧‧微電子元件之第一邊緣
172‧‧‧微電子元件之第二邊緣
173‧‧‧導線結合件
174‧‧‧軸面
175‧‧‧球

Claims (32)

  1. 一種微電子封裝，其包含：一基板，其具有一第一表面、與該第一表面對置之一第二表面，及在該第一表面處曝露之複數個基板接點，該第二表面在一第一方向上且在橫向於該第一方向之一第二方向上延伸；一微電子元件，其具有記憶體儲存陣列功能，該微電子元件具有面向該第一表面之一背面、與該第一表面對置之一正面，及各自在該正面與該背面之間延伸且平行於該正面在該第一方向上延伸的對置之第一邊緣及第二邊緣，該微電子元件具有在該正面處曝露之元件接點的一或多個行，每一行沿著該正面在一第一方向上延伸，使得垂直於該正面之一軸面沿著在該第一方向上延伸且相對於元件接點之該一或多個行而居中的一線與該正面相交；導電結構，其將該等元件接點與該等基板接點電連接；及端子之複數個平行的行，其在該第一方向上延伸、在該第二表面處曝露且與該等基板接點電連接，該等端子包括在該基板之該第二表面之一中心區中曝露的第一端子，該等第一端子經組態以攜載可由該封裝內之電路使用以自該微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊，且 其中該中心區在該第二方向上具有一寬度，該中心區之該寬度不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距之3.5倍，且該軸面與該中心區相交。
  2. 如請求項1之微電子封裝，其中第一微電子元件及第二微電子元件中之每一者體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。
  3. 如請求項1之微電子封裝，其中該等第一端子經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的所有該位址資訊。
  4. 如請求項1之微電子封裝，其中該等第一端子經組態以攜載控制該微電子元件之一操作模式的資訊。
  5. 如請求項4之微電子封裝，其中該等第一端子經組態以攜載傳送至該微電子封裝之所有命令信號，該等命令信號為寫入啟用信號、列位址選通信號及行位址選通信號。
  6. 如請求項1之微電子封裝，其中該等第一端子經組態以攜載傳送至該微電子封裝之時脈信號，該等時脈信號為用於對攜載該位址資訊之信號進行取樣的時脈。
  7. 如請求項1之微電子封裝，其中該等第一端子經組態以攜載傳送至該微電子封裝之所有記憶體庫位址信號。
  8. 如請求項1之微電子封裝，其中該等端子經組態以將該微電子封裝連接至該微電子封裝外部之至少一組件。
  9. 如請求項1之微電子封裝，其中該等元件接點包括在該微電子元件之該正面處曝露的重新分佈接點，每一重新分佈接點經由一跡線或一導通孔中之至少一者與該微電子元件之一接觸襯墊電連接。
  10. 如請求項1之微電子封裝，其中該導電結構包括自該等元件接點延伸且與該等基板接點電連接之導線結合件。
  11. 如請求項1之微電子封裝，其中該等第一端子係配置於端子之該等行中的不超過兩行中。
  12. 如請求項1之微電子封裝，其中該等第一端子係配置於端子之該等行中的一單一行中。
  13. 如請求項1之微電子封裝，其中該等第一端子係配置於端子之該等行中的不超過四行中。
  14. 如請求項1之微電子封裝，其中該基板具有在對置之該第一表面與該第二表面之間的對置之第一邊緣及第二邊緣，該第一邊緣及該第二邊緣在該第一方向上延伸，該第二表面具有分別鄰近於該第一邊緣及該第二邊緣之第一周邊區及第二周邊區，其中該中心區使該第一周邊區與該第二周邊區分離，該等端子包括在該等周邊區中之至少一者中在該第二表面處曝露的複數個第二端子，該等第二端子中之至少一些經組態以攜載不同於該位址資訊之資訊。
  15. 如請求項14之微電子封裝，其中該等第二端子中之至少一些經組態以攜載資料信號。
  16. 如請求項1之微電子封裝，其中該基板包括一介電元 件，該介電元件在該介電元件之平面中具有小於每攝氏度百萬分之(「ppm/℃」)30之一熱膨脹係數(「CTE」)。
  17. 如請求項1之微電子封裝，其中該基板包括具有小於12 ppm/℃之一CTE的一元件。
  18. 一種微電子封裝，其包含：一基板，其具有一第一表面、與該第一表面對置之一第二表面，及在該第一表面處曝露之複數個基板接點，該第二表面在一第一方向上且在橫向於該第一方向之一第二方向上延伸；一微電子元件，其具有記憶體儲存陣列功能，該微電子元件具有面向該第一表面之一背面、與該第一表面對置之一正面，及各自在該正面與該背面之間延伸且平行於該正面在該第一方向上延伸的對置之第一邊緣及第二邊緣，該微電子元件具有在該正面處曝露之元件接點的一或多個行，每一行沿著該正面在一第一方向上延伸，使得垂直於該正面之一軸面沿著在該第一方向上延伸且相對於元件接點之該一或多個行而居中之一線與該正面相交；導電結構，其將該等元件接點與該等基板接點電連接；及端子之複數個平行的行，其沿著該第二表面在該第一方向上延伸且與該等基板接點電連接，該等端子包括在該基板之該第二表面之一中心區中在該第二表面處曝露的第一端子，該等第一端子經組態以攜載可由該封裝內 之電路使用以自該微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊之大部分，且其中該中心區在該第二方向上具有一寬度，該中心區之該寬度不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距之3.5倍，且該軸面與該中心區相交。
  19. 如請求項18之微電子封裝，其中該等端子經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的該位址資訊之至少四分之三。
  20. 一種微電子封裝，其包含：一基板，其具有對置之第一表面及第二表面、在該第一表面處曝露之複數個第一基板接點及在該第一表面處曝露之複數個第二基板接點，該第一表面及該第二表面在一第一方向上且在橫向於該第一方向之一第二方向上延伸；及第一微電子元件及第二微電子元件，其各自具有記憶體儲存陣列功能，該第一微電子元件及該第二微電子元件在該第一表面上彼此隔開且具有各自在該第一方向上延伸之平行的第一邊緣，其中垂直於該基板之該第一表面的一軸面在該第一方向上延伸且在該等第一邊緣間居中，該第一微電子元件及該第二微電子元件具有面向該第一表面之背面、與該等背面對置之正面，及在該等正面處曝露之複數個接點； 導電結構，其將該第一微電子元件及該第二微電子元件之該等接點與該等第一基板接點及該等第二基板接點分別電連接；及端子之複數個平行的行，其在該第二表面處曝露且與該等第一基板接點及該等第二基板接點電連接，該等端子包括在該基板之該第二表面之一中心區中曝露的第一端子，該等第一端子經組態以攜載可由該封裝內之電路使用以自該第一微電子元件及該第二微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊，且其中該中心區在該第二方向上具有一寬度，該中心區之該寬度不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距之3.5倍，且該軸面與該中心區相交。
  21. 如請求項20之微電子封裝，其中該第一微電子元件及該第二微電子元件中之每一者體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目。
  22. 如請求項20之微電子封裝，其中該等第一端子經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的所有該位址資訊。
  23. 如請求項20之微電子封裝，其中該等第一端子經組態以攜載控制該第一微電子元件及該第二微電子元件中之一微電子元件之一操作模式的資訊。
  24. 如請求項20之微電子封裝，其中該等第一端子經組態以攜載傳送至該微電子封裝之時脈信號以及所有命令信號、位址信號及記憶體庫信號，該等命令信號為寫入啟用信號、列位址選通信號及行位址選通信號，且該等時脈信號為用於對攜載該位址資訊之信號進行取樣的時脈。
  25. 如請求項20之微電子封裝，其中該第一微電子元件及該第二微電子元件之該等正面在平行於該基板之該第一表面的一單一平面中延伸。
  26. 如請求項20之微電子封裝，其中該導電結構包括自該第一微電子元件及該第二微電子元件之該等接點延伸且與各別之該等第一基板接點及該等第二基板接點電連接的導線結合件。
  27. 如請求項20之微電子封裝，其中該等第一端子係配置於端子之該等行中的不超過四行中。
  28. 如請求項20之微電子封裝，其中該等微電子元件中之每一者的該等接點包括在該各別微電子元件之該正面處曝露的重新分佈接點，每一重新分佈接點經由一跡線或一導通孔中之至少一者與該各別微電子元件之一接觸襯墊電連接，該等重新分佈接點中之至少一些係沿著該微電子元件之該正面在至少一方向上自該各別微電子元件之該等接點移位。
  29. 如請求項20之微電子封裝，其中該基板具有在對置之該第一表面與該第二表面之間的對置之第一邊緣及第二邊 緣，該第一邊緣及該第二邊緣在該第一方向上延伸，該第二表面具有分別鄰近於該第一邊緣及該第二邊緣之第一周邊區及第二周邊區，其中該中心區使該第一周邊區與該第二周邊區分離，該等端子包括在該等周邊區中之至少一者中在該第二表面處曝露的複數個第二端子，該等第二端子中之至少一些經組態以攜載不同於該位址資訊之資訊。
  30. 如請求項29之微電子封裝，其中該等第二端子中之至少一些經組態以攜載資料信號。
  31. 一種微電子封裝，其包含：一基板，其具有對置之第一表面及第二表面、在該第一表面處曝露之複數個第一基板接點及在該第一表面處曝露之複數個第二基板接點，該第一表面及該第二表面在一第一方向上且在橫向於該第一方向之一第二方向上延伸；及第一微電子元件及第二微電子元件，其各自體現數個主動裝置以提供記憶體儲存陣列功能，該數目大於用以提供任何其他功能之主動裝置的數目，該第一微電子元件及該第二微電子元件在該第一表面上彼此隔開且具有各自在該第一方向上延伸之平行的第一邊緣，其中垂直於該基板之該第一表面的一軸面在該第一方向上延伸且在該等第一邊緣間居中，該第一微電子元件及該第二微電子元件具有面向該第一表面之背面、與該等背面對置之正面，及在該等正面處曝露之複數個接點； 導電結構，其在該等正面上方延伸，該導電結構將該第一微電子元件及該第二微電子元件之該等接點與該等第一基板接點及該等第二基板接點分別電連接；及端子之複數個平行的行，其在該第二表面處曝露且與該等第一基板接點及該等第二基板接點電連接，該等端子包括在該基板之該第二表面之一中心區中曝露的第一端子，該等第一端子經組態以攜載可由該封裝內之電路使用以自該第一微電子元件及該第二微電子元件之一記憶體儲存陣列之所有可用可定址記憶體位置當中判定一可定址記憶體位置的位址資訊之大部分，且其中該中心區在該第二方向上具有一寬度，該中心區之該寬度不超過該等端子之該等平行的行中之任何兩個鄰近行之間的一最小間距之3.5倍，且該軸面與該中心區相交。
  32. 如請求項31之微電子封裝，其中該等端子經組態以攜載可由該封裝內之該電路使用以判定該記憶體儲存陣列中之該可定址記憶體位置的該位址資訊之至少四分之三。
TW101136592A 2011-10-03 2012-10-03 用於無窗之導線結合總成之短線最小化 TWI459537B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161542553P 2011-10-03 2011-10-03
US201161542488P 2011-10-03 2011-10-03
US201261600271P 2012-02-17 2012-02-17
US13/440,313 US8405207B1 (en) 2011-10-03 2012-04-05 Stub minimization for wirebond assemblies without windows

Publications (2)

Publication Number Publication Date
TW201322415A TW201322415A (zh) 2013-06-01
TWI459537B true TWI459537B (zh) 2014-11-01

Family

ID=47146660

Family Applications (3)

Application Number Title Priority Date Filing Date
TW101136588A TWI491015B (zh) 2011-10-03 2012-10-03 用於無窗之導線接合總成之短線最小化
TW101136606A TWI511264B (zh) 2011-10-03 2012-10-03 用於無窗之導線接合總成之短線最小化
TW101136592A TWI459537B (zh) 2011-10-03 2012-10-03 用於無窗之導線結合總成之短線最小化

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW101136588A TWI491015B (zh) 2011-10-03 2012-10-03 用於無窗之導線接合總成之短線最小化
TW101136606A TWI511264B (zh) 2011-10-03 2012-10-03 用於無窗之導線接合總成之短線最小化

Country Status (5)

Country Link
EP (2) EP2766931B1 (zh)
JP (2) JP5857129B2 (zh)
KR (2) KR101945334B1 (zh)
TW (3) TWI491015B (zh)
WO (3) WO2013052411A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112015021244A2 (pt) 2014-10-03 2018-05-08 Intel Coproration pacote de matrizes empilhadas sobrepostas com colunas verticais
KR102497239B1 (ko) * 2015-12-17 2023-02-08 삼성전자주식회사 고속 신호 특성을 갖는 반도체 모듈
JP7353729B2 (ja) 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
US11227846B2 (en) * 2019-01-30 2022-01-18 Mediatek Inc. Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US11587919B2 (en) 2020-07-17 2023-02-21 Micron Technology, Inc. Microelectronic devices, related electronic systems, and methods of forming microelectronic devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027019A1 (en) * 2000-09-05 2002-03-07 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US20020043719A1 (en) * 1999-05-06 2002-04-18 Hitachi, Ltd. Semiconductor device
US6633078B2 (en) * 2000-03-21 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US6836007B2 (en) * 2002-10-01 2004-12-28 Renesas Technology Corp. Semiconductor package including stacked semiconductor chips
US20070120245A1 (en) * 2005-11-28 2007-05-31 Yasuhiro Yoshikawa Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3685947B2 (ja) * 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
DE10055001A1 (de) * 2000-11-07 2002-05-16 Infineon Technologies Ag Speicheranordnung mit einem zentralen Anschlussfeld
DE10139085A1 (de) * 2001-08-16 2003-05-22 Infineon Technologies Ag Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
JP2004221215A (ja) * 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
US7260691B2 (en) * 2004-06-30 2007-08-21 Intel Corporation Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins
US7372169B2 (en) 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
DE102006042775B3 (de) 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
TW200842998A (en) * 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
KR20100020772A (ko) * 2008-08-13 2010-02-23 주식회사 하이닉스반도체 반도체 패키지
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020043719A1 (en) * 1999-05-06 2002-04-18 Hitachi, Ltd. Semiconductor device
US6633078B2 (en) * 2000-03-21 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US20020027019A1 (en) * 2000-09-05 2002-03-07 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US6836007B2 (en) * 2002-10-01 2004-12-28 Renesas Technology Corp. Semiconductor package including stacked semiconductor chips
US20070120245A1 (en) * 2005-11-28 2007-05-31 Yasuhiro Yoshikawa Semiconductor device

Also Published As

Publication number Publication date
TW201322417A (zh) 2013-06-01
TW201322415A (zh) 2013-06-01
EP2764545A1 (en) 2014-08-13
KR101945334B1 (ko) 2019-02-07
WO2013052441A2 (en) 2013-04-11
JP2014534625A (ja) 2014-12-18
EP2766931A1 (en) 2014-08-20
JP5857129B2 (ja) 2016-02-10
WO2013052411A1 (en) 2013-04-11
EP2766931B1 (en) 2021-12-01
WO2013052441A3 (en) 2013-08-15
JP5857130B2 (ja) 2016-02-10
TWI511264B (zh) 2015-12-01
EP2764545B1 (en) 2018-07-04
WO2013052411A4 (en) 2013-07-04
JP2015501532A (ja) 2015-01-15
TWI491015B (zh) 2015-07-01
KR20140085489A (ko) 2014-07-07
KR20140085490A (ko) 2014-07-07
WO2013052448A1 (en) 2013-04-11
KR101895017B1 (ko) 2018-10-04
TW201324734A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
US10692842B2 (en) Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
TWI501254B (zh) 用於具有正交窗之多晶粒導線結合總成之短線最小化
US9373565B2 (en) Stub minimization for assemblies without wirebonds to package substrate
US20160197058A1 (en) Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
TWI546930B (zh) 在無引線接合至封裝基板之總成中使用複製信號端子組以最小化短線
TWI489611B (zh) 用於無引線接合至封裝基板之總成之短線最小化
TWI580007B (zh) 用於不具窗口之引線結合總成之使用複製端子組之短線最小化
TWI459537B (zh) 用於無窗之導線結合總成之短線最小化

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees