TWI453568B - 低熱遲滯能隙參考電壓電路 - Google Patents

低熱遲滯能隙參考電壓電路 Download PDF

Info

Publication number
TWI453568B
TWI453568B TW099105352A TW99105352A TWI453568B TW I453568 B TWI453568 B TW I453568B TW 099105352 A TW099105352 A TW 099105352A TW 99105352 A TW99105352 A TW 99105352A TW I453568 B TWI453568 B TW I453568B
Authority
TW
Taiwan
Prior art keywords
group
reference voltage
individual transistors
transistors
circuit
Prior art date
Application number
TW099105352A
Other languages
English (en)
Other versions
TW201042417A (en
Inventor
Michael Brian Anderson
Robert C Dobkin
Brendan John Whelan
Original Assignee
Linear Techn Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Techn Inc filed Critical Linear Techn Inc
Publication of TW201042417A publication Critical patent/TW201042417A/zh
Application granted granted Critical
Publication of TWI453568B publication Critical patent/TWI453568B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Description

低熱遲滯能隙參考電壓電路
本揭示案係關於參考電壓電路，其包括能隙參考電壓電路，其中該電路中之兩個電晶體之射極面積之間的比例之改變可對該參考電壓之穩定性造成不利影響。
儘管輸入電壓、溫度及/或其他條件改變，但是參考電壓電路可提供一大體上恆定的輸出電壓。
該輸出電壓之穩定性可視兩個電晶體之射極面積之間的比例之穩定性而定，該等電晶體中之一者可具有大體上大於另一者之射極面積。然而，彼比例可受熱遲滯-機械應力影響，該等應力係因溫度改變而不均勻地强加於該等電晶體之不同部分上。此在該參考電壓電路係於單一晶片上時尤為真切。
已進行努力以補償熱遲滯之該等不利影響。舉例而言，使具有較小射極面積之電晶體位於個別電晶體之一群組內的中心處，該等個別電晶體共同充當具有較大射極面積之電晶體。然而，由於某些類型之應力，此方法可能無法解决問題。
一單一晶片上之一電路可經組態以產生一大體上恆定的參考電壓。該電路可包括個別電晶體之一第一群組及一第二群組之一排列。個別電晶體之該第一群組在該電路中可共同充當具有一第一射極面積之一第一複合電晶體，該第一射極面積等於個別電晶體之該第一群組的射極之組合面積。個別電晶體之該第二群組在該電路中可共同充當具有一第二射極面積之一第二複合電晶體，該第二射極面積等於個別電晶體之該第二群組的射極之組合面積。該第二射極面積可大於該第一射極面積。該恆定參考電壓之穩定性可視該第一射極面積與該第二射極面積之間的比例之穩定性而定。個別電晶體之該第一群組可不在個別電晶體之該第二群組之一排列的中心處。
該恆定參考電壓因熱遲滯而產生的變化在攝氏40度之溫度範圍內可小於百萬分之200。
此等以及其他元件、步驟、特徵結構、目的、利益及優點現將由以下【實施方式】、隨附圖式及申請專利範圍之回顧可更加明白。
現論述說明性實施例。可使用其他實施例作為添加或替代。顯而易見或不必要之細節可能被省略以節約空間或更有效的呈現。相反地，某些實施例可在不具備所揭示之所有細節的情况下實施。
儘管輸入電壓、溫度及/或其他參數改變，但是參考電壓可提供一大體上恆定的輸出電壓。
該輸出電壓之穩定性可視兩個電晶體之射極面積之間的比例之穩定性而定，該等電晶體中之一者可具有大體上大於另一者之射極面積。然而，彼比例可受熱遲滯-機械應力影響，該等應力係藉由溫度改變不均勻地强加於該等射極面積之不同部分上。此在該參考電壓電路係含於單一晶片上時尤為真切。
第1圖繪示使用布羅考(Brokaw)單元之一能隙參考電壓電路。
如第1圖中所繪示，儘管輸入電壓105變化，但是該電路可包括提供一大體上恆定之輸出電壓103的一放大器101。該電路可包括電阻器107、109、111及113。該電路亦可包括一微分基極至射極電壓產生器電路(「△VBE 」)115，該電壓產生器電路可包括一電晶體Q1及一電晶體Q2。該電晶體Q1亦可充當一基極至射極電壓產生器(「VBE 」)。
電晶體Q1之射極面積可大體上小於電晶體Q2之射極面積。輸出電壓103之穩定性可視此等兩個射極面積之間的比例之穩定性而定。
電晶體Q2可為一複合電晶體，該複合電晶體由個別電晶體之一群組組成。組成複合電晶體Q2之個別電晶體之群組中的射極之組合面積的射極面積與電晶體Q1之射極面積之間的比例可指示於一示意圖上。第1圖中繪示此之一實例。第1圖藉由複合電晶體Q2旁之「8」及電晶體Q1旁之「1」來圖示8:1之比例。在該組態中，個別Q1電晶體可稱為1×△VBE 電晶體且複合電晶體Q2可稱為N×△VBE 電晶體，其中N表示此比例中之分子。
如大體上與參考電壓相關之上文所示，輸出電壓103之穩定性可視電晶體Q1之射極面積與複合電晶體Q2之組合射極面積之間的比例之穩定性而定。亦如上文所指示，彼比例可受熱遲滯-機械應力影響，該等應力係藉由溫度改變不均勻地强加於包含此等電晶體之射極面積之不同部分上。此在該參考電壓電路係於單一晶片上時尤為真切。
第2圖繪示一先前技術的個別電晶體之一維排列，其中個別Q1電晶體在一能隙參考電路中之為1×△VBE ，個別Q2電晶體之一群組在該能隙參考電路中為N×△VBE ，且該個別Q1電晶體係位於個別Q2電晶體之該群組內之中心處。
若機械應力之梯度沿X方向為線性的，則第2圖中之電晶體Q1及Q2之組態可有助於降低輸出電壓103之熱遲滯，以使得外加於Q1及Q2上之平均應力幾乎相等。然而，若該梯度存在一非線性分量，以使得Q1上之平均應力與Q2上之平均應力不同，則Q1之射極面積與Q2之射極面積之間的比例可改變，因此對輸出電壓103之穩定性造成不利影響。
第3圖圖示一先前技術的個別電晶體之二維排列，其中在一能隙參考電路中個別Q1電晶體為1×△VBE ，在該能隙參考電路中個別Q2電晶體之一群組為N×△VBE ，且該個別Q1電晶體係位於個別Q2電晶體之該群組內之中心處。
與第2圖中所繪示之組態相比而言，當該應力梯度存在一非線性分量時，第3圖中所繪示之組態可藉由减小給定數目之電晶體之陣列的總寬度或總長度而有助於補償。然而，第3圖中所繪示之組態可能需要該應力梯度為完全線性的及/或在X及Y方向皆以Q1電晶體為中心。此等條件可能並不總是存在。當此等條件不存在時，可能對輸出電壓造成不利影響。
第4圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組不在個別Q2電晶體之一較大群組之中心處。
第4圖中所繪示之個別電晶體之排列可用於第1圖中所繪示之Q1及Q2或用於任何其他參考電壓電路中。第4圖中所繪示之排列與第2圖及第3圖中所繪示之排列之根本不同之處在於：具有較小射極面積之電晶體Q1不在具有較大射極面積之複合電晶體Q2之排列的中心處。另一不同之處在於：具有較小射極面積之電晶體Q1現亦為一複合電晶體，該複合電晶體由若干個別電晶體之組合形成。該複合電晶體Q1可稱為M×裝置，其中組成複合電晶體Q2及Q1之個別電晶體之數目的比例經表示為N:M。
第4圖中所繪示之個別電晶體之排列可具有一或多個額外特徵。舉例而言，所有該等個別電晶體可具有大體上相同的射極面積及/或可為大體上相同。個別Q2電晶體之群組的數目可為個別Q1電晶體之群組的數目的至少六倍。個別Q1電晶體之數目可為一整數的四倍。個別Q1電晶體之每一相鄰對可由該等個別Q2電晶體中之一或多者分離。該等個別Q1及Q2電晶體之二維排列之周邊的形狀可近似為橢圓形、圓形、矩形、三角形、正方形或關於兩個垂直軸大體上對稱的任何其他形狀，該兩個垂直軸位於該排列之平面內。該等個別Q1電晶體可圍繞該等個別Q2電晶體對稱地排列。組成複合Q1電晶體及/或複合Q2電晶體之個別電晶體之群組可具有一共同的幾何中心。該等個別電晶體之該二維排列可大體上位於單一晶片上之中心處，如在第4圖中由虛交叉線所圖示。第4圖中所圖示之該排列可導致輸出參考電壓之熱遲滯小於在個別Q1電晶體位於個別Q2電晶體之排列中心處的情况下將會產生之輸出參考電壓之熱遲滯。
在第4圖中，個別Q2電晶體與個別Q1電晶體之比例為25:4。該比例可為不同的，諸如50:8、26:4、25:8、26:8、50:4或任何其他大於1之比例。
第5圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組並不在個別Q2電晶體之一較大群組之中心處，且其中個別Q2電晶體與個別Q1電晶體之比例及個別Q1電晶體之數目大於第4圖中之比例及數目。
如第5圖中所繪示，個別Q2電晶體與個別Q1電晶體之比例為81:12。該比例為比第4圖中所繪示之比例更大的比例。該等個別Q1電晶體之數目亦為大體上更大。此等差異皆可改良輸出參考電壓之穩定性。除此等差異異之外，上文結合第4圖中之該等個別Q1及Q2電晶體所論述之所有規格、考慮及變化在此可同等地適用。舉例而言，可使用用於複合電晶體Q2及Q1之該等個別電晶體之間的不同比例以及用於每一複合電晶體之個別電晶體之不同數目。
第6圖繪示使用多布金(Dobkin)架構之一能隙參考。如第6圖中所繪示，儘管輸入電壓605改變，但是該能隙參考可包括提供一大體上恆定之輸出電壓603的一放大器601。該電路可包括電阻器607、609、611及613。該電路亦可包括一△VBE 產生器615，該△VBE 產生器可包括一電晶體Q1及一電晶體Q2。一第三電晶體Q3可充當一VBE 產生器。
上文結合第1圖、第4圖及第5圖中之Q1及Q2所論述之所有規格、組態及變化亦可分別適用於第6圖中之Q1及Q2。此外，如同第1圖、第4圖及第5圖中之Q1，第三電晶體Q3可為由個別電晶體之一第三群組組態之一複合電晶體。複合電晶體Q3之集體射極面積可類似地或可非類似地小於複合電晶體Q1之集體射極面積。輸出電壓603之穩定性可類似地視複合電晶體Q1、Q2及Q3之集體射極面積之間的各種比例之穩定性而定。
第7圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組及個別Q3電晶體之一較小群組兩者皆不在個別Q2電晶體之一較大群組之中心處。第7圖中所繪示之個別電晶體之排列可用於第6圖中所繪示之Q1、Q2及Q3電晶體或用於任何其他參考電壓電路中。
如第7圖中所繪示，該等個別Q3電晶體可類似地不在該等個別Q2電晶體之排列的中心處。該等個別Q3電晶體亦可適用上文結合第4圖及第5圖中之該等個別Q1電晶體所論述之所有規格、組態及變化。舉例而言，所有該等個別電晶體可具有大體上相同的射極面積及/或可為大體上相同。個別Q3電晶體之數目以及個別Q3電晶體之數目與個別Q2電晶體之數目之間的比例亦可變化。個別Q3電晶體之數目與個別Q1電晶體之數目之間的比例亦可變化。此外，如第7圖中所圖示，該等個別Q3電晶體可圍繞該等個別Q2電晶體對稱地排列，且個別電晶體之所有三個群組可具有一共同的幾何中心。該等個別Q1、Q2及Q3電晶體之二維排列之周邊的形狀可近似為橢圓形、圓形、矩形、三角形、正方形或關於兩個垂直軸大體上對稱的任何其他形狀，該兩個垂直軸位於該排列之平面內。該等個別電晶體之該二維排列可大體上位於單一晶片上之中心處，如在第7圖中由虛交叉線所圖示。此外，如第4圖及第5圖中所繪示之該等排列，第7圖中所繪示之該等個別電晶體之排列可導致參考電壓輸出之熱遲滯小於在個別Q3電晶體之該群組位於個別Q2電晶體之該群組之排列中心處的情况下將會產生的參考電壓輸出之熱遲滯。
第8圖繪示一參考電壓中之個別電晶體之一維排列，其中個別Q1電晶體之一較小群組並不在個別Q2電晶體之一較大群組之中心處。除了在該等個別Q1及Q2電晶體之排列形狀方面的差異之外，第8圖中之該等個別Q1及Q2電晶體可適用上文結合其他個別Q1及Q2電晶體實施例所論述之所有相同規格、組態及變化。
第8圖中所繪示之組態以及已論述之Q1及Q2之所有其他組態可結合一參考電壓使用，其中該參考電壓在攝氏40、80或120度之溫度範圍內因熱遲滯產生之變化小於百萬分之200。該參考電壓亦可在此等溫度範圍之一者內變化小於百萬分之100或小於百萬分之50。
該等Q1及Q2電晶體亦可彼此偏移。舉例而言，第9圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組並不在個別Q2電晶體之一較大群組之中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。第10圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組在個別Q2電晶體之一較大群組之間但並非在其中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。第11圖繪示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組圍繞個別Q2電晶體之一較大群組且並非在其中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。
已論述之元件、步驟、特徵結構、目的、利益及優點僅為說明性的。其以及關於其之論述並不意欲以任何方式限制保護之範疇。本發明亦涵蓋諸多其他實施例。此等實施例包括具有較少、額外及/或不同元件、步驟、特徵結構、目的、利益及優點之實施例。此等實施例亦包括其中該等元件及/或步驟經不同地排列及/或排序之實施例。
舉例而言，可在除了圍繞個別電晶體之該排列之周邊之外或與其不同的位置處(諸如在該排列之內部)分配該等個別Q1及Q3(在出現時)電晶體。當個別電晶體之排列具有轉角時，個別Q1及Q3(在出現時)電晶體可經定位於此等轉角處。該等個別Q1及Q3(在出現時)電晶體中之一或多者可經置放於該晶片之中心內。
每一個別電晶體之射極尺寸以及每一電晶體之構造及類型可變化。舉例而言，可使用PNP電晶體及/或其他類型之電晶體作為已圖示之NPN電晶體之添加或替代。
可使用電晶體、該電路中之其他裝置及/或其他電路之間的不同類型之選路金屬。
可使用其他類型之參考電壓電路作為添加或替代。舉例而言，可使用維德拉(Widlar)電池能隙電路。
各種排列之長度與寬度之間的比例可為不同。舉例而言，該排列可比第4圖、第5圖及第7圖中所繪示的排列更窄、更寬或甚至為正方形。
電晶體Q1、Q2及Q3可能並不全部為相同類型之電晶體。或者，該總陣列可分成實體上不同的區(即實體分離)，諸如四個正方形，每一者在晶片之每一轉角處。另外，每一個別區可具有一先前類型(諸如第2圖或第3圖)，但在將其視為一整體時，其呈現以下特徵：聚合M×裝置並不在聚合N×裝置之中心處。或者，M×及N×裝置可能不是雙極裝置，而是可隨溫度產生一可預測電壓之任何種類的裝置，諸如可產生△VGS 之MOSFET或可產生△VD 之任何種類之二極體。或者，該電路可用作一參考電流而非一參考電壓，以使得該參考電壓經緩衝且經驅入一已知電阻中以形成I=VREF /R，或以使得一與溫度成比例改變之電流得以與一與溫度成反比例改變之電流(諸如可由VBE /R產生)組合，以形成在本質上與溫度恆定的一電流。
除非另作說明，否則本說明書中(包括隨後之申請專利範圍中)所闡述之所有量測、值、額定值、位置、量值、尺寸及其他規格為近似的、非精確的。其意欲具有一合理的範圍，該範圍與其相關之功能相符且與此項技術中與其有關之習慣相符。
本揭示案中已引用之所有論文、專利、專利申請案及其他公開案在此以引用之方式併入本文。
在申請專利範圍中使用措辭「用於...之構件」(「means for」)時，其意欲且應解釋為涵蓋已描述之相應結構及材料及其均等物。類似地，在申請專利範圍中使用措辭「用於...之步驟」(「step for」)時，其涵蓋已描述之相應動作及其均等動作。無此等措辭意謂申請專利範圍並非意欲且不應解釋為限於相應結構、材料或動作或其均等物中之任一者。
已陳述或說明之任何內容並非意欲或不應解釋為引起任何元件、步驟、特徵結構、目的、利益、優點或均等物專用於公衆，不管其是否在申請專利範圍中被敘述。
保護之範疇僅受以下申請專利範圍限制。在根據本說明書及後續之申請歷程(prosecution history)解釋時，彼範疇意欲且應解釋為與申請專利範圍中所使用之語言之一般意義相符一般廣泛，且應解釋為涵蓋所有結構及功能均等物。
101．．．放大器
103．．．輸出電壓
105．．．輸入電壓
107、109、111、113．．．電阻器
115．．．微分基極至射極電壓產生器電路(「△VBE 」)
601．．．放大器
605．．．輸入電壓
607、609、611、613．．．電阻器
615．．．△VBE 產生器
Q1．．．電晶體
Q2．．．電晶體
Q3．．．第三電晶體
諸圖式揭示說明性實施例。該等圖式並未闡述所有實施例。可使用其他實施例作為添加或替代。可省略可能顯而易見或不必要之細節以節約空間或為了更有效的說明。相反地，可在無需所揭示之所有細節的情况下實施一些實施例。在不同圖式中出現相同元件符號時，其意欲指相同或類似元件或步驟。
第1圖圖示使用布羅考(Brokaw)電池之一能隙參考電壓電路。
第2圖圖示一先前技術的個別電晶體之一維排列，其中在一能隙參考電路中個別Q1電晶體為1×△VBE ，在該能隙參考電路中個別Q2電晶體之一群組為N×△VBE ，且該個別Q1電晶體係位於個別Q2電晶體之該群組內之中心處。
第3圖圖示一先前技術的個別電晶體之二維排列，其中在一能隙參考電路中個別Q1電晶體為1×△VBE ，在該能隙參考電路中個別Q2電晶體之一群組為N×△VBE ，且該個別Q1電晶體係位於個別Q2電晶體之該群組內之中心處。
第4圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組不在個別Q2電晶體之一較大群組之中心處。
第5圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組不在個別Q2電晶體之一較大群組之中心處，且其中個別Q1電晶體之數目大體上大於第4圖中之數目。
第6圖圖示使用多布金(Dobkin)架構之一能隙參考。
第7圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組及個別Q3電晶體之一較小群組兩者皆不在個別Q2電晶體之一較大群組之中心處。
第8圖圖示一參考電壓中之個別電晶體之一維排列，其中個別Q1電晶體之一較小群組不在個別Q2電晶體之一較大群組之中心處。
第9圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組不在個別Q2電晶體之一較大群組之中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。
第10圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組在個別Q2電晶體之一較大群組之間但非在其中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。
第11圖圖示一參考電壓中之個別電晶體之二維排列，其中個別Q1電晶體之一較小群組圍繞個別Q2電晶體之一較大群組且並非在其中心處，且其中在Q1電晶體與Q2電晶體之間存在一偏移。
Q1．．．電晶體
Q2．．．電晶體

Claims (22)

  1. 一種參考電壓電路，其包含：一電路，其位於一單晶片上，該電路經組態以產生一大體上恆定的參考電壓，該電路包括個別電晶體之一第一群組及一第二群組的一個二維排列，該二維排列經組態以使得：個別電晶體之該第一群組在該電路中共同充當具有一第一射極面積之一第一複合電晶體，該第一射極面積等於個別電晶體之該第一群組的射極之組合面積；及個別電晶體之該第二群組在該電路中共同充當具有一第二射極面積之一第二複合電晶體，該第二射極面積等於個別電晶體之該第二群組的射極之組合面積且大於該第一射極面積，其中：該電路經組態以使得該恆定參考電壓之穩定性視該第一射極面積與該第二射極面積之間的比例之穩定性而定；及個別電晶體之該第一群組不在個別電晶體之該第二群組之一排列的中心處。
  2. 如申請專利範圍第1項之參考電壓電路，其中該二維排列包括個別電晶體之一第三群組，該二維排列經組態以使得個別電晶體之該第三群組在該電路中共同充當具有一第三射極面積之一第三複合電晶體，該第三射極面 積等於個別電晶體之該第三群組的射極之組合面積，其中：該電路經組態以使得該恆定參考電壓之該穩定性視該第三射極面積與該第二射極面積之間的比例之穩定性而定；及個別電晶體之該第三群組不在個別電晶體之該第二群組之一排列的中心處。
  3. 一種參考電壓電路，其包含：一電路，其位於一單一晶片上，該電路經組態以產生一大體上恆定的參考電壓，該電路包括個別電晶體之一第一群組及一第二群組之一排列，該排列經組態以使得：個別電晶體之該第一群組在該電路中共同充當具有一第一射極面積之一第一複合電晶體，該第一射極面積等於個別電晶體之該第一群組的射極之組合面積；及個別電晶體之該第二群組在該電路中共同充當具有一第二射極面積之一第二複合電晶體，該第二射極面積等於個別電晶體之該第二群組的射極之組合面積且大於該第一射極面積，其中：該電路經組態以使得該恆定參考電壓之穩定性視該第一射極面積與該第二射極面積之間的比例之穩定性而定；個別電晶體之該第一群組不在個別電晶體之該第二 群組之一排列的中心處；及該恆定參考電壓因熱遲滯而產生的變化在一攝氏40度之溫度範圍內小於百萬分之200。
  4. 如申請專利範圍第1項或第3項之參考電壓電路，其中所有該等個別電晶體具有大體上相同的射極面積。
  5. 如申請專利範圍第4項之參考電壓電路，其中所有該等個別電晶體大體上為相同。
  6. 如申請專利範圍第4項之參考電壓電路，其中該第二群組之該等個別電晶體數量為該第一群組中之該等個別電晶體之數量的至少六倍。
  7. 如申請專利範圍第1項或第3項之參考電壓電路，其中該第一群組中之該等個別電晶體之該數量為一整數的四倍。
  8. 如申請專利範圍第1項或第3項之參考電壓電路，其中該第一群組中之該等個別電晶體之每一相鄰對係藉由該第二群組中之該等個別電晶體中之一或多者分離。
  9. 如申請專利範圍第2項之參考電壓電路，其中該第一群組及該第三群組中之該等個別電晶體之每一相鄰對係 藉由該第二群組中之該等個別電晶體中之一或多者分離。
  10. 如申請專利範圍第1項或第3項之參考電壓電路，其中該等個別電晶體之該二維排列之周邊近似為橢圓形。
  11. 如申請專利範圍第1項或第3項之參考電壓電路，其中個別電晶體之該第一群組係圍繞個別電晶體之該第二群組對稱地排列。
  12. 如申請專利範圍第11項之參考電壓電路，其中個別電晶體之該第一群組及該第二群組具有一共同的幾何中心。
  13. 如申請專利範圍第2項之參考電壓電路，其中個別電晶體之該第一群組及該第三群組係圍繞個別電晶體之該第二群組對稱地排列。
  14. 如申請專利範圍第13項之參考電壓電路，其中個別電晶體之該第一群組、該第二群組及該第三群組具有一共同的幾何中心。
  15. 如申請專利範圍第1項或第3項之參考電壓電路，其中個別電晶體之該排列大體上位於該單一晶片上的中心 處。
  16. 如申請專利範圍第1項或第3項之參考電壓電路，其中該電路包括一能隙參考電壓電路。
  17. 如申請專利範圍第16項之參考電壓電路，其中該能隙參考電路包括：一微分基極至射極電壓產生器，其包括該第一及該第二複合電晶體；及一基極至射極電壓產生器，其包括該第一複合電晶體。
  18. 如申請專利範圍第2項之參考電壓電路，其中該電路包括一能隙參考電壓電路，且該能隙參考電路包括：一微分基極至射極電壓產生器，該微分基極至射極電壓產生器包括該第一複合電晶體及該第二複合電晶體；及一基極至射極電壓產生器，該基極至射極電壓產生器包括該第三複合電晶體。
  19. 如申請專利範圍第1項或第3項之參考電壓電路，其中個別電晶體之該第一群組及該第二群組之該排列導致該參考電壓中之該熱遲滯小於在個別電晶體之該第一群組位於個別電晶體之該第二群組之一排列的中心處的情况下將會產生的該參考電壓中之熱遲滯。
  20. 如申請專利範圍第2項之參考電壓電路，其中個別電 晶體之該第一群組、該第二群組及該第三群組之該排列導致該參考電壓中之該熱遲滯小於在個別電晶體之該第一群組及該第三群組位於個別電晶體之該第二群組之一排列的中心處的情况下將會產生的該參考電壓中之熱遲滯。
  21. 如申請專利範圍第3項之參考電壓電路，其中該恆定參考電壓因熱遲滯而產生的變化在一攝氏80度之溫度範圍內小於百萬分之200。
  22. 如申請專利範圍第3項之參考電壓電路，其中該恆定參考電壓因熱遲滯而產生的變化在一攝氏120度之溫度範圍內小於百萬分之200。
TW099105352A 2009-05-29 2010-02-24 低熱遲滯能隙參考電壓電路 TWI453568B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/474,938 US7772920B1 (en) 2009-05-29 2009-05-29 Low thermal hysteresis bandgap voltage reference

Publications (2)

Publication Number Publication Date
TW201042417A TW201042417A (en) 2010-12-01
TWI453568B true TWI453568B (zh) 2014-09-21

Family

ID=42536556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099105352A TWI453568B (zh) 2009-05-29 2010-02-24 低熱遲滯能隙參考電壓電路

Country Status (3)

Country Link
US (1) US7772920B1 (zh)
EP (2) EP2728431B1 (zh)
TW (1) TWI453568B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466666B2 (en) 2012-05-03 2016-10-11 Analog Devices Global Localized strain relief for an integrated circuit
US9786609B2 (en) 2013-11-05 2017-10-10 Analog Devices Global Stress shield for integrated circuit package
US9299692B2 (en) * 2014-02-07 2016-03-29 Analog Devices Global Layout of composite circuit elements
DE102015101549B4 (de) * 2014-02-07 2017-01-26 Analog Devices Global Anordnung zusammengesetzter Schaltungselemente sowie zugehöriges Herstellungsverfahren
TWI751335B (zh) * 2017-06-01 2022-01-01 日商艾普凌科有限公司 參考電壓電路以及半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315856A1 (en) * 2007-06-21 2008-12-25 Kabushiki Kaisha Toshiba Bandgap reference voltage generator circuit
US20090153125A1 (en) * 2007-12-13 2009-06-18 Kenji Arai Electronic circuit
TW200928656A (en) * 2007-12-26 2009-07-01 Dongbu Hitek Co Ltd Bandgap reference voltage generating circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3887863A (en) 1973-11-28 1975-06-03 Analog Devices Inc Solid-state regulated voltage supply
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
US4447784B1 (en) 1978-03-21 2000-10-17 Nat Semiconductor Corp Temperature compensated bandgap voltage reference circuit
US5440305A (en) 1992-08-31 1995-08-08 Crystal Semiconductor Corporation Method and apparatus for calibration of a monolithic voltage reference
JPH10228326A (ja) * 1997-02-14 1998-08-25 Canon Inc 定電圧出力回路
US6172555B1 (en) * 1997-10-01 2001-01-09 Sipex Corporation Bandgap voltage reference circuit
US6232828B1 (en) * 1999-08-03 2001-05-15 National Semiconductor Corporation Bandgap-based reference voltage generator circuit with reduced temperature coefficient
JP3367500B2 (ja) * 2000-03-15 2003-01-14 日本電気株式会社 半導体装置
US6563370B2 (en) * 2001-06-28 2003-05-13 Maxim Integrated Products, Inc. Curvature-corrected band-gap voltage reference circuit
US7118273B1 (en) * 2003-04-10 2006-10-10 Transmeta Corporation System for on-chip temperature measurement in integrated circuits
US6858917B1 (en) * 2003-12-05 2005-02-22 National Semiconductor Corporation Metal oxide semiconductor (MOS) bandgap voltage reference circuit
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
US7193454B1 (en) * 2004-07-08 2007-03-20 Analog Devices, Inc. Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
JP2007173463A (ja) * 2005-12-21 2007-07-05 Ricoh Co Ltd 基準電圧発生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315856A1 (en) * 2007-06-21 2008-12-25 Kabushiki Kaisha Toshiba Bandgap reference voltage generator circuit
US20090153125A1 (en) * 2007-12-13 2009-06-18 Kenji Arai Electronic circuit
TW200928656A (en) * 2007-12-26 2009-07-01 Dongbu Hitek Co Ltd Bandgap reference voltage generating circuit

Also Published As

Publication number Publication date
EP2728431A1 (en) 2014-05-07
EP2728431B1 (en) 2015-06-17
TW201042417A (en) 2010-12-01
EP2284640B1 (en) 2014-04-09
US7772920B1 (en) 2010-08-10
EP2284640A1 (en) 2011-02-16

Similar Documents

Publication Publication Date Title
TWI453568B (zh) 低熱遲滯能隙參考電壓電路
US6492697B1 (en) Hall-effect element with integrated offset control and method for operating hall-effect element to reduce null offset
US5773728A (en) Force transducer and method of fabrication thereof
CN105652220B (zh) 霍尔传感器及其温度分布造成的偏移的补偿方法
US7626377B2 (en) Hall-effect device with merged and/or non-merged complementary structure
Basov Development of high-sensitivity pressure sensor with on-chip differential transistor amplifier
Mahfuz et al. Designing a bileg silicon-nanowire thermoelectric generator with cavity-free structure
Mohsenzade et al. Reliability enhancement of power IGBTs under short-circuit fault condition using short-circuit current limiting-based technique
TW200405651A (en) Compact non-linear HBT array
GB2157887A (en) Integrated circuit with stress-isolated hall element
EP3203253A1 (en) Hall sensor
WO2013140984A1 (ja) ホールセンサ
Mita et al. Progress and opportunities in high-voltage microactuator powering technology towards one-chip MEMS
JPS62260376A (ja) 集積回路チツプ
Fujita et al. Development of novel transistor and thyristor composed of LED and photodiode
WO2013140985A1 (ja) ホールセンサ
Auberton-Herve et al. SOI-based devices: status overview
JPS61152068A (ja) 半導体装置
JPH01268050A (ja) 拡散抵抗素子
JP2014016189A (ja) 半導体センサ
JPH09260597A (ja) 半導体回路および半導体回路の製造方法
JPH09129820A (ja) 半導体装置
JPH03101160A (ja) 半導体集積回路における抵抗回路装置
JPS63169764A (ja) 温度補償型半導体装置
JPH08162645A (ja) 力学量センサ