TWI447885B - 電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法 - Google Patents

電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法 Download PDF

Info

Publication number
TWI447885B
TWI447885B TW097140950A TW97140950A TWI447885B TW I447885 B TWI447885 B TW I447885B TW 097140950 A TW097140950 A TW 097140950A TW 97140950 A TW97140950 A TW 97140950A TW I447885 B TWI447885 B TW I447885B
Authority
TW
Taiwan
Prior art keywords
contact
electronic device
package
type
device package
Prior art date
Application number
TW097140950A
Other languages
English (en)
Other versions
TW200929497A (en
Inventor
Andrew George Holland
Martyn Robert Owen
Original Assignee
Cambridge Silicon Radio Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Silicon Radio Ltd filed Critical Cambridge Silicon Radio Ltd
Publication of TW200929497A publication Critical patent/TW200929497A/zh
Application granted granted Critical
Publication of TWI447885B publication Critical patent/TWI447885B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法 發明領域
本發明關於一種封裝的電子裝置，諸如積體電路(ICs)。
 發明背景
積體電路通常製造在矽晶圓上。晶圓可攜帶多個分別的ICs。晶圓被切割使得各IC在單一的晶粒上，晶粒然後封裝以保護絕緣外罩的內部，絕緣外罩具有外接觸，藉著這些外接觸可以與IC為電氣連接。
第1圖顯示四種型式之IC封裝的部分截面。各型封裝中相同的元件編號表示相似的組件。
封裝1為四方扁平封裝(QFP)。IC晶粒2以黏劑4安裝至一晶粒貼附墊3。引線5藉佈線6貼附至晶粒且整個總成被封入絕緣材料塊7內。於QFP封裝中，引線5延伸至絕緣材料塊7之佔位面積(footprint)的外部。
封裝8為四方扁平無引線(QFN)封裝。於此封裝中，引線5與塊7的下表面齊平且位於塊的佔位面積內。因為引線未延伸至塊之佔位面積的外部，所以QFN技術可以生成比QFP技術還小的封裝。
封裝9為引線上晶片(COL)封裝。於此封裝中，引線延伸至晶粒的下方，所以係引線而非晶粒貼附墊支持晶粒。引線依然藉由佈線6連接至晶粒。
封裝10為線片上覆晶(FOL)封裝。於此封裝中，引線直接藉著焊球11耦合至晶粒而不需要佈線。
最後，封裝12為球閘陣列(BGA)封裝。晶粒耦合至電路板13，電路板與晶粒一起被封裝於塊7中。電路板含有終止於塊之佔位面積內之暴露墊的軌道14。於封裝1、8、9及10中，引線5繞著封裝的周邊而終止，然而於BGA中，其排列允許墊14被構形於塊7之下表面上方的一陣列內。
所有的這些封裝排列都有缺點。QFP封裝相當的大，因為引線延伸至塊7外部。於QFN、COL及FCOL封裝中，外接觸以一列的方式繞著封裝的週邊而排列，但是如果連接想要信賴地接至外接觸，此種排列就會限制可提供之外接觸的數目。BGA封裝允許外接觸被散佈於封裝面積的上方，但是其需要電路板13，如此則增加了費用。
所以，需要一種用於電子裝置的改良式封裝設計。
 發明概要
依據該本發明之第一面向，提供一種電子裝置封裝，其包括：一絕緣材料塊；一電子裝置，其設置於該絕緣材料塊內且於其上具有一套接觸墊；及一套導電接觸構件，其至少部分地設置於該絕緣材料內，各接觸構件延伸於個別的外接觸點及內接觸點之間，接觸構件於外接觸點暴露於該塊的表面，接觸構件從內接觸點電氣耦合至該電子裝置上的個別接觸墊，各內接觸點位在該電子裝置之佔位面積(footprint)的外部，該套接觸構件，包括：至少一個第一型接觸構件，其外接觸點至少部分地位於該電子裝置之佔位面積內；及至少一個第二型接觸構件，其整個位於該電子裝置之佔位面積的外部。
依據該本發明之第二面向，提供一種製造電子裝置封裝的方法，該方法包括：將一套導電接觸構件附接至其上具有一套接觸墊的一電子裝置，各接觸構件延伸於個別的外接觸點及內接觸點之間，該接觸構件從該內接觸點電氣耦合至該電子裝置上之個別的接觸墊，各內接觸點位於該電子裝置之佔位面積的外部，且該套接觸構件包括至少一個第一型接觸構件及至少一個第二型接觸構件，第一型接觸構件的外接觸點至少部分地位於該電子裝置之佔位面積內，該第二型接觸構件係整個位於該裝置之佔位面積的外部；及包覆該裝置於一絕緣材料塊內，使得該接觸構件的外接觸點被暴露於該塊的表面。
數個該接觸構件沿著該電子裝置之一邊緣排列成一列，該數個接觸構件沿著該列以該第一型與該第二型交替之方式排列。
該數個接觸構件平行該絕緣材料塊的一邊緣聚集地延伸。
該數個接觸構件的內接觸點實質地在同一直線上。或者，該數個接觸構件中之第一型接觸構件之內接觸點的位置比該數個接觸構件中之第二型接觸構件之內接觸點的位置更接近該電子裝置。
該數個接觸構件之相鄰對的該外接觸點朝垂直該數個接觸構件之延伸方向(extent)實質地對齊。該數個接觸構件之相鄰接觸構件的該外接觸點朝平行該數個接觸構件之延伸方向(extent)偏移。
該絕緣材料塊具有一基底，該外接觸點被暴露於該基底。
於平行該絕緣材料塊之基底的一平面中，各該第二型接觸構件具有一不變的截面。
該第一型接觸構件在其等之內接觸點的寬度小於該第一型接觸構件在其等之外接觸點的寬度。平行例如該封裝的基底或該電子裝置的平面適宜地測定該寬度。
該第一型接觸構件或各第一型接觸構件被暴露於位在該電子裝置之佔位面積內部與外部兩者之該塊的表面。或者，該第一型接觸構件被暴露於僅位在該電子裝置之佔位面積內部之該絕緣材料塊的表面。
該第一型接觸構件在其等之內接觸點的深度小於該第一型接觸構件在其等之外接觸點的深度。垂直例如該封裝的基底或該電子裝置的平面適宜地測定該深度。
該第一型接觸構件可由蝕刻金屬，例如蝕刻銅而形成。藉此等手段，或其他手段諸如摺疊，第一型接觸構件的一些部分可從內部朝向該封裝之一側的方向進一步延伸，於該側上，該些部分比其他部分暴露更多。
各接觸構件藉由至該電子裝置上之個別接觸墊的佈線而電氣地耦合。
各接觸構件由單一材料元件構成。
至少一些該接觸構件的外接觸點延伸至該絕緣材料塊的外部。
該接觸構件整個可位於該絕緣材料塊內。
電子裝置封裝可更包括整個位於該電子裝置之佔位面積內的一傳導構件，且該傳導構件延伸於個別的外接觸點及內接觸點之間，該傳導構件在該外接觸點暴露於該塊的表面，且該傳導構件從該內接觸點耦合至該電子裝置。
該傳導構件為一晶粒貼附墊。
該電子裝置為實質地平面。
該電子裝置為一積體電路晶粒。
接觸點可為該接觸構件上單一位置或可為佔據該接觸構件表面區域的接觸墊。
依據本發明另一面向，提供一種具有如上述之電子裝置封裝貼附於其上的積體電路，該封裝的外接觸點被焊接至該積體電路上的個別接觸點，而沒有被架橋(bridging)焊接至附近的該接觸點。
依據本發明又一面向，提供一種傳導材料片，其構形為界定數個接觸構件，該片排列成適合於形成如上所述之電子裝置封裝的圖案。
依據本發明又一面向，提供一種用於形成電子裝置封裝之接觸構件的導電材料片，該片被圖案化而包括：繞著封裝區域延伸的支持條帶，該封裝區域包括一內部區域及一圍繞該內部區域的週邊區域；及從該支持條帶延伸進入該封裝區域以界定接觸構件的數個指狀部，該指狀部，包括：第一型指狀部，其從該條帶通過該封裝區域的週邊部分延伸進入該封裝區域內部部分，及第二型指狀部，其只從該條帶延伸進入該封裝區域的週邊部分。
位於該內部區域中之該第一型指狀部的深度大於位於該週邊區域中之該第一型指狀部的深度。
位於該內部區域中之該第一套指狀部的寬度大於位於該週邊區域中之該第一套指狀部的寬度。
該第一型指狀部及該第二型指狀部至少沿著部分的條帶交替地排列。
依據本發明又一面向，提供一種用於形成數個電子裝置封裝之接觸構件的導電材料片，該片包括藉由其等之條帶互相連接之數個如上述的導電材料片。
圖式簡單說明
第1圖顯示傳統封裝的例子；第2圖顯示封裝之第一設計的部分平面圖；第3圖顯示沿著第1圖之線A-A之整個封裝之第一設計的截面圖；第4圖顯示封裝之第二設計的第一橫截段；第5圖顯示封裝之第二設計的第二橫截段；第6圖顯示用於形成接觸構件之片部分；第7圖顯示封裝的外墊佈局圖；第8圖為封裝之第三設計的部分平面圖；及第9圖顯示生產第8圖封裝的步驟a及b。
 較佳實施例之詳細說明
本發明藉著參考該附隨圖示的實例而描述。
於顯示於圖式之封裝中，一積體電路晶粒被封裝於絕緣材料塊內。該塊併合了終止於塊外表面處之墊中的傳導引線。一些墊在晶粒之佔位面積內且由各種厚度的引線所界定。這些引線的較厚部分提供該墊。其之較薄部分與絕緣材料塊的外部分離且延伸至晶粒之佔位面積的外部，於該處其等藉由佈線耦合至晶粒。
第2及3圖顯示封裝的第一種設計。第2及3圖之封裝包括一積體電路晶粒20，其被封入絕緣模製混合物之塊21中。為清楚之故，模製混合物未顯示於第2圖。封裝具有第一型引線22及第二型引線23。引線23終止於晶粒之佔位面積外的接觸墊中。引線22終止於晶粒之佔位面積內的接觸墊中，但塑形為使得其等不會被暴露於鄰接引線23之接觸墊之晶粒的外邊。
引線23係明確的正方形平面傳導材料塊(如第2圖所示)。朝著垂直封裝下部之方向的引線23係呈一致的厚度，且整個位在晶粒之佔位面積的外部。各個引線23被佈線黏結至晶粒上的各自接觸點。接觸點由晶粒表面上的傳導墊(如由鋁製成者)界定。佈線黏結藉由傳導材料(諸如金)的佈線24所實行。引線23被暴露於封裝的下表面上，該封裝構成晶粒之佔位面積外部的外接觸點，如第2圖明顯顯示者。為有效達成此目的，各引線23具有位於晶粒水平下方的一下表面。當引線及晶粒被封裝於模製混合物中時，排列模製混合物使得各引線23的下表面被暴露，如此下表面可以作為用於連接晶粒至另一元件(諸如電路板)的墊。方便地，此可以藉著使下表面與封裝的下表面齊平而達成，但下表面可以凹入塊內或是凸出於塊上。來自引線23接觸墊可在塊的側邊，而非在塊的底部，或是除了在塊的底部外也可以在塊的側邊。然而，較佳的是所有的引線暴露於塊的一表面處，因為如此將使得塊貼附至電路板變得容易。引線23可以由銅製成。
引線22各自構形為從晶粒之佔位面積之外的一點延伸至晶粒之佔位面積之內的一點。於晶粒之佔位面積之外的引線22上之一位置處，其等以類似於引線23的方式，藉著佈線25被佈線黏結至晶粒20上之各自的接觸點。於晶粒之佔位面積內之引線22上的至少一位置處，其等被暴露於封裝的下表面上，構成晶粒之佔位面積之內的一外接觸點26，如第3圖所示。為有效達成此目的，各引線22具有一位於晶粒水平下方的下表面。當引線及晶粒被封裝於模製混合物中時，排列模製混合物使得各引線22的下表面被暴露，如此其可作為用於連接晶粒至另一元件(諸如電路板)的墊。方便地，此可藉由下表面與封裝之下表面係齊平的而達成，但下表面可以凹入塊中或從塊上凸起。引線22可由銅製成。
所以，外接觸墊係同時備置於晶粒之佔位面積的內部及外部。此提供了一特別緊密之用於連接至晶粒的墊陣列，而不必如在BGA中一般，需要電路板。
如第2圖所示，朝著垂直晶粒之最近邊緣的方向，由引線22及引線23提供之墊中心之間的間隔可為0.5mm，但也可較此為大或小。
晶粒20較佳地藉著環氧化物29黏結至傳導墊28。當晶粒安裝於PCB上時，墊28可作為散熱件。
如第3圖所示，封裝可被安裝至具有兩列接觸31，32的PCB30，接觸31，32的位置係各自對應由引線23及22提供之墊的位置。墊33也可被備置在PCB上以與墊28接觸而達到更好的導熱效果。
引線22及23兩者出現於晶粒之佔位面積的外邊。因為引線應該彼此電氣隔絕，所以較佳地係去增加實際使用之引線之間的間隔，以減少會疏忽地造成相鄰引線之間連接之外接觸的機會。於第2及3圖的實施例中，此可藉由下述方式而達成。於朝著平行晶粒之最近邊緣的方向，將引線22置於引線23之間，以及於朝著平行晶粒之最近邊緣的方向，引線22在其等距離引線23最近處的寬度較其等作為晶粒佔位面積內部之墊之處的寬度為窄。於顯示於圖式的例子中，各個引線22由一外段及一內段構成，外段於平行晶粒邊緣之軸的方向上相當地窄，該晶粒與引線22交叉，而內段於朝該軸的方向上相當地寬。該相當窄的段改善了引線22及引線23之間的間隔，而該相當寬的段提供了用於去封裝(off-package)連接之具有合適尺寸的墊。
於第2及3圖之實施例中，於垂直晶粒平面之軸的方向上，引線22具有一致的截面(如第3圖所示)。於第4及5圖的實施例中，相等的引線40係非一致的截面。較薄區域41比晶粒平面中之區域42為薄：即區域40提供的墊暴露在朝垂直塊表面的方向。較佳地，區域41及42由單一式的傳導元件所備置，藉由部分蝕刻掉想要變薄的所選區域，該傳導元件可方便地形成兩種厚度。另外的製造方法可包括摺疊該元件以提供較厚區域而作為從較薄區域之平面延伸出來的腳，或是藉由黏結較厚部分至分離的較薄部分。
於第4及5圖中，相似的組件如同第2及3圖所標示者。於第4及5圖的實施例中，引線23與第2及3圖的實施例中所使用者係相同。然而，並非是一致截面的引線22，反而是，如上所簡述者，相等的引線40具有一相當淺段41及一相當深段42。至少部分的，較佳地全部的，深段42位於晶粒之佔位面積的內部。至少一些淺段41位於晶粒之佔位面積的外部，且較佳地，所有位在晶粒之佔位面積之外部的引線40部分係屬相當淺段。最接近晶粒之相當淺段的表面(第5圖中之上表面)與相當深段的上表面係共平面。此具有以下的影響，即相當淺部分之該相對的表面(下表面)未被暴露於該封裝的下表面處。如此於最接近引線23區域中，具有引線40未被暴露的優點，使得其較容易與引線23為外連接，而不致疏忽地架橋(bridging)至引線40。
各引線的相當淺段及相當深段較佳地為一聯合的材料件。該材料件的外部輪廓可以藉由差別性蝕刻將要形成相當淺部之區域而形成，如以下將詳細描述者，或者該材料件的外部輪廓可以藉由適合於所使用之全部製程的其他方法而形成。
形成封裝的方法可以如下方式進行。
晶粒如通常方法製造，例如藉由半導體晶圓上形成一積體電路並切割該晶圓以形成一套個別的晶粒。
引線由銅材料片形成。該片已經被蝕刻為如第6圖所示的形狀，其中陰影區域與墊52，55及51所佔據的區域表示出現的材料，而片的剩餘部份並未出現。如將變為清楚的，整個片提供用於多個晶粒的連接，但是僅有部分的片顯示於第6圖中。該片也已經被差別地蝕刻使得片的陰影部分較非陰影部分為淺。這可藉由遮罩要被蝕刻的地帶及施用蝕刻劑達充分的時間以減少厚度至所要程度而達成。
該片界定了一墊51，其對應於第4及5圖的墊28。這是一晶粒貼附墊，當晶粒要被耦合至片時，晶粒之中心部份可被例如環氧化物黏結至該晶粒貼附墊。晶粒貼附墊具有片的整個厚度使得其可被暴露在最終封裝的表面處，然後與封裝安裝於其上之電路板上的散熱墊相接觸。該片也具有對應第4及5圖之墊23的墊52，對應第4及5圖之墊42的墊55，以及對應第4及5圖之較淺區域41的頸部54。這些都貼附至網狀件56，網狀件56環繞著片之此區域的週邊且保持片之其他組件相對於彼此而定位。墊52直接連接至網狀件。用於貼附至其他墊的類似結構可從網狀件的相對邊緣延伸，如此該片界定了用於貼附至多個晶粒的柵狀結構。
一當該片以例如蝕刻造形之後，晶粒即以環氧化物黏結至墊5的一側上，於該側上沒有發生材料的移除(如藉由蝕刻)。在片的該側上，材料片呈現一致平坦的表面。當晶粒被置於墊51上時，晶粒的周緣將如虛線57所示。當被置於墊上時，晶粒將與區域55重疊，但不會與區域52或區域54的最外邊部分重疊。所以，區域52及54將會暴露，容許其等被佈線黏結至晶粒。
晶粒然後佈線黏結至區域52及54。多個晶粒可以類似方式貼附至該片的各自部分。
整個片然後以模製混合物塗覆，使得晶粒為混合物所包住，但面向遠離晶粒方向之區域52，55的表面在其表面處被暴露。然後，結構沿著第6圖所示之通道50切割。如此將結構分離成為單一的封裝。
第7圖顯示完成之封裝之下表面上的接觸圖案。於例子中，有兩列的接觸繞著晶粒。一列位於晶粒之佔位面積的內部，另一列位於晶粒之佔位面積的外部。接觸可以其他方式排列。例如，一列的接觸相對於下一列的接觸可為相互錯開。可以有超過兩列的接觸。接觸不需要排列成列：它們可以較不規則的方式排列。
第8及9圖顯示可藉由技術製造之一實施例，其中提供封裝內部之引線的傳導架從兩側蝕刻。第8圖為封裝的部分平面圖，第9圖顯示封裝生產之步驟a及b。
於第一步驟中(第9a圖)，銅片60於兩側上以傳導性抗蝕刻材料層61，62(諸如鎳-金)選擇地塗覆。於鋼片任一側上之鎳-金塗覆的圖案係不同的。然後，銅片於一側上(第9a圖中的上側)暴露於蝕刻劑以部分地蝕刻銅片。此於鎳-金之間留下切除處70，且蝕刻區域中之頸部71與未蝕刻區域連結在一起。
然後，晶粒63以黏劑塗覆，例如藉由晶粒貼附膜，且以顯示於第9b圖的構形黏結至該片。佈線黏結67將晶粒之適當區域連接至鎳-金之適當區域，接著該片與晶粒被封入絕緣材料塊64中。該片及/或鎳/金的下部分暴露於晶粒下表面處或從晶粒下表面突出。片然後接受第二蝕刻步驟，其中蝕刻劑暴露至該片的下表面直到頸部71被蝕刻完成。如此使銅片區域彼此分離而形成各自獨立的接觸墊，類同於其他實施例所描述者。
如第9b圖所示，接觸墊包括位於晶粒之佔位面積外部的外墊72及位於晶粒之佔位面積內部的內墊73，且與傳導引線74結合成一體，傳導引線74從墊73延伸至晶粒之佔位面積外部的點，於該處其等貼附至佈線黏結。墊73，72比區域74延伸得更低以於該等墊被焊接至對應PCB69上之墊68時，幫助減少墊72被架橋至引線74的機會。墊72，73可與封裝64的基部齊平或可延伸至較其為低之處，如第9b圖所示者。引線74可與封裝齊平或可較其更為內凹，如第9b圖所示者。
於第9圖的實施例中，引線74在晶粒之佔位面積63內部的點以及也在晶粒之佔位面積外部的點被暴露於封裝的外表。當封裝焊接至PCB，接觸通常將在晶粒之佔位面積內部的墊73處製作為引線74，額外地或擇一地，接觸可於晶粒之佔位面積外部的點處製作為引線74。
依據所使用的方法，當實行引線上的佈線黏結時，減少未被支撐之引線的長度係有利的。於第2及3圖的實施例中，此可藉著以位於一平面基底上的片實施佈線黏結而直接地達成。於第4及5圖的實施例中，若以在平面基底上之引線實施佈線黏結操作，引線的較薄段將僅於其等的端部被支撐。此可以藉由在佈線黏結操作時，於外部輪廓的(profiled)基底平面上支撐引線而被避免。造形此種外部輪廓的基底平面以與引線52及區域54的下表面接觸，如此當佈線黏結發生時，基底平面可以支撐所有的部分。
上述的技術特別適合於封裝積體電路，但也可被用於封裝其他電子裝置。
申請人已經各別地揭露描述於此的各個特徵，以及兩個以上之此種特徵的結合，基於習於此藝者的通常知識加上本說明書的整個說明此等特徵或其等的結合可以被實行，而不論此等特徵或其等的結合是否係要解決此處所揭露的任何問題，而且不會對本專利範圍的請求範疇造成限制。申請人指出本發明的各種面向可由此種單一特徵或單一特徵的結合所構成。鑑於上面的描述，很清楚地，對於習於此藝者而言，其可為各種修改但依然落在本發明的範圍內。
1．．．封裝
2．．．晶粒
3．．．晶粒貼附墊
4．．．黏劑
5．．．引線
6．．．佈線
7．．．絕緣材料塊
8．．．封裝
9．．．封裝
10．．．封裝
11．．．焊球
12．．．封裝
13．．．電路板
14．．．軌道
20．．．晶粒
22．．．引線
23．．．引線
24．．．佈線
25．．．佈線
26．．．外接觸點
28．．．傳導墊
29．．．環氧化物
30．．．PCB
31．．．接觸
32．．．接觸
33．．．墊
40．．．引線
41．．．區域
42．．．區域
50．．．通道
51．．．墊
52．．．墊
54．．．頸部
55．．．墊
56．．．網狀件
57．．．虛線
60．．．銅片
61．．．材料層
62．．．材料層
63．．．晶粒
64．．．絕緣材料塊
67．．．佈線黏結
68．．．墊
69．．．PCB
70．．．切除處
71．．．頸部
72．．．墊
73．．．墊
74．．．引線
第1圖顯示傳統封裝的例子；
第2圖顯示封裝之第一設計的部分平面圖；
第3圖顯示沿著第1圖之線A-A之整個封裝之第一設計的截面圖；
第4圖顯示封裝之第二設計的第一橫截段；
第5圖顯示封裝之第二設計的第二橫截段；
第6圖顯示用於形成接觸構件之片部分；
第7圖顯示封裝的外墊佈局圖；
第8圖為封裝之第三設計的部分平面圖；及
第9圖顯示生產第8圖封裝的步驟a及b。
20．．．晶粒
22．．．引線
23．．．引線
24．．．佈線
25．．．佈線

Claims (30)

  1. 一種電子裝置封裝，包括：一絕緣材料塊；一電子裝置，其封裝於該絕緣材料塊內且於其上具有一套接觸墊；及一套導電接觸構件，其至少部分地封裝於該絕緣材料內，各接觸構件延伸於個別的外接觸點及內接觸點之間，該接觸構件於該外接觸點處暴露於該塊的表面，該接觸構件從該內接觸點電氣耦合至該電子裝置上的個別接觸墊，各內接觸點係位在該電子裝置之佔位面積(footprint)的外部，該套接觸構件包括：數個第一型的接觸構件，其外接觸點至少部分地位於該電子裝置之佔位面積內；及至少一個第二型的接觸構件，其整個位於該電子裝置之佔位面積的外部。
  2. 如申請專利範圍第1項之電子裝置封裝，其中數個該接觸構件沿著該電子裝置之一邊緣排列成一列，該數個接觸構件沿著該列以該第一型與該第二型交替之方式排列。
  3. 如申請專利範圍第2項之電子裝置封裝，其中該數個接觸構件平行於該絕緣材料塊的一邊緣而共同地延伸。
  4. 如申請專利範圍第2或3項之電子裝置封裝，其中該數個接觸構件的內接觸點實質地在同一直線上。
  5. 如申請專利範圍第2或3項之電子裝置封裝，其中該數個 接觸構件中之第一型的接觸構件之內接觸點的位置比該數個接觸構件中之第二型的接觸構件之內接觸點的位置更接近該電子裝置。
  6. 如申請專利範圍第2項之電子裝置封裝，其中該數個接觸構件之相鄰對的該外接觸點係朝垂直於該數個接觸構件之延伸(extent)的一方向實質地對齊。
  7. 如申請專利範圍第2項之電子裝置封裝，其中該數個接觸構件之相鄰接觸構件的該外接觸點係朝平行於該數個接觸構件之延伸(extent)的一方向偏移。
  8. 如申請專利範圍第2項之電子裝置封裝，其中該絕緣材料塊具有一基底，該外接觸點被暴露於該基底。
  9. 如申請專利範圍第8項之電子裝置封裝，其中於平行該絕緣材料塊之基底的一平面中，各該第二型的接觸構件具有一恆定截面。
  10. 如申請專利範圍第1項之電子裝置封裝，其中該第一型的接觸構件在其等之內接觸點的寬度小於該第一型的接觸構件在其等之外接觸點的寬度。
  11. 如申請專利範圍第1項之電子裝置封裝，其中該第一型的接觸構件或各第一型的接觸構件被暴露於位在該電子裝置之佔位面積內部與外部兩者之該塊的表面。
  12. 如申請專利範圍第1項之電子裝置封裝，其中該第一型的接觸構件被暴露於僅位在該電子裝置之佔位面積內部之該絕緣材料塊的表面。
  13. 如申請專利範圍第1項之電子裝置封裝，其中該第一型 的接觸構件在其等之內接觸點的深度小於該第一型的接觸構件在其等之外接觸點的深度。
  14. 如申請專利範圍第13項之電子裝置封裝，其中該第一型的接觸構件由經蝕刻的金屬形成。
  15. 如申請專利範圍第1項之電子裝置封裝，其中各接觸構件藉由至該電子裝置上之個別接觸墊的佈線而電氣地耦合。
  16. 如申請專利範圍第1項之電子裝置封裝，其中各接觸構件由單一材料元件構成。
  17. 如申請專利範圍第1項之電子裝置封裝，其中至少一些該接觸構件的外接觸點延伸至該絕緣材料塊的外部。
  18. 如申請專利範圍第1項之電子裝置封裝，其中該接觸構件整個位於該絕緣材料塊內。
  19. 如申請專利範圍第1項之電子裝置封裝，更包括整個位於該電子裝置之佔位面積內的一傳導構件，且該傳導構件延伸於個別的外接觸點及內接觸點之間，該傳導構件在該外接觸點處係暴露於該塊的表面，且該傳導構件從該內接觸點耦合至該電子裝置。
  20. 如申請專利範圍第18項之電子裝置封裝，其中該傳導構件為一晶粒貼附墊。
  21. 如申請專利範圍第1項之電子裝置封裝，其中該電子裝置為實質地平面。
  22. 如申請專利範圍第1項之電子裝置封裝，其中該電子裝置為一積體電路晶粒。
  23. 一種積體電路，其具有如申請專利範圍第1項的電子裝置封裝貼附至其上，該封裝的外接觸點被焊接至該積體電路上的個別接觸點，而沒有被焊接架橋(bridging)至附近的該接觸點。
  24. 一種傳導材料片，其構形為界定數個接觸構件，該片係排列成適合於形成如申請專利範圍第1項的電子裝置封裝的圖案。
  25. 一種導電材料片，其用於形成一電子裝置封裝之接觸構件，該片被圖案化而包括：繞著一封裝區域延伸的支持條帶，該封裝區域包括一內部區域及一圍繞該內部區域的週邊區域；及從該支持條帶延伸進入該封裝區域以界定接觸構件的數個指狀部，該指狀部，包括：數個第一型的指狀部，其從該條帶通過該封裝區域的週邊部分延伸進入該封裝區域的內部部分，及第二型的指狀部，其只從該條帶延伸進入該封裝區域的週邊部分。
  26. 如申請專利範圍第25項的導電材料片，其中位於該內部區域中之該第一型的指狀部的深度大於位於該週邊區域中之該第一型的指狀部的深度。
  27. 如申請專利範圍第25或26項的導電材料片，其中位於該內部區域中之該第一套指狀部的寬度大於位於該週邊區域中之該第一套指狀部的寬度。
  28. 如申請專利範圍第25項的導電材料片，其中該第一型的 指狀部及該第二型的指狀部至少沿著部分的條帶交替地排列。
  29. 一種導電材料片，其用於形成數個電子裝置封裝之接觸構件，該片包括數個如申請專利範圍第25項的導電材料片，該等導電材料片藉由其等之條帶互相連接。
  30. 一種製造電子裝置封裝的方法，該方法包括：將一套導電接觸構件附接至其上具有一套接觸墊的一電子裝置，各接觸構件延伸於個別的外接觸點及內接觸點之間，該接觸構件從該內接觸點電氣耦合至該電子裝置上之個別的接觸墊，各內接觸點位於該電子裝置之佔位面積的外部，且該套接觸構件包括數個第一型的接觸構件及至少一個第二型的接觸構件，第一型的接觸構件的外接觸點至少部分地位於該電子裝置之佔位面積內，該第二型的接觸構件係整個位於該裝置之佔位面積的外部；及包覆該裝置於一絕緣材料塊內，使得該接觸構件的外接觸點被暴露於該塊的表面。
TW097140950A 2007-11-08 2008-10-24 電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法 TWI447885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0721927.2A GB0721927D0 (en) 2007-11-08 2007-11-08 Chip packaging

Publications (2)

Publication Number Publication Date
TW200929497A TW200929497A (en) 2009-07-01
TWI447885B true TWI447885B (zh) 2014-08-01

Family

ID=38858358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140950A TWI447885B (zh) 2007-11-08 2008-10-24 電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法

Country Status (4)

Country Link
US (1) US8508032B2 (zh)
GB (1) GB0721927D0 (zh)
TW (1) TWI447885B (zh)
WO (1) WO2009059883A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8804364B2 (en) * 2011-06-26 2014-08-12 Mediatek Inc. Footprint on PCB for leadframe-based packages
EP2901374B1 (en) * 2012-10-01 2019-10-23 Invengo Technologies Sarl Improvements in rfid tag assemblies and process
US20140145320A1 (en) * 2012-11-29 2014-05-29 Cambridge Silicon Radio Limited Die package
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909166B2 (en) * 2001-09-21 2005-06-21 Stmicroelectronics S.R.L. Leads of a no-lead type package of a semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
JP2837355B2 (ja) 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
JP2956659B2 (ja) * 1997-06-27 1999-10-04 日本電気株式会社 半導体装置およびそのリードフレーム
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US8129222B2 (en) 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US7095096B1 (en) 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame
US20080296751A1 (en) * 2007-05-29 2008-12-04 Powertech Technology Inc. Semiconductor package
US7618849B2 (en) * 2007-10-22 2009-11-17 Broadcom Corporation Integrated circuit package with etched leadframe for package-on-package interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909166B2 (en) * 2001-09-21 2005-06-21 Stmicroelectronics S.R.L. Leads of a no-lead type package of a semiconductor device

Also Published As

Publication number Publication date
WO2009059883A1 (en) 2009-05-14
US8508032B2 (en) 2013-08-13
WO2009059883A4 (en) 2009-06-25
TW200929497A (en) 2009-07-01
GB0721927D0 (en) 2007-12-19
US20110278728A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP2024055908A5 (zh)
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
US7176557B2 (en) Semiconductor device
US7944032B2 (en) Integrated circuit package with molded insulation
TWI419291B (zh) 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構，以及其製造方法
JP4291209B2 (ja) 半導体装置の製造方法
TWI447885B (zh) 電子裝置封裝、積體電路、導電材料片及製造電子裝置封裝的方法
JP2012054264A5 (zh)
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US20110074003A1 (en) Foil based semiconductor package
US20040262752A1 (en) Semiconductor device
JPH06105709B2 (ja) 半導体集積回路装置
JP4987041B2 (ja) 半導体装置の製造方法
US6998720B2 (en) Semiconductor package device and method for fabricating the same
US10707153B2 (en) Semiconductor device having die pad
JP4497304B2 (ja) 半導体装置及びその製造方法
US11398417B2 (en) Semiconductor package having die pad with cooling fins
JP2007149809A (ja) 半導体装置およびその製造方法
JP3766312B2 (ja) 半導体装置及びその製造方法
CN219419027U (zh) 无引线框架的集成电路封装
JP4062722B2 (ja) 積層型半導体装置及びその製造方法
JP3998528B2 (ja) 半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
KR20050059791A (ko) 적층패키지의 제조방법
JP2008066389A (ja) 中継基板構造体及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees