TWI447849B - 溝槽隔離結構及其形成方法 - Google Patents

Description

溝槽隔離結構及其形成方法

本發明係有關於溝槽隔離結構及其形成方法，且特別是有關於一種避免在溝槽隔離結構中形成空隙的方法。

隨著半導體技術的進步及應用上的需求，非揮發性記憶體技術已迅速發展成為生活中常見且不可或缺的電子產品。相較於過去只需儲存少量啟動程式碼，非揮發性記憶體裝置在現在的應用中常需要儲存數千兆位元(GB)的音樂和視訊數據，也因此為非揮發性記憶體的發展帶來革命性的變化。

在非揮發性記憶體裝置中，淺溝槽隔離結構(STI)為隔離相鄰半導體裝置的重要元件之一。然而，在目前的製程中，所形成的淺溝槽隔離結構的隔離效果仍不盡理想，使得非揮發性記憶體裝置可能會有漏電流、寫入速率低等問題。

在本發明一實施例中，提供一種溝槽隔離結構及其形成方法，該方法包括：提供一基板；在該基板中形成一溝槽；在該溝槽中順應性地形成一第一絕緣層覆蓋該溝槽；在該第一絕緣層上順應性地形成一氮化物襯層；在該氮化物襯層上形成一第二絕緣層，且填滿該溝槽；蝕刻該第二絕緣層，使得該第二絕緣層的上表面低於或等於該基板的 上表面；以及在該第二絕緣層上形成一第三絕緣層覆蓋第二絕緣層，其與該第一絕緣層、該氮化物襯層及該第二絕緣層形成一溝槽隔離結構。

在本發明另一實施例中，提供一種溝槽隔離結構，包括：一基板，該基板中具有一溝槽；以及一隔離結構，位於該溝槽中，該隔離結構包括：一第一絕緣層，順應性地覆蓋該溝槽；一氮化物襯層，順應性地覆蓋該第一絕緣層；一第二絕緣層，位於該氮化物襯層上，且填入該溝槽；以及一第三絕緣層，位於該第二絕緣層上，其中該第二絕緣層的上表面低於或等於該基板的上表面。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

以下依本發明之不同特徵舉出數個不同的實施例。本發明中特定的元件及安排係為了簡化，但本發明並不以這些實施例為限。舉例而言，於第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，亦包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件並未直接接觸的實施例。此外，為簡明起見，本發明在不同例子中以重複的元件符號及/或字母表示，但不代表所述各實施例及/或結構間具有特定的關係。

第1圖顯示在本發明一實施例中，形成溝槽隔離結構 的方法流程圖。

第2至9圖則顯示在一實施例中根據第1圖的方法所形成的溝槽隔離結構在各個製造階段的剖面圖。

參照第1、2圖，在步驟102中，提供基板200。基板200例如包括矽基板。參照第1、3圖，在步驟104中，在基板200中形成溝槽202。在一實施例中，可先在基板200上形成硬罩幕層204，而後依序蝕刻硬罩幕層204及基板200，以形成溝槽202。上述蝕刻製程可為乾蝕刻製程，如電漿蝕刻製程或反應性離子蝕刻製程。硬罩幕層204例如為氮化矽層。硬罩幕層204下可更包括一墊氧化層(圖中未顯示)。

參照第1、4圖，在步驟106中，在溝槽202中順應性地形成第一絕緣層206覆蓋溝槽202。在一實施例中，第一絕緣層206的形成可利用熱氧化製程或化學氣相沉積製程，例如以高溫氧化(high temperature oxidation；HTO)法所形成的氧化矽層。第一絕緣層的厚度可為溝槽寬度的0.5%至30%。

參照第1、5圖，在步驟108中，在第一絕緣層206上順應性地形成氮化物襯層208。在一實施例中，氮化物襯層208係以去耦合電漿氮化法(decoupled-plasma-nitridation)形成，其厚度可為溝槽寬度的1%至5%。參照第1、6圖，在步驟110中，在氮化物襯層208上形成第二絕緣層210且填滿溝槽202。在一實施例中，第二絕緣層210包括旋塗玻璃(spin on glass；SOG)層。第二絕緣層210的形成例如包括利用沉積製程、回火製程、及化學機械研磨製程。 第二絕緣層210的厚度可為溝槽深度的60%至100%。

參照第1、7圖，在步驟112中，蝕刻第二絕緣層210。應注意的是，蝕刻後的第二絕緣層210的上表面210a低於或等於基板200的上表面200a。在一較佳實施例中，第二絕緣層的上表面低於基板的上表面。上述蝕刻的步驟可利用濕蝕刻製程，如浸洗蝕刻(immersion etching)或噴灑蝕刻(spray etching)。

參照第1、8圖，在步驟114中，在第二絕緣層210上形成第三絕緣層212，其與第一絕緣層206、氮化物襯層208及第二絕緣層210形成溝槽隔離結構。在一實施例中，第三絕緣層212包括沉積高密度電漿(high-density plasma；HDP)氧化物層，以及對該HDP層進行化學機械研磨製程，以暴露出硬罩幕層204。第三絕緣層的厚度D例如可為溝槽深度的30%至100%。在上述溝槽隔離結構中，由於氮化物襯層208係形成於第一絕緣層206(例如為HTO層)及第二絕緣層210(例如為SOG層)之間，故可減少第一絕緣層206及第二絕緣層210之間的應力，因而減少溝槽隔離結構中的孔洞。

參照第9圖，以例如濕蝕刻的方式移除第8圖之硬罩幕層204後，對第三絕緣層212進行回蝕刻(pullback etching)步驟，以減少其尺寸。回蝕刻的步驟例如為：在氫氟酸(HF)中加入銨而形成緩衝容易(BHF)，藉此對第三絕緣層進行蝕刻。此製程的優點包刻蝕刻步驟較穩定且易於控制。在回蝕刻步驟中，第三絕緣層212的體積會向內、向下減少，但仍位於基板200的溝槽上方。在一些實施例中，可重複 進行多次回蝕刻步驟，以達到欲得的第三絕緣層212的尺寸。回蝕刻步驟後的第三絕緣層的厚度例如介於70埃至150埃，但並非以此為限。而後，在溝槽202以外的基板200的上表面200a形成通道氧化物層214。通道氧化物層的形成例如利用常壓或低壓化學氣相沉積法，其厚度例如介於70埃至120埃。最後，形成浮動閘極層216，覆蓋在通道氧化物層214及第三絕緣層212上，如第9圖所示。浮動閘極層216例如為以化學氣相沉積形成的多晶矽層。

應注意的是，在本發明一些實施例中的溝槽隔離結構中，第二絕緣層的上表面大抵低於或等於基板的上表面，因此，在其上的第三絕緣層可更穩固的維持在溝槽中。相反的，若第二絕緣層的上表面高於基板的上表面，第二絕緣層上的第三絕緣層容易在進行化學機械研磨的過程中整個被拔除，導致浮動閘極層直接覆蓋於第二絕緣層上，而造成元件的短路。

參照第9圖，在本發明一實施例中，提供一種溝槽隔離結構，包括：基板200，基板200中具有溝槽202；以及隔離結構，位於溝槽200中。隔離結構200包括：第一絕緣層206，順應性地覆蓋溝槽202；氮化物襯層208，順應性地覆蓋第一絕緣層206；第二絕緣層210，位於氮化物襯層208上，且填入溝槽202；以及第三絕緣層212，位於第二絕緣層210上，其中第二絕緣層210的上表面210a低於或等於基板200的上表面200a。此外，在溝槽202以外的基板200的上表面200a更包括通道氧化物層214，且在通道氧化物層214及第三絕緣層212上更覆蓋有浮動閘極層 216。

在上述實施例中，溝槽隔離結構包括第一絕緣層206、氮化物襯層208、第二絕緣層210，位於氮化物襯層208上以及第三絕緣層212。其中，第一絕緣層206例如為HTO層，第二絕緣層例如為SOG層，第三絕緣層例如為HDP層。一般而言，可將HDP層直接作為溝槽隔離結構。然而，隨著半導體裝置尺寸的縮小，HDP材料難以填入較小的溝槽中，故改以SOG層填入溝槽作為溝槽隔離結構的一部分。然而，若直接以SOG材料作為溝槽隔離結構，則在回蝕刻步驟時會有SOG材料的蝕刻速率難以控制的問題。因此，在本發明一些實施例中，提供一種溝槽隔離結構，同時兼具SOG層及HDP層，且可應用於尺寸較小的裝置上。此外，在上述溝槽隔離結構中，第一絕緣層及第二絕緣層之間具有氮化物襯層。

經實驗發現，若對第一絕緣層進行一密化(densify)步驟，以使第一絕緣層的結構較為緊密，並減少位元件短路的情形。然而，如第10圖所示，在密化步驟後所形成溝槽隔離結構中會具有大量的孔洞。參照第10圖，在以HTO層作為第一絕緣層的實施例中，若對HTO層進行密化製程後再於HTO層上形成SOG層時，所形成的溝槽隔離結構會具有大量的孔洞。推測可能的原因為密化後的HTO層材質較硬、SOG層的材質較軟，兩者的貼合能力不佳，導致介面間具有較大的應力，故容易造成孔洞的形成。這些溝槽隔離結構中的孔洞會導致元件的待機電流(standby current)提高。此外，如第10圖所示，若在密化後的HTO 層及SOG層之間形成氮化物襯層時，雖可稍微降低孔洞的形成，但效果仍不顯著。

因此，在本發明各實施例中，較佳不進行密化步驟，而利用如去耦合電漿氮化法在HTO層上形成氮化物襯層，而後再形成SOG層。此製程可增進各層間的貼合能力，並釋放材料之間的應力，進而大幅降低溝槽隔離結構中孔洞的形成，避免高待機電流的產生。此外，更可藉由對SOG層進行較深的蝕刻(SOG層的上表面低於或等於基板的上表面)來改善位元線短路的問題。

經實驗發現，若SOG層的上表面較高時(蝕刻較少)，會有位元線短路(bit line to bit line short)的問題。推測可能的原因為當SOG層的表面較高時，其上形成的HDP層(第三絕緣層)較容易在研磨步驟中一併被移除，導致後續形成的浮動閘極層直接位於SOG層上，造成元件的短路。因此，在本發明一些實施例中，對SOG層進行較深的蝕刻，可使得HDP層延伸進入基板的溝槽中，藉此避免HDP層在後續製程中被移除。因此，在此實施例中，SOG層具有較低的上表面，故可避免位元線短路，進而改善低寫入速率的問題。此外，氮化物襯層則可避免孔洞的產生，故也可降低漏電流的發生。

下表1比較以不同方法形成的溝槽隔離結構的孔洞數目、失效比例及良率。參照表1，當所形成的溝槽隔離結構包括沒有進行密化步驟的HTO層、氮化物襯層、蝕刻較深的SOG層及HDP層(如第9圖所示結構)，其可具有最少的孔洞及最少的位元線短路，故所形成的元件之漏電流 及寫入速率低的問題最少，整體良率也最高。

雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102、104、106、108、110、112、114‧‧‧步驟

200‧‧‧基板

202‧‧‧溝槽

204‧‧‧硬罩幕層

206‧‧‧第一絕緣層

208‧‧‧氮化物襯層

210‧‧‧第二絕緣層

210a‧‧‧第二絕緣層的上表面

200a‧‧‧基板的上表面

212‧‧‧第三絕緣層

214‧‧‧通道氧化物層

216‧‧‧浮動閘極層

第1圖顯示在本發明一實施例之溝槽隔離結構的形成方法的流程圖。

第2~9圖顯示在一實施例中根據第1圖的方法所形成的溝槽隔離結構在各個製造階段的剖面圖

第10圖顯示在不同的實施例中的溝槽隔離結構中的孔洞數量。

200‧‧‧基板

206‧‧‧第一絕緣層

208‧‧‧氮化物襯層

210‧‧‧第二絕緣層

210a‧‧‧第二絕緣層的上表面

200a‧‧‧基板的上表面

212‧‧‧第三絕緣層

214‧‧‧通道氧化物層

216‧‧‧浮動閘極層

Claims (14)

1. 一種溝槽隔離結構的形成方法，包括：提供一基板；在該基板中形成一溝槽；在該溝槽中順應性地形成一第一絕緣層覆蓋該溝槽；在該第一絕緣層上順應性地形成一氮化物襯層；在該氮化物襯層上形成一第二絕緣層，且填滿該溝槽；蝕刻該第二絕緣層，使得該第二絕緣層的上表面低於或等於該基板的上表面；在該第二絕緣層上形成一第三絕緣層覆蓋第二絕緣層，其與該第一絕緣層、該氮化物襯層及該第二絕緣層形成一溝槽隔離結構；對該第三絕緣層進行一回蝕刻(pullback etching)步驟，以減少其尺寸；在該溝槽以外的該基板的上表面形成一通道氧化物層；以及形成一浮動閘極層，覆蓋在該通道氧化物層及該第三絕緣層上。
2. 如申請專利範圍第1項所述之溝槽隔離結構的形成方法，其中該第一絕緣層包括一高溫氧化(high temperature oxidation；HTO)層。
3. 如申請專利範圍第2項所述之溝槽隔離結構的形成方法，其中該高溫氧化層包括氧化矽層。
4. 如申請專利範圍第1項所述之溝槽隔離結構的形成方法，其中該第二絕緣層包括一旋塗玻璃(spin on glass； SOG)層。
5. 如申請專利範圍第1項所述之溝槽隔離結構的形成方法，其中該第三絕緣層包括一高密度電漿(high-density plasma；HDP)氧化物層。
6. 如申請專利範圍第1項所述之溝槽隔離結構的形成方法，其中該氮化物襯層係以去耦合電漿氮化法(decoupled-plasma-nitridation)形成。
7. 如申請專利範圍第1項所述之溝槽隔離結構的形成方法，在形成該溝槽之前，更包括在該基板上形成一硬罩幕層，且形成該溝槽的步驟，包括依序蝕刻該硬罩幕層及該基板，以在該基板上形成一溝槽。
8. 如申請專利範圍第7項所述之溝槽隔離結構的形成方法，其中該硬罩幕包括氮化矽層。
9. 如申請專利範圍第7項所述之溝槽隔離結構的形成方法，更包括：在形成該第三絕緣層之後且在進行該回蝕刻步驟之前，移除該硬罩幕。
10. 一種溝槽隔離結構，包括：一基板，該基板中具有一溝槽；以及一隔離結構，位於該溝槽中，該隔離結構包括：一第一絕緣層，順應性地覆蓋該溝槽；一氮化物襯層，順應性地覆蓋該第一絕緣層；一第二絕緣層，位於該氮化物襯層上，且填入該溝槽；一第三絕緣層，位於該第二絕緣層上，其中該第二絕緣層的上表面低於或等於該基板的上表面； 一通道氧化物層，位於該溝槽以外的該基板的上表面；以及一浮動閘極層，覆蓋在該通道氧化物層及該第三絕緣層上。
11. 如申請專利範圍第10項所述之溝槽隔離結構，其中該第一絕緣層包括一高溫氧化(high temperature oxidation；HTO)層。
12. 如申請專利範圍第10項所述之溝槽隔離結構，其中該高溫氧化層包括氧化矽層。
13. 如申請專利範圍第10項所述之溝槽隔離結構，其中該第二絕緣層包括一旋塗玻璃(spin on glass；SOG)層。
14. 如申請專利範圍第10項所述之溝槽隔離結構，其中該第三絕緣層包括一高密度電漿(high-density plasma；HDP)氧化物層。