TWI445377B - Communication device, synchronous communication system and synchronous communication method - Google Patents

Communication device, synchronous communication system and synchronous communication method Download PDF

Info

Publication number
TWI445377B
TWI445377B TW97111183A TW97111183A TWI445377B TW I445377 B TWI445377 B TW I445377B TW 97111183 A TW97111183 A TW 97111183A TW 97111183 A TW97111183 A TW 97111183A TW I445377 B TWI445377 B TW I445377B
Authority
TW
Taiwan
Prior art keywords
communication
communication device
transmission path
unit
time
Prior art date
Application number
TW97111183A
Other languages
English (en)
Other versions
TW200849925A (en
Inventor
Hidetsugu Koga
Mamoru Fukuda
Tatsuhiko Satou
Original Assignee
Yaskawa Denki Seisakusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Denki Seisakusho Kk filed Critical Yaskawa Denki Seisakusho Kk
Publication of TW200849925A publication Critical patent/TW200849925A/zh
Application granted granted Critical
Publication of TWI445377B publication Critical patent/TWI445377B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/12—Shortest path evaluation
    • H04L45/121—Shortest path evaluation by minimising delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

通訊裝置、同步通訊系統及同步通訊方法
本發明係有關於，被連接在傳輸路徑上的所有通訊裝置是同步於通訊系統中之基準時間的同步通訊方法，及被其所使用的通訊裝置與其同步通訊系統。
在一般的製造系統中，1台可編程控制器或個人電腦等控制機器，會與複數台的感測器、繼電器及伺服驅動器等機器，週期性地進行指令資料與回應資料的交換而進行控制。各機器係被連接在傳輸路徑上，指令資料與回應資料的交換係透過通訊而以一定之通訊週期而進行。其中又以工作機械或晶片掛載器等之動作控制系統上，動作控制器，是透過傳輸路徑而與伺服驅動器構成了控制迴圈。
因此，由於這些機器是同步於通訊週期而作動，因此被要求能以沒有誤差之通訊週期來實現指令資料與回應資料的交換的同步通訊系統。為了此種動作控制的高性能化，必須要從動作控制器起，使伺服驅動器等同步於所接收之指令資料的開始處理之時序，並使該同步誤差最小化，以及，使動作控制器和伺服驅動器進行指令資料與回應資料的交換的通訊週期，儘可能地縮短。
先前，被連接在傳輸路徑上的所有通訊裝置，要同步於通訊系統中的基準時間，是由管理基準時間的通訊裝置，對其以外的1個以上通訊裝置，通知基準時間之方法被 採用。
例如，3台通訊裝置是被並聯在傳輸路徑上，當其中1台通訊裝置(第1通訊裝置)是管理著基準時間的情況下，則前記第1通訊裝置，是將基準時間向剩下的2台(第2通訊裝置#1及第2通訊裝置#2)以廣播而送訊，前記2台第2通訊裝置會將其接收，然後調整裝置內基準計時器，是採取如此方法。
此時，第1通訊裝置所發送的資料，被前記2台第2通訊裝置所接收的時間，係各自互異。這是因為，由於訊號在傳輸路徑中傳播需要時間(傳播延遲時間)，因此隨著傳輸路徑長度不同，抵達時間也會有差異。
可是通訊裝置間的傳播延遲時間之差是極小值。在此種通訊系統中，前記第1通訊裝置在通訊週期開頭時將通訊資料廣播出去，收到其的所有第2通訊裝置，即使僅同步於收訊時序來作動，仍可實現通訊裝置間同步誤差小的同步通訊系統。
可是在OA領域中，作為將個人電腦或印表機等連接而進行高速通訊的手段，在實體層採用100BASE-T或1000BASE-T的Ethernet(註冊商標)係已經普及。在Ethernet所致之通訊系統中，一般是將機器做點對點連接，個人電腦或印表機等機器是被連接至HUB，通訊裝置間收授資料之際，HUB是身為中繼台而進行傳輸。
作為中繼台的HUB，一般採用如圖10-b之專利文獻1所示的具備交換器機能的交換式HUB，一般是採用Store & Forward(存轉)作為傳輸模式。Store & Forward，係將通訊訊框從開頭至結尾全部儲存在緩衝區中實施錯誤檢查，將結果為正常者，傳送至送訊目標機器所連接之埠，採取此種程序。
圖10-a係Ethernet的通訊訊框之格式。是由前文500(7位元組)、SFD501(Start Frame Delimiter、1位元組)、送訊目的位址601(6位元組)、送訊來源位址602(6位元組)、類型603(2位元組)、資料620(46-1500位元組)與FCS606(Flame Check Sequence、4位元組)所構成，最小訊框長係為送訊目的位址601起至FCS606為止的64位元組。
如前述，Store & Forward中，由於是將通訊訊框接收到末尾後才進行傳送，因此傳輸速度為100Mbps時，會產生至少SFD(1位元組)與最小訊框長64位元組之收訊所要的5.2μs，係為通訊裝置內的傳輸延遲時間。
在交換式HUB中，為了削減該傳送延遲時間，而內建有直接穿透(Cut-through)，來作為另一種傳送模式。直接穿透(Cut-through)，係在接收到送訊目的位址601的時序上，就開始向送訊目標機器所連接之埠進行傳送的傳送方法。可是，在此方法中，仍會發生SFD(1位元組)與送訊目的位址(6位元組)的收訊所需的560ns的通訊裝置內傳輸延遲時間。
在OA領域中的Ethernet通訊系統中，雖然以HUB為中心而將通訊裝置並聯的構成是一般的，但在生產線等產業領域中，為了節省配線，經常將機器串聯在傳輸路徑 上。近年來，由於高速傳輸速度之優點，Ethernet技術有被產業領域廣泛應用之傾向，但在傳輸路徑上將通訊裝置串聯的情況下，進行中繼的通訊裝置的傳送延遲時間，是會影響性能。
圖11-a，係將以前述直接穿透(Cut-through)進行中繼之通訊裝置，做串聯而成的先前系統的構成圖。於圖中，1101係為管理基準時間的第1通訊裝置，1102及1103係同步於前記通訊裝置1101而作動的第2通訊裝置#1及#2。製造系統的情況下，第1通訊裝置係該當於例如可編程控制器或個人電腦，第2通訊裝置係該當於例如伺服驅動器、感測器或繼電器等。
此處，第1通訊裝置的埠1(1150)和第2通訊裝置#1的埠1(1151)，以及第2通訊裝置#1的埠2(1152)和第2通訊裝置#2的埠1(1153)是被串聯。第1通訊裝置和第2通訊裝置#2在交換通訊資料時，第2通訊裝置#1會進行通訊資料的中繼。例如，當從第1通訊裝置往第2通訊裝置#2進行送訊時，第1通訊裝置所發送的資料係從埠1(1151)通過第2通訊裝置#1內而從埠2(1152)送出後，經由埠1(1153)而被第2通訊裝置#2所接收。
圖11-b係先前系統中的通訊與同步動作之時序的時序圖之例子。於圖中，S係通訊裝置1101為了進行系全體同步通訊而在通訊週期的開頭進行廣播的同步訊框，CMD#1係通訊裝置1101發送給通訊裝置1102的指令訊框，RSP#1係通訊裝置1102發送給通訊裝置1101的回應訊框。 指令訊框係被使用於繼電器的ON/OFF或伺服驅動器的目標位置之通知，回應訊框係被使用於感測器的現在值或伺服驅動器的位置回饋值之通知。CMD#2及RSP#2，係分別是對通訊裝置1103的指令訊框及回應訊框，內容係和CMD#1及RSP#1同等。
接著，說明控制的開始時序。令第2通訊裝置#n與其前段的通訊裝置間的傳輸路徑上的傳播延遲時間為Ttr_n，令進行中繼的通訊裝置內的傳輸延遲時間為Trpt，若第2通訊裝置#1及#2係在接收到從第1通訊裝置所發送過來之同步訊框S的時序上，使其產生通訊同步岔斷而進行同步動作，則因傳輸路徑的傳播延遲與傳送延遲而導致在第2通訊裝置#1與#2中，產生通訊同步岔斷的時序上，會有(Trpt+Ttr_2)的時間差。
此處，若將通訊裝置內的傳輸延遲時間與傳輸路徑之傳播延遲時間合稱為傳輸路徑延遲時間，則第1通訊裝置所發送出的同步訊框S被第2通訊裝置#n所接收為止的傳輸路徑延遲時間#n，係可用下式表示。其中，此處係假設所有通訊裝置中Trpt係為同值。
傳輸路徑延遲時間#n：
因此，為了使複數第2通訊裝置或第2通訊裝置所連接之機器同步作動，各第2通訊裝置所具備的基準時間，係 必須要將第1通訊裝置所具備的基準時間而依照傳輸路徑延遲時間而加以補正過才行。
作為計測傳輸路徑延遲時間的例子有，將與管理基準時間之通訊裝置的折返延遲時間(資料往返所需時間)分別加以測定，以往路及返路所需時間相等為前提，計測至各通訊裝置為止的延遲時間的方法。
圖9係被專利文獻2所引用的先前通訊系統之例子，圖9中n台通訊裝置1001~1005係在傳輸路徑1012上被串聯。於此種構成中，為了使各通訊裝置的時刻同步，係先由第1通訊裝置1001對第2通訊裝置1002發送2次測定用的資料，第2通訊裝置1002係將該測定用資料分別以輸入端和輸出端加以折返，藉此以測定傳播延遲時間Tab(≒Tba)及裝置內傳送延遲時間TB1(≒TB2)。
其後，第1通訊裝置係向第3通訊裝置1003同樣地發送測定資料，測定延遲時間Tbc(≒Tcb)及TC1(≒TC2)。同樣地，第1通訊裝置1001，係到第n通訊裝置1005為止測定了延遲時間後，向各通訊裝置通知延遲時間，各通訊裝置係根據從第1通訊裝置1001所通知過來的延遲時間，將其時刻加以補正以同步於基準時間。
然而，在圖9所示這種通訊系統中，在通訊裝置內，因為會通過往路及返路互異的內部記憶體，因此往路的延遲時間和返路的延遲時間之差，係會造成延遲時間的誤差。
再加上，前記傳輸路延遲時間，係在由第1通訊裝置 往第2通訊裝置#n發送指令訊框的情況，或在由第2通訊裝置#n往第1通訊裝置發送回應訊框的情況下均會同樣發生，因此第1通訊裝置與第2通訊裝置#n交換指令訊框及回應訊框之際的回應時間，係會產生為前式的2倍時間而成為虛耗時間。
例如，連接10台第2通訊裝置的通訊系統的情況下，第10台通訊裝置上，光是傳送延遲時間就有10.08μs會成為虛耗時間。因此，若合計10台所有第2通訊裝置，則光是傳送延遲時間就有50.4μs，在進行100μs數量級之通訊週期時，就會佔去通訊週期的一大半。結果，由於無法縮短通訊週期，即使利用高速通訊，也無法提升動作控制的性能。
[專利文獻1]日本特表2000-503828(第39頁、圖4)
[專利文獻2]日本特開平10-142361號公報(第6頁、圖4)
本發明係有鑑於如此問題點而研發，目的在於提供一種，當通訊裝置是在傳輸路徑上被串聯時，仍可計測延遲時間來補正各從機的基準時間，以使控制週期的開始時序能以基準時間基礎來加以指定並同步，削減通訊裝置的傳送延遲而儘可能使小通訊週期的同步通訊成為可能的通訊裝置、同步通訊系統及同步通訊方法。
為了解決上記問題，本發明係構成如下。
申請項1所記載之發明，係有關於通訊裝置，具備：通訊控制部，連接至傳輸路徑而控制著所收送之資料；和主機CPU，係與前記通訊控制部連接而以前記通訊控制部所接收到的資料和內藏的連接裝置資訊記憶部之資料為基礎來執行演算處理以作成送訊資料並發送至前記通訊控制部；而成的通訊裝置，其特徵為，前記通訊控制部係具備：PHY部，係將邏輯訊號轉換成電氣訊號；和RxFIFO部(收訊先入先出部)，係連接至前記PHY部而輸入著前記PHY部所接收到之資料；和TxFIFO部(送訊先入先出部)，係連接至前記PHY部而將所接收到之資料輸出至前記PHY部，以上各2組；和LINK部，係內建有裝置內基準計時器，以事先所設定的時序來產生岔斷訊號；且，將2組前記RxFIFO部和前記TxFIFO部分別以中繼路加以連結，前記2條中繼路與前記LINK部係彼此連接；前記LINK部係發送：同步補正對象指定訊框、傳輸路徑延遲計測訊框、同步訊框。
又，申請項2所記載之發明，係有關於通訊裝置，具備：通訊控制部，連接至傳輸路徑而控制著所收送之資料；和主機CPU，係與前記通訊控制部連接而以前記通訊控制部所接收到的資料和內藏的本機資訊記憶部之資料為基 礎來執行演算處理以作成送訊資料並發送至前記通訊控制部；而成的通訊裝置，其特徵為，前記通訊控制部係具備：PHY部，係將邏輯訊號轉換成電氣訊號；和RxFIFO部(收訊先入先出部)，係連接至前記PHY部而輸入著前記PHY部所接收到之資料；和TxFIFO部(送訊先入先出部)，係連接至前記PHY部而將所接收到之資料輸出至前記PHY部，以上各2組；和LINK部，係內建有裝置內基準計時器，以事先所設定的時序來產生岔斷訊號；且，將2組前記RxFIFO部和前記TxFIFO部分別以中繼路加以連結，前記2條中繼路與前記LINK部係彼此連接；且，在前記2條中繼路中分別插入有路徑切換開關並且中繼路上係分別被折返路徑之一方所連接，當前記路徑切換開關把自己的中繼路切斷時，就被連接至前記折返路徑的另一端，而且2個路徑切換開關的前記動作係同時進行；前記LINK部，通常係不使前記路徑切換開關進行切換動作而構成了將一方PHY部所接收到之資料傳送至另一方PHY部的中繼路，可是一旦接收到同步補正對象指定訊框，則藉由前記路徑切換開關之切換動作而構成將PHY部所接收到之資料予以折返的折返路徑；一旦同步補正對象指定訊框的收訊後，接收了所定次數的傳輸路徑延遲計測訊框，則藉由前記路徑切換開關而再度構成了前記中繼路； 一旦接收了申請項1所記載之通訊裝置所發送的同步訊框，則進行前記裝置內基準計時器的補正，以同步於通訊系統中的基準時間。
又，申請項3所記載之發明，係於申請項1所記載之通訊裝置中，在前記RxFIFO部的前段，係具備SFD(訊框開始訊號)偵測部；前記SFD偵測部係當從一方之前記PHY部所接收到的資料之中緊接於前文(preamble)後偵測到SFD，則立刻將接收到之資料，從另一方之前記PHY部，往傳輸路徑進行傳送。
又，申請項4所記載之發明，係於申請項2所記載之發明中，在前記RxFIFO部的前段，係具備SFD(訊框開始訊號)偵測部；前記SFD偵測部係當從一方之前記PHY部所接收到的資料之中緊接於前文(preamble)後偵測到SFD，則立刻將接收到之資料，從另一方之前記PHY部，往傳輸路徑進行傳送。
又，申請項5所記載之發明，係有關於同步通訊系統，具備：申請項1或申請項3中所記載之第1通訊裝置、和1個以上之申請項2或申請項4中所記載之第2通訊裝置；所構成，前記第1通訊裝置及第2通訊裝置係以所定之通訊週期進行通訊的同步通訊系統，其特徵為，將各通訊裝置的2個PHY部當中之一方的PHY部連接至其他通訊裝置的PHY部，將另一方PHY部連接至其他通訊裝置的PHY部而構成；前記第1通訊裝置，係個別地計測至前記第2通訊裝置 為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間個別地通知給該當裝置，在每一通訊週期，發送出通訊系統中的基準時間的現在值；前記第2通訊裝置，係以所被通知的前記傳輸路徑延遲時間，將所接收到之前記基準時間之現在值加以補正，以設定至自己的裝置內基準計時器。
又，申請項6所記載之發明，係於申請項5所記載之同步通訊系統中，前記第1通訊裝置，係將岔斷輸出時間儲存在前記同步訊框中然後發送至前記第2通訊裝置，前記第2通訊裝置係將所接收到之前記岔斷輸出時間，設定至自己的裝置內基準計時器，在該計時器值到達前記岔斷輸出時間時，輸出同步岔斷訊號。
又，申請項7所記載之發明，係於申請項5或6所記載之同步通訊系統中，前記第1通訊裝置，是以一定的通訊週期而開始了包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊的同步通訊後，前記第1通訊裝置，係在與前記第2通訊裝置同步通訊中，一旦偵測出有新連接至該同步通訊系統的前記第2通訊裝置，則在通訊週期內且實施過所定通訊的剩餘時間中，前記第1通訊裝置係計測至該當第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間通知給該當第2通訊裝置。
又，申請項8所記載之發明，係屬於分別具備有控制 送收訊資料之通訊控制部、和基於該通訊控制部所接收到之資料來執行演算處理以作成送訊資料的主機CPU部；的1個第1通訊裝置，和1個以上的第2通訊裝置被連接在傳輸路徑上而成的通訊系統內的前記通訊裝置進行同步通訊的同步通訊方法，其特徵為，前記第1通訊裝置，係具備：依照預先被儲存在連接裝置資訊記憶部中的前記第2通訊裝置的資訊，指定同步補正對象通訊裝置之步驟；和往該同步補正對象通訊裝置發送出傳輸路徑延遲計測訊框的同時，將送訊時刻加以記憶之步驟；和在接收到來自前記同步補正對象通訊裝置的折返資料時將收訊時刻加以記憶，未接收到折返資料時則對前記連接裝置資訊記憶部追記延遲計測失敗之步驟；和根據前記送訊時刻及前記收訊時刻，算出傳輸路徑延遲時間，並追記至前記連接裝置資訊記憶部之步驟；和將前記所算出之傳輸路徑延遲時間，通知給前記同步補正對象通訊裝置之步驟；在對前記連接裝置資訊記憶部中所儲存的所有第2通訊裝置，重複前記步驟後，才開始同步通訊。
又，申請項9所記載之發明，係於申請項8所記載之發明中，於前記同步通訊中，前記第1通訊裝置實施了，包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊的所定通訊後，具備：將前記連接裝置資訊記憶部中儲存有延遲計測失敗的第2通訊裝置所送來的回應，加以檢查之步驟；和若無回應則等待前記通訊週期結束而再度進行同步通訊之 步驟；和若無回應則算出傳輸路徑延遲計測時間，檢查是否能以前記通訊週期之剩餘時間內進行傳輸路徑延遲計測之步驟；和若在剩餘時間內無法進行傳輸路徑延遲計測則等待前記通訊週期結束而再度進行同步通訊之步驟；和若在剩餘時間內可以進行傳輸路徑延遲計測則將同步補正對象通訊裝置加以指定之步驟；和往該同步補正對象通訊裝置發送出傳輸路徑延遲計測訊框的同時，將送訊時刻加以記憶之步驟；和在接收到來自前記同步補正對象通訊裝置的折返資料時將收訊時刻加以記憶，未接收到折返資料時則等待前記通訊週期結束而再度進行同步通訊之步驟；和根據前記送訊時刻及前記收訊時刻，算出傳輸路徑延遲時間，並追記至前記連接裝置資訊記憶部之步驟；和將前記所算出之傳輸路徑延遲時間，通知給前記同步補正對象通訊裝置之步驟；和等待前記通訊週期結束而再度進行同步通訊之步驟。
又，申請項10所記載之發明，係於申請項9所記載之發明中，前記傳輸路徑延遲計測時間，係使用：前記連接裝置資訊記憶部中所儲存之傳輸路徑延遲時間的最大值、進行前記延遲計測之次數、因電路構成而決定的通訊裝置內之中繼時間，而加以算出。
又，申請項11所記載之發明，係於申請項8或申請項9所記載之發明中，前記第2通訊裝置，係當前記第1通訊裝置所指定的同步補正對象通訊裝置是本機時，則藉由：將路徑切換開關變成往收訊源折返之設定之步驟；和當從前 記第1通訊裝置接收前記傳輸延遲計測訊框，並被通知了傳輸路徑延遲時間時，則將前記路徑切換開關連接至中繼目的端之步驟；和根據前記傳輸路徑延遲時間和前記第1通訊裝置所發送之同步訊框中所儲存之基準時間，來補正裝置內基準計時器之步驟；以使基準時間與裝置內基準計時器同步。
又，申請項12所記載之發明，係於申請項8或申請項9所記載之同步通訊方法中，前記第2通訊裝置，係藉由：將前記同步補正對象指定訊框中所儲存之延遲計測進行次數，加以記憶，並在接收到該延遲計測次數+1個的傳輸路徑延遲計測訊框後，將前記路徑切換開關連接至中繼目的端之步驟；和根據前記傳輸路徑延遲時間和前記第1通訊裝置所發送之同步訊框中所儲存之基準時間，來補正裝置內基準計時器之步驟；以使基準時間與裝置內基準計時器同步。
又，申請項13所記載之發明，係屬於分別具備有控制送收訊資料之通訊控制部、和基於該通訊控制部所接收到之資料來執行演算處理以作成送訊資料的主機CPU部；的1個第1通訊裝置，和1個以上的第2通訊裝置被連接在傳輸路徑上而成的通訊系統，其特徵為，前記第1通訊裝置，係個別地計測至前記第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間個別地通知給該當裝置，在每一通訊週期，發送出通訊系統中的基準時間的現在值；前記第2通訊裝置，係以所被通知的前記傳輸路徑延遲 時間，將所接收到之前記基準時間之現在值加以補正，以設定至自己的裝置內基準計時器。
又，申請項14所記載之發明，係於申請項13所記載之發明中，前記第1通訊裝置，係將岔斷輸出時間儲存在前記同步訊框中然後發送至前記第2通訊裝置，前記第2通訊裝置係將所接收到之前記岔斷輸出時間，設定至自己的裝置內基準計時器，在該計時器值到達前記岔斷輸出時間時，輸出同步岔斷訊號。
又，申請項15所記載之發明，係於申請項13或14所記載之發明中，前記第1通訊裝置，是以一定的通訊週期而開始了包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊的同步通訊後，前記第1通訊裝置，係在與前記第2通訊裝置同步通訊中，一旦偵測出有新連接至該同步通訊系統的前記第2通訊裝置，則在通訊週期內且實施過所定通訊的剩餘時間中，前記第1通訊裝置係計測至該當第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間通知給該當第2通訊裝置。
若依照申請項1、申請項2、申請項5、申請項8、申請項11或申請項13所記載之發明，則在第2通訊裝置的中繼路中實裝路徑切換開關，第1通訊裝置只需控制該切換開關，就能對各第2通訊裝置容易且高精度地計測傳輸路徑 延遲時間，可將該計測結果及同步通訊系統的基準時間，通知給各第2通訊裝置。然後，由於第2通訊裝置係用該傳輸路徑延遲時間和基準時間來補正自己的基準時間，因此可利用已同步於第1通訊裝置之基準時間的基準時間。
若依照申請項6或申請項14所記載之發明，則由於第2通訊裝置可以用事先設定之時序來產生岔斷訊號，因此所有的被連接在第2通訊裝置上的機器，是可將指令訊框中所含之指令資料的處理，在同一時序上開始進行。
若依照申請項7、申請項9、申請項11或申請項15所記載之發明，則當通訊系統以一定之通訊週期進行同步通訊當中，對於新連接上的第2通訊裝置，第1通訊裝置係可不擾亂該同步通訊之通訊週期，將傳輸路徑延遲時間加以計測並通知，使該第2通訊裝置能夠進行同步通訊。
又，若依照申請項10所記載之發明，則第1通訊裝置係可對新連接的第2通訊裝置，預估用來計測傳輸路徑延遲時間所需之時間。
若依照申請項12所記載之發明，則第1通訊裝置係可對第2通訊裝置之每一者計測複數次的傳輸路徑延遲時間，可取得更高精度的傳輸路徑延遲時間。
若依照申請項3或申請項4所記載之發明，則各通訊裝置中所具備的2個RxFIFO部的前段中具備有SFD偵測部，在中繼路中，前記收訊資料的訊框開始訊號以後所接續的資料係完全不會進行監視，因此只有當前文之後續有偵測到正確SFD時，才會將資料交給中繼路。又，尤其在 必須要串聯的系統中，可和直接穿透(Cut-through)方式同樣地，消除多餘之錯誤資料的中繼，而且可僅將需要的資料，更高速地加以中繼。其結果為，例如，將通訊裝置串聯10台時的傳送延遲時間，相較於先前的直接穿透(Cut-through)方式，可從50.4μs縮短成7.2μs。
以下基於圖面來說明本發明之方法的具體實施例。以下，在不同圖中具有相同元件符號者，係代表同一內容。
[實施例]
圖1係本發明之通訊裝置之構成的區塊圖。
圖1中，第1通訊裝置1和第2通訊裝置2是被傳輸路徑5所串聯。第1通訊裝置1係在LINK部140內部具備用來管理通訊系統之基準時間的裝置內基準計時器141，第2通訊裝置2係在LINK部240內部具備用來與通訊系統之基準時間同步的裝置內基準計時器241。
基準時間，係作為同步通訊系統開始其動作等之基準，係在各通訊週期的最初，被儲存在同步訊框中而從第1通訊裝置發送給各第2通訊裝置。
例如，各第2通訊裝置，係將自己的基準時間加以減值，當其值變成事先設定之岔斷輸出時間時，則輸出岔斷訊號。同步通訊系統，係藉由利用該岔斷訊號，就可使全體以相同時序而開始處理。在本例中雖然係將裝置內基準 計時器安裝在LINK部內部，但亦可在LINK部外部安裝成專用的計時器。
第1通訊裝置1係具備：控制送收訊資料的通訊控制部100、和基於通訊控制部100所接收到之資料來執行演算處理，作成送訊資料的主機CPU部10。
主機CPU部10，係具備：將傳輸路徑上所連接之其他通訊裝置的資訊加以記憶的連接裝置資訊記憶部11。
通訊控制部100，係具備：被連接至傳輸路徑，用來將資料送出至傳輸路徑所需之將邏輯訊號轉換成電氣訊號的PHY部(別名亦稱第1層或實體層(Physical Layer))110、與PHY部110進行資料收送訊的LINK部140、將PHY部110所接收到之資料加以保持的RxFIFO部130、將來自LINK部140及RxFIFO部130的送訊資料加以保持的TxFIFO部120。各為2個的PHY部110、RxFIFO部130及TxFIFO部120，係如圖1所示，會將PHY部110之一方所接收到之資料傳送給另一方PHY部110，而構成2系統的中繼路160。
亦即藉由中繼路160，一方PHY部110所接收到之資料會直接從另一方PHY部而被傳送給其他通訊裝置。又，PHY部110和RxFIFO部130之間，係具備SFD偵測部115，監視著接收到之資料的前文之後續的SFD。所謂SFD，係以十六進位表示為‘5D’的1位元組的訊框開始旗標。
SFD偵測部115，係若正確偵測到SFD，則將PHY部 110所輸出的收訊訊號116，經由RxFIFO130和TxFIFO120，立即地往另一方PHY部110當成傳送許可訊號117而輸出，並且將接收到之資料，經由RxFIFO130而傳送給TxFIFO120。
收到該傳送許可訊號的PHY部110，係立刻將從TxFIFO120被傳送過來的收訊資料，傳送給傳輸路徑5。
該傳送許可訊號與收訊資料，係當該當訊框的傳送結束時或該當訊框傳送錯誤等而中途切斷時，不會往RxFIFO130輸出。亦即，直到其後有下個SFD被正確偵測為止，接收到之資料從PHY部110往傳輸路徑5的傳送係會被維持在停止狀態。
此外，PHY部係亦可不僅只是進行邏輯訊號與電氣訊號之轉換，也可為進行邏輯訊號與光訊號之轉換，或者，進行邏輯訊號與電波訊號之轉換。
圖2係圖1所示第1通訊裝置1的連接裝置資訊記憶部11的構成例。
連接裝置資訊記憶部11中，係具備：將被連接至第1通訊裝置1的1個以上的第2通訊裝置#1、#2、~#n的可連接台數(圖2中係為n台)加以儲存的可連接台數儲存領域1110；和將該可連接台數n之數目份的各第2通訊裝置之資訊加以儲存的第2通訊裝置之資訊記憶部111、112、~11n。
然後，該各資訊記憶部111、112、~11n中係分別具備有，通訊裝置個別的位址儲存領域1111、1121、~11n1 ；和傳輸路徑延遲計測完畢/失敗資訊儲存領域1112、1122、~11n2；和可獲得傳輸路徑延遲計測結果的傳輸路徑延遲時間儲存領域1113、1123、~11n3。
此外，第2通訊裝置的可連接台數，係為實現應用程式系統所必須之台數，是藉由未圖示的工程工具等，事先寫入至可連接台數儲存領域1110中。同樣地，用來特定第2通訊裝置的位址，也是事先被寫入至位址儲存領域1111、1121、~11n1。
然後，返回圖1，第2通訊裝置2係具備：控制送收訊資料的通訊控制部200、基於通訊控制部200所接收到之資料來執行演算處理以作成送訊資料的主機CPU部20。
又，主機CPU部10係具備用來記憶本機資訊的本機資訊記憶部21，再者，通訊控制部200，係具備：被連接在傳輸路徑上將邏輯訊號轉換成實際的電氣訊號的PHY部210；和與PHY部210進行資料收送訊的LINK部240、將PHY部210所接收到之資料加以保持的RxFIFO部230、將來自LINK部240及RxFIFO部230的送訊資料加以保持的TxFIFO部220。分別為2個的PHY部210、RxFIFO部230及TxFIFO部220，係當路徑切換開關250是被連接至中繼路260時，則構成將PHY部210之一方所接收到之資料傳送給另一方PHY部210的此種2系統之中繼路260。
另一方面，當路徑切換開關250是被連接至折返路徑261時，則構成將PHY部210之一方所接收到之資料折返至相同PHY部210的傳送路徑。折返路徑261，係如後述 ，是在計測從第1通訊裝置至該當第2通訊裝置為止的傳輸路徑延遲時間時，會被使用。又，路徑切換開關250，係將收訊資料的路徑及後述之傳送許可訊號的路徑，以相同時序，連接至中繼路260側或折返路徑261側。
當路徑切換開關250是被連接至通常動作時的中繼路260時，則2系統的中繼路係各自含有1個RxFIFO230與TxFIFO220。
當路徑切換開關250被連接至折返路徑261時，也是各自含有1個RxFIFO230和TxFIFO220。
無論如何，被傳送的資料，係都會分別通過RxFIFO230與TxFIFO220一次。又，PHY部210和RxFIFO部230之間，係具有SFD偵測部215，監視著接收到之資料的前文以降的SFD。
SFD偵測部215，係若正確偵測到SFD，則將PHY部210所輸出的收訊訊號216，經由RxFIFO230和TxFIFO220，立即地往另一方PHY部210當成傳送許可訊號217而輸出，並且將接收到之資料，經由RxFIFO230而傳送給TxFIFO220。
收到該傳送許可訊號的PHY部210，係立刻將從TxFIFO220被傳送過來的收訊資料，傳送給傳輸路徑5。
該傳送許可訊號與收訊資料，係當該當訊框的傳送結束時或該當訊框傳送錯誤等而中途切斷時，不會往RxFIFO230輸出。亦即，直到其後有下個SFD被正確偵測為止，接收到之資料從PHY部210往傳輸路徑5的傳送係 會被維持在停止狀態。
此外，於圖1中，雖然僅第2通訊裝置2有實裝路徑切換開關250，但當然亦可也在第1通訊裝置1中實裝路徑切換開關250而使兩者成為相同電路構成。
圖3係圖1之本機資訊記憶部21的構成例。本機資訊記憶部21中，係具備：將對本機發送過來之同步補正對象指定訊框中所儲存之延遲計測次數605(圖8-a)加以儲存的延遲計測次數儲存領域211；和將傳輸路徑延遲計測訊框中所儲存之傳輸路徑延遲時間615(圖8-b)加以儲存的傳輸路徑延遲時間儲存領域212；和將同步訊框中所儲存的基準時間之現在值616(圖8-c)加以儲存的領域亦即基準時間儲存領域213。
圖4係適用本發明的通訊系統之例子。
本例中，4台通訊裝置是被串聯在傳輸路徑上。管理基準時間的是第1通訊裝置1，第2通訊裝置#1~#3(2~4)係和圖1之第2通訊裝置2同樣的區塊圖所成，會同步於第1通訊裝置1的基準時間。
在本例中雖然把第1通訊裝置1連接在傳輸路徑的末端，如圖1所說明，由於第1通訊裝置1中也有實裝中繼機能，因此亦可連接在傳輸路徑的中途。
圖5係本發明之傳輸路徑延遲時間之計測程序的第1通訊裝置之流程圖，是由主機CPU10所執行。該流程圖係為定週期通訊開始前的圖，關於定週期通訊開始後的流程圖將於後述。
第1通訊裝置1(圖1)，係在步驟S101中，將預先儲存在連接裝置資訊記憶部11中的第2通訊裝置#1~#n(圖2)當中的1台，指定成同步補正對象通訊裝置(以下稱作「對象通訊裝置」)，向該第2通訊裝置發送出儲存有延遲計測次數的同步補正對象指定訊框(圖8-a)。
接著，步驟S102中，除了將傳輸路徑延遲計測訊框(圖8-b)發送至對象通訊裝置，還將其送訊時刻加以記憶備用。
接著，在步驟S103中，當接收到從對象通訊裝置折返回來的傳輸路徑延遲計測訊框時，係前進至步驟S104，若未收到時則前進至步驟S105，將延遲計測失敗儲存至連接裝置資訊記憶部11然後前進至S110。
所謂延遲計測失敗，係指對於圖2所示根據可連接台數儲存領域1110而判斷應該存在的第2通訊裝置，有發送出傳輸路徑延遲計測訊框但是無法接收到折返資料等之意。無法接收的判斷，係藉由未圖示之計時器的計時等而為之。
當接收到從對象通訊裝置折返回來的傳輸路徑延遲計測訊框時，步驟S104中將折返收訊時刻加以記憶，接著步驟S106中根據傳輸路徑延遲計測訊框的送訊時刻與折返收訊時刻而算出傳輸路徑延遲時間，儲存至位於連接裝置資訊記憶部11的該當對象通訊裝置的資訊記憶部內的傳輸路徑延遲時間儲存領域1113~11n3。
此處，說明傳輸路徑延遲時間的算出方法。如圖1的 第2通訊裝置2的區塊圖所記載，路徑切換開關250是被設定在通常作動時的中繼路260時，和為了同步延遲計測用而被設定在折返路徑261時，所被傳送的資料，都會分別通過SFD偵測部、RxFIFO、TxFIFO一次，且，RxFIFO部係將接收到之資料立刻傳送給TxFIFO部，TxFIFO部係立刻向傳輸路徑發送資料所需的往路、返路之延遲時間上，係可是為沒有差異。
因此，若令發送出傳輸路徑延遲計測訊框的時刻為Ts、接收到折返資料的時刻為Tr，則傳輸路徑的傳輸路徑延遲時間，係可用(Tr-Ts)/2而算出。
接著，步驟S107中檢查是否已經發送延遲計測次數份的傳輸路徑延遲計測訊框，若未發送完則重複步驟S102至步驟S106。若已送訊則在步驟S108中，例如算出平均值等最適傳輸路徑延遲時間，儲存至位於連接裝置資訊記憶部11的該當對象通訊裝置的資訊記憶部內的傳輸路徑延遲時間儲存領域1113~11n3，在步驟S109中，將傳輸路徑延遲時間615中儲存有最適傳輸路徑延遲時間的傳輸路徑延遲計測訊框(圖8-b)，發送給對象的第2通訊裝置。
步驟S110中係檢查對於連接裝置資訊記憶部11中所儲存之可連接台數份的第2通訊裝置是否完成傳輸路徑延遲計測，若未完成則在步驟S112中將對象通訊裝置予以更新而前進至步驟S101，以下就重複步驟S101至步驟S110。若已完成時，則在步驟S111中將同步訊框(圖8-c) 對所有的第2通訊裝置進行發送。
圖6係本發明之傳輸路徑延遲時間之計測時，第2通訊裝置所進行之處理程序的流程圖，是由主機CPU20所執行。
第2通訊裝置2(圖1)，係在步驟S301中將給本機的同步補正對象指定訊框予以接收，將步驟S302中所接收到之同步補正對象指定訊框中所儲存之延遲計測次數，儲存在本機資訊記憶部21的延遲計測次數儲存領域211(圖3)，在步驟S303中藉由路徑切換開關250(圖1)而設定成折返路徑261(圖1)。
在步驟S304中，等待著傳輸路徑延遲計測訊框的收訊，若有收訊則在步驟S305中將傳輸路徑延遲計測訊框(圖8-b)中所儲存之傳輸路徑延遲時間615，儲存至本機資訊記憶部21的傳輸路徑延遲時間儲存領域212(圖3)。該傳輸路徑延遲時間因為會被覆寫，所以最後接收到的值會是有效的。
然後，在步驟S306中，檢查是否接收到延遲計測次數+1次的傳輸路徑延遲計測訊框(圖8-b)，當未接收到延遲計測次數+1次時，則返回到步驟S304。當有接收到延遲計測次數+1次時則前進至步驟S307，將路徑切換開關250(圖1)連接至中繼路260(圖1)而設定成通常作動時的構成。
接著在步驟S308中等待同步訊框(圖8-c)的收訊，最後在步驟S309中，根據所收到之同步訊框中所儲存的基 準時間與傳輸路徑延遲時間，來補正裝置內基準計時器241(圖1)。
該補正，係例如圖12所示的實施例，將裝置內基準計時器241改寫成從基準時間減去傳輸路徑延遲時間後的值，藉此而為之。又，當前記裝置內基準計時器予以增值計數時，則改寫成對基準時間加算過傳輸路徑延遲時間的值。
圖7係連接資訊記憶部11的可連接台數1110(圖2)份的第2通訊裝置沒有連接之狀態下，當第1通訊裝置1(圖1)以一定的通訊週期而開始了同步通訊時，有第2通訊裝置2(圖1)新增連接時的傳輸路徑延遲時間計測程序。該程序所作的處理，係由主機CPU10所執行。
所謂同步通訊，係指第1通訊裝置對各第2通訊裝置設定傳輸路徑延遲時間，將同步訊框發送過1次後，第1通訊裝置和第2通訊裝置，係以預先決定之一定的通訊週期來進行通訊。
在該同步通訊中，以一定之通訊週期，第1通訊裝置對各第2通訊裝置發送同步訊框，發送指令訊框，從各第2通訊裝置發送回應訊框等，進行這些通訊。
於同步通訊開始的狀態下，第1通訊裝置1，係一旦到達通訊週期開始時間，則步驟S201中對於連接裝置資訊記憶部11中所儲存之第2通訊裝置#1~#n(圖2)的全部(可連接台數1110中所儲存的台數份)，開始同步通訊。
同步通訊完成後，步驟S202中檢查是否有接收到在 連接裝置資訊記憶部11中記憶成延遲計測失敗的第2通訊裝置的任一者所送來的回應，若沒有接收到則前進至步驟S208，等待通訊週期的結束，前進至步驟S201。
若有收訊則前進至步驟S203，將通訊週期的剩餘時間與傳輸路徑延遲計測所費時間進行比較，檢查是否能在通訊週期剩餘時間內完成傳輸路徑延遲計測。
此時，傳輸路徑延遲計測時間，係使用連接裝置資訊記憶部11中所儲存的傳輸路徑延遲時間之最大值Tmax_dly(從第1通訊裝置至最遠第2通訊裝置為止的傳輸路徑延遲時間)、進行延遲計測的次數Ncnt、因電路構成而決定之通訊裝置內之中繼時間Trpt，以式1所示計算式所求出的值。
傳輸路徑延遲計測時間=(2×Tmax_dly+Trpt)×(Ncnt+1)+α……(式1)
此外，式1係為，對已經完成傳輸路徑延遲時間計測的第2通訊裝置、且從第1通訊裝置來看被連接在最遠位置之第2通訊裝置，新增連接的第2通訊裝置，視為對象。又，α係為於第1通訊裝置中、進行圖7所示的流程圖之處理所耗費的時間，是指不受Tmax_dly或Trpt之影響，例如算出平均值等所需之時間。
當S203的檢查中判定為不可能時則前進至步驟S208，當S203的檢查中判定為可能時則前進至步驟S204。此 外，S208中，亦可在未圖示的顯示器等，顯示出無法計測傳輸路徑延遲時間之意旨。
步驟S204中，向已收到回應之被記錄成延遲計測失敗的第2通訊裝置(以下稱為「對象通訊裝置」)，發送出儲存有延遲計測次數605的同步補正對象指定訊框(圖8-a)。
接著，步驟S205中，除了將傳輸路徑延遲計測訊框(圖8-b)發送至對象通訊裝置，還將其送訊時刻加以記憶備用。
接著在步驟S206中，當接收到從對象通訊裝置折返回來的傳輸路徑延遲計測訊框時，係前進至步驟S207。若未收到時則前進至步驟S208。
當接收到從對象通訊裝置折返回來的傳輸路徑延遲計測訊框時，步驟S207中將折返資料收訊時刻加以記憶，接著步驟S209中根據傳輸路徑延遲計測訊框的送訊時刻與折返資料收訊時刻而算出傳輸路徑延遲時間，儲存至位於連接裝置資訊記憶部11的該當對象通訊裝置的資訊記憶部內的傳輸路徑延遲時間儲存領域1113~11n3。傳輸路徑延遲時間的算出方法，係和圖5的情況相同。
如圖1的第2通訊裝置2的區塊圖所記載，路徑切換開關250是被設定在通常作動時的中繼路260時，和為了同步延遲計測用而被設定在折返路徑261時，會分別通過RxFIFO、TxFIFO一次，且，RxFIFO部係將接收到之資料立刻傳送給TxFIFO部，TxFIFO部係立刻向傳輸路徑 發送資料所需的往路、返路之延遲時間上，係可視為沒有差異。
因此，若令發送出傳輸路徑延遲計測訊框的時刻為Ts、接收到傳輸路徑延遲計測訊框的時刻為Tr，則該傳輸路徑的傳輸路徑延遲時間，係可用(Tr-Ts)/2而算出。
接著，步驟S210中檢查是否已經發送延遲計測次數份的傳輸路徑延遲計測訊框，若未發送完則重複步驟S205至步驟S209。若已送訊則在步驟S211中，例如算出平均值等最適傳輸路徑延遲時間，儲存至位於連接裝置資訊記憶部11的該當對象通訊裝置的資訊記憶部內的傳輸路徑延遲時間儲存領域1113~11n3，在步驟S212中，將傳輸路徑延遲時間615中儲存有最適傳輸路徑延遲時間的傳輸路徑延遲計測訊框(圖8-b)，發送給對象的第2通訊裝置，並在步驟S213中等待通訊週期結束，返回至步驟S201。重複以上的步驟。
此外，於步驟S202中，若有進行已收到之回應訊框中所含之回應資料，是否為連續發生同步通訊錯誤之第2通訊裝置所送來的回應資料之檢查，則即使對於同步通訊中一度離開而又再連接的第2通訊裝置，也能用圖7所示的相同程序，來計測傳輸路徑延遲時間。
圖8係第1通訊裝置1(圖1)所發送或接收之同步補正對象指定訊框(圖8-a)、傳輸路徑延遲計測訊框(圖8-b)、同步訊框(圖8-c)、指令訊框(圖8-d)及回應訊框(圖8-e)的例子。
5個資料的共通點為，前文500、SFD(Start Frame Delimiter)501、送訊目的位址601、送訊來源位址602、資料類型603、資料長604還有偵測傳輸資料錯誤用的FCS(Flame Check Sequence)606。在本硬中，係用資料類型603來識別5種資料。
此外，資料係並非限於此5種類，可適宜地隨應於應用程式等的需要，追加不同構成的訊框。
圖8-a，係由第1通訊裝置，對身為延遲時間計測對象之第2通訊裝置(同步補正對象通訊裝置)所發送的同步補正對象指定訊框之例子。送訊目的位址601中，係儲存著同步補正對象通訊裝置的個別之位址。該位址，係被儲存在連接裝置資訊記憶部11的第2通訊裝置1~n的資訊記憶部111~11n(圖2)中。
圖8-b，係由第1通訊裝置對同步補正對象通訊裝置所發送的傳輸路徑延遲計測訊框之例子。在傳輸路徑延遲時間615中，當第1次送訊時係儲存0，第m次送訊時係儲存第m-1次的計測結果，然後發送給同步補正對象通訊裝置。在進行過事先設定之延遲計測次數份的計測後，第1通訊裝置係算出這些計測結果的最大值、平均值或對平均值加算一餘裕時間而成之值等的最適傳輸路徑延遲時間，並儲存至傳輸路徑延遲時間615，發送給同步補正對象通訊裝置。
圖8-c係本發明中所使用的同步訊框之構成例子。基準時間之現在值616係儲存著，同步訊框送訊時的裝置內 基準計時器141(圖1)之值。岔斷輸出時間617，係由各第2通訊裝置，對主機CPU20(圖1)設定岔斷訊號輸出時序所用，主機CPU10(圖1)係透過LINK140(圖1)而寫入之。
岔斷輸出時間例如係被設定成，距離第1通訊裝置最遠的第2通訊裝置，接收了指令訊框，開始進行指令訊框中所含之指令資料之處理的時序。
或者，岔斷輸出時間係亦可被設定成，由第1通訊裝置向所有第2通訊裝置發送指令訊框，最後收到該指令訊框的第2通訊裝置，係能夠開始進行該指令訊框中所含之指令資料之處理的時序。
圖8-d，係由第1通訊裝置對第2通訊裝置所發送的指令訊框。通常，第2通訊裝置，係同步於在岔斷輸出時間所輸出的岔斷訊號，開始指令資料618之處理。
圖8-e，係由第1通訊裝置從第2通訊裝置所接收之回應訊框。通常，第2通訊裝置，係從第1通訊裝置接收到指令訊框後，發送此回應訊框。
圖12係使構成通訊系統的前記第1通訊裝置及1個以上之第2通訊裝置所分別內藏的裝置內基準計時器141及241(圖1)進行同步之樣子的例子。一旦從第1通訊裝置發送了同步訊框S，則第2通訊裝置#1會首先將該訊框加以接收。
收到該訊框的第2通訊裝置#1係將事先計測好的從第1通訊裝置至第2通訊裝置#1為止的傳輸路徑延遲時間Tdly_1，從同步訊框中所儲存的基準時間之現在值616(圖 8-c)中加以扣除後的值，用其來更新裝置內基準計時器241，藉此就可和第1通訊裝置內的裝置內基準計時器141的現在值設成相同。下個接收到該同步訊框的第2通訊裝置#2也同樣地，根據事先計測好的從第1通訊裝置1至第2通訊裝置#2為止的傳輸路徑延遲時間Tdly_2與基準時間之現在值616，來更新裝置內基準計時器241。
藉由以上，第1通訊裝置內的裝置內基準計時器141，和第2通訊裝置#1及#2內的裝置內基準計時器241，就會計時著同一時刻。又，同步訊框中所儲存之岔斷輸出時間617與第2通訊裝置#1及#2內的裝置內基準計時器241的值為一致時，係輸出岔斷訊號，因此各通訊裝置係可以同一時刻，將每次通訊同步的岔斷，對主機CPU輸出。
此外，雖然各通訊裝置的裝置內基準計時器，係各自以未圖示之個別的時脈為基礎而動作，但時脈頻率的個體差異係可忽視。這是因為，其係遠小於每一通訊週期所補正的基準時間。
如此，若依據本發明，則即使所有的各通訊裝置是被串連在傳輸路徑上時，仍可以同一通訊週期來將所被給予之指令資料之處理，以同一岔斷時序而開始進行，並且還可縮短該通訊週期。
因此，可期待身為第2通訊裝置的具備複數之伺服放大器、繼電器及感測器等的動作控制系統的控制性能提升。
1‧‧‧本發明之第1通訊裝置
2‧‧‧本發明之第2通訊裝置#1
3‧‧‧本發明之第2通訊裝置#2
4‧‧‧本發明之第2通訊裝置#3
5‧‧‧傳輸路徑
10、20‧‧‧主機CPU部
100、200‧‧‧通訊控制部
11‧‧‧連接裝置資訊記憶部
1110‧‧‧第2通訊裝置之可連接台數儲存領域
1102‧‧‧第2通訊裝置#1
111‧‧‧第2通訊裝置#1之資訊記憶部
1111‧‧‧第2通訊裝置#1之位址儲存領域
1112‧‧‧第2通訊裝置#1之傳輸路徑延遲計測完畢/失敗資訊儲存領域
1113‧‧‧第2通訊裝置#1之傳輸路徑延遲時間儲存領域
1103‧‧‧第2通訊裝置#2
112‧‧‧第2通訊裝置#2之資訊記憶部
1121‧‧‧第2通訊裝置#2之位址儲存領域
1122‧‧‧第2通訊裝置#2之傳輸路徑延遲計測完畢/失敗資訊儲存領域
1123‧‧‧第2通訊裝置#2之傳輸路徑延遲時間儲存領域
11n‧‧‧第2通訊裝置#n之資訊記憶部
11n1‧‧‧第2通訊裝置#n之位址儲存領域
11n2‧‧‧第2通訊裝置#n之傳輸路徑延遲計測完畢/失敗資訊儲存領域
11n3‧‧‧第2通訊裝置#n之傳輸路徑延遲時間儲存領域
21‧‧‧本機資訊記憶部
211‧‧‧延遲計測次數儲存領域
212‧‧‧傳輸路徑延遲時間儲存領域
213‧‧‧基準時間儲存領域
110、210‧‧‧PHY部
115、215‧‧‧SFD偵測部
116、216‧‧‧收訊訊號
117、217‧‧‧傳送許可訊號
118、218‧‧‧岔斷訊號
120、220‧‧‧TxFIFO部
130、230‧‧‧RxFIFO部
140、240‧‧‧LINK部
141、241‧‧‧裝置內基準計時器
250‧‧‧路徑切換開關
160、260‧‧‧中繼路
261‧‧‧折返路徑
500‧‧‧前文
501‧‧‧SFD(訊框開始旗標)
601‧‧‧送訊目的位址
602‧‧‧送訊來源位址
603‧‧‧資料類型
604‧‧‧資料長
605‧‧‧延遲計測次數
606‧‧‧FCS
615‧‧‧傳輸路徑延遲時間
616‧‧‧基準時間之現在值
617‧‧‧岔斷輸出時間
618‧‧‧指令資料
619‧‧‧回應資料
620‧‧‧資料
1001、1101‧‧‧先前之第1通訊裝置
1002‧‧‧先前之第2通訊裝置
1003‧‧‧先前之第3通訊裝置
1004‧‧‧先前之第n-1通訊裝置
1005‧‧‧先前之第n通訊裝置
1012‧‧‧先前之傳輸路徑
1150、1151、1153‧‧‧埠1
1152、1154‧‧‧埠2
[圖1]適用本發明之方法的通訊裝置之構成的區塊圖。
[圖2]連接裝置資訊記憶部之構成例。
[圖3]本機資訊記憶部之構成例。
[圖4]適用本發明的通訊系統之例子。
[圖5]本發明之第1通訊裝置的延遲計測程序的流程圖。
[圖6]本發明之第2通訊裝置的延遲計測程序的流程圖。
[圖7]本發明之第1通訊裝置在同步通訊中的延遲計測程序的流程圖。
[圖8]本發明之通訊的資料格式例，(8-a)同步補正對象指定訊框、(8-b)傳輸路徑延遲計測訊框、(8-c)同步訊框、(8-d)指令訊框、(8-e)回應訊框。
[圖9]先前之通訊系統之構成。
[圖10]標準的通訊訊框與通訊裝置之構成，(10-a)標準的通訊訊框之構成，(10-b)標準的通訊裝置之構成。
[圖11]先前通訊系統之構成和時序圖，(11-a)先前通訊系統之構成，(11-b)先前通訊系統的時序圖。
[圖12]本發明之通訊同步的時序圖。
1‧‧‧第1通訊裝置
2‧‧‧第2通訊裝置
5‧‧‧傳輸路徑
10、20‧‧‧主機CPU
100、200‧‧‧通訊控制部
11‧‧‧連接裝置資訊記憶部
21‧‧‧本機資訊記憶部
110、210‧‧‧PHY部
115、215‧‧‧SFD偵測部
116、216‧‧‧收訊訊號
117、217‧‧‧傳送許可訊號
118、218‧‧‧岔斷訊號
120、220‧‧‧TxFIFO部
130、230‧‧‧RxFIFO部
140、240‧‧‧LINK部
141、241‧‧‧裝置內基準計時器
250‧‧‧路徑切換開關
160、260‧‧‧中繼路
261‧‧‧折返路徑

Claims (15)

  1. 一種通訊裝置，係具備：通訊控制部，連接至傳輸路徑而控制著所收送之資料；和主機CPU，係與前記通訊控制部連接而以前記通訊控制部所接收到的資料和內藏的連接裝置資訊記憶部之資料為基礎來執行演算處理以作成送訊資料並發送至前記通訊控制部所構成的通訊裝置，其中，前記通訊控制部係具備：PHY部，係將邏輯訊號轉換成電氣訊號；和RxFIFO部(收訊先入先出部)，係連接至前記PHY部而輸入前記PHY部所接收到之資料；和TxFIFO部(送訊先入先出部)，係連接至前記PHY部而將所接收到之資料輸出至前記PHY部，以上各2組；和LINK部，係內建有裝置內基準計時器，以事先所設定的時序來產生岔斷訊號；且，將2組前記RxFIFO部和前記TxFIFO部分別以中繼路加以連結，前記2條中繼路與前記LINK部係彼此連接；前記LINK部係發送：同步補正對象指定訊框、傳輸路徑延遲計測訊框、同步訊框。
  2. 一種通訊裝置，係具備：通訊控制部，連接至傳輸路徑而控制著所收送之資料；和主機CPU，係與前記通訊控制部連接而以前記通訊控制部所接收到的資料和內藏的本機資訊記憶部之資料為基礎來執行演算處理以作成送訊資料並發送至前記通訊控制部所構 成的通訊裝置，其中，前記通訊控制部係具備：PHY部，係將邏輯訊號轉換成電氣訊號；和RxFIFO部(收訊先入先出部)，係連接至前記PHY部而輸入前記PHY部所接收到之資料；和TxFIFO部(送訊先入先出部)，係連接至前記PHY部而將所接收到之資料輸出至前記PHY部，以上各2組；和LINK部，係內建有裝置內基準計時器，以事先所設定的時序來產生岔斷訊號；且，將2組前記RxFIFO部和前記TxFIFO部分別以中繼路加以連結，前記2條中繼路與前記LINK部係彼此連接；且在前記2條中繼路中分別插入有路徑切換開關並且中繼路上係分別被折返路徑之一方所連接，當前記路徑切換開關把自己的中繼路切斷時，就被連接至前記折返路徑的另一端，而且2個路徑切換開關的前記動作係同時進行；前記LINK部，通常係不使前記路徑切換開關進行切換動作而構成了將一方PHY部所接收到之資料傳送至另一方PHY部的中繼路，可是一旦接收到同步補正對象指定訊框，則藉由前記路徑切換開關之切換動作而構成將PHY部所接收到之資料予以折返的折返路徑；一旦同步補正對象指定訊框的收訊後，接收了所定次數的傳輸路徑延遲計測訊框，則藉由前記路徑切換開關而再度構成了前記中繼路； 一旦接收了申請專利範圍第1項所記載之通訊裝置所發送的同步訊框，則進行前記裝置內基準計時器的補正，以同步於通訊系統中的基準時間。
  3. 如申請專利範圍第1項所記載之通訊裝置，其中，在前記RxFIFO部的前段，係具備SFD(訊框開始訊號)偵測部；前記SFD偵測部係當從一方之前記PHY部所接收到的資料之中緊接於前文(preamble)後偵測到SFD，則立刻將接收到之資料，從另一方之前記PHY部，往傳輸路徑進行傳送。
  4. 如申請專利範圍第2項所記載之通訊裝置，其中，在前記RxFIFO部的前段，係具備SFD(訊框開始訊號)偵測部；前記SFD偵測部係當從一方之前記PHY部所接收到的資料之中緊接於前文(preamble)後偵測到SFD，則立刻將接收到之資料，從另一方之前記PHY部，往傳輸路徑進行傳送。
  5. 一種同步通訊系統，係具備：申請項1或申請項3中所記載之第1通訊裝置、和1個以上之申請項2或申請項4中所記載之第2通訊裝置所構成，前記第1通訊裝置及第2通訊裝置係以所定之通訊週期進行通訊的同步通訊系統，其中，將各通訊裝置的2個PHY部當中之一方的PHY部連接至其他通訊裝置的PHY部，將另一方PHY部連接至其他通訊裝置的PHY部而構成；前記第1通訊裝置，係個別地計測至前記第2通 訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間個別地通知給該當裝置，在每一通訊週期，發送出通訊系統中的基準時間的現在值；前記第2通訊裝置，係以所被通知的前記傳輸路徑延遲時間，將所接收到之前記基準時間之現在值加以補正，以設定至自己的裝置內基準計時器。
  6. 如申請專利範圍第5項所記載之同步通訊系統，其中，前記第1通訊裝置，係將岔斷輸出時間儲存在前記同步訊框中然後發送至前記第2通訊裝置，前記第2通訊裝置係將所接收到之前記岔斷輸出時間，設定至自己的裝置內基準計時器，在該計時器值到達前記岔斷輸出時間時，輸出同步岔斷訊號。
  7. 如申請專利範圍第5項或第6項所記載之同步通訊系統，其中，前記第1通訊裝置，是以一定的通訊週期而開始了包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊的同步通訊後，前記第1通訊裝置，係在與前記第2通訊裝置同步通訊中，一旦偵測出有新連接至該同步通訊系統的前記第2通訊裝置，則在通訊週期內且實施過所定通訊的剩餘時間中，前記第1通訊裝置係計測至該當第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間通知給該當第2通訊裝置。
  8. 一種同步通訊方法，係為1個第1通訊裝置， 和1個以上的第2通訊裝置被連接在傳輸路徑上而成的通訊系統內的前記通訊裝置進行同步通訊的同步通訊方法，該些通訊裝置係分別具備有：控制送收訊資料之通訊控制部、和基於該通訊控制部所接收到之資料來執行演算處理以作成送訊資料的主機CPU部，其中，前記第1通訊裝置，係具備：依照預先被儲存在連接裝置資訊記憶部中的前記第2通訊裝置的資訊，指定同步補正對象通訊裝置之步驟；和往該同步補正對象通訊裝置發送出傳輸路徑延遲計測訊框的同時，將送訊時刻加以記憶之步驟；和在接收到來自前記同步補正對象通訊裝置的折返資料時將收訊時刻加以記憶，未接收到折返資料時則對前記連接裝置資訊記憶部追記延遲計測失敗之步驟；和根據前記送訊時刻及前記收訊時刻，算出傳輸路徑延遲時間，並追記至前記連接裝置資訊記憶部之步驟；和將前記所算出之傳輸路徑延遲時間，通知給前記同步補正對象通訊裝置之步驟；在對前記連接裝置資訊記憶部中所儲存的所有第2通訊裝置，重複前記步驟後，才開始同步通訊。
  9. 如申請專利範圍第8項所記載之同步通訊方法，其中，於前記同步通訊中，前記第1通訊裝置實施了，包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊 的所定通訊後，具備：將前記連接裝置資訊記憶部中儲存有延遲計測失敗的第2通訊裝置所送來的回應，加以檢查之步驟；和若無回應則等待前記通訊週期結束而再度進行同步通訊之步驟；和若無回應則算出傳輸路徑延遲計測時間，檢查是否能以前記通訊週期之剩餘時間內進行傳輸路徑延遲計測之步驟；和若在剩餘時間內無法進行傳輸路徑延遲計測則等待前記通訊週期結束而再度進行同步通訊之步驟；和若在剩餘時間內可以進行傳輸路徑延遲計測則將同步補正對象通訊裝置加以指定之步驟；和往該同步補正對象通訊裝置發送出傳輸路徑延遲計測訊框的同時，將送訊時刻加以記憶之步驟；和在接收到來自前記同步補正對象通訊裝置的折返資料時將收訊時刻加以記憶，未接收到折返資料時則等待前記通訊週期結束而再度進行同步通訊之步驟；和根據前記送訊時刻及前記收訊時刻，算出傳輸路徑延遲時間，並追記至前記連接裝置資訊記憶部之步驟；和將前記所算出之傳輸路徑延遲時間，通知給前記同步補正對象通訊裝置之步驟；和等待前記通訊週期結束而再度進行同步通訊之步驟。
  10. 如申請專利範圍第9項所記載之同步通訊方法，其中，前記傳輸路徑延遲計測時間，係使用：前記連接裝置資訊記憶部中所儲存之傳輸路徑延遲時間的最大值、進行前記延遲計測之次數、因電路構成而 決定的通訊裝置內之中繼時間，而加以算出。
  11. 如申請專利範圍第8項或第9項所記載之同步通訊方法，其中，前記第2通訊裝置，係當前記第1通訊裝置所指定的同步補正對象通訊裝置是本機時，則藉由：將路徑切換開關變成往收訊源折返之設定之步驟；和當從前記第1通訊裝置接收前記傳輸延遲計測訊框，並被通知了傳輸路徑延遲時間時，則將前記路徑切換開關連接至中繼目的端之步驟；和根據前記傳輸路徑延遲時間和前記第1通訊裝置所發送之同步訊框中所儲存之基準時間，來補正裝置內基準計時器之步驟；以使基準時間與裝置內基準計時器同步。
  12. 如申請專利範圍第8項或第9項所記載之同步通訊方法，其中，前記第2通訊裝置，係藉由：將前記同步補正對象指定訊框中所儲存之延遲計測進行次數，加以記憶，並將該延遲計測次數+1而在接收到傳輸路徑延遲計測訊框後，將前記路徑切換開關連接至中繼目的端之步驟；和根據前記傳輸路徑延遲時間和前記第1通訊裝置所發送之同步訊框中所儲存之基準時間，來補正裝置內基準計時器之步驟；以使基準時間與裝置內基準計時器同步。
  13. 一種同步通訊系統，係為1個第1通訊裝置，和1個以上的第2通訊裝置被連接在傳輸路徑上而成的通訊系統，該些通訊裝置係分別具備有控制送 收訊資料之通訊控制部、和基於該通訊控制部所接收到之資料來執行演算處理以作成送訊資料的主機CPU部，其中，前記第1通訊裝置，係個別地計測至前記第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間個別地通知給該當裝置，在每一通訊週期，發送出通訊系統中的基準時間的現在值；前記第2通訊裝置，係以所被通知的前記傳輸路徑延遲時間，將所接收到之前記基準時間之現在值加以補正，以設定至自己的裝置內基準計時器。
  14. 如申請專利範圍第13項所記載之同步通訊系統，其中，前記第1通訊裝置，係將岔斷輸出時間儲存在前記同步訊框中然後發送至前記第2通訊裝置，前記第2通訊裝置係將所接收到之前記岔斷輸出時間，設定至自己的裝置內基準計時器，在該計時器值到達前記岔斷輸出時間時，輸出同步岔斷訊號。
  15. 如申請專利範圍第13項或第14項所記載之同步通訊系統，其中，前記第1通訊裝置，是以一定的通訊週期而開始了包含對前記第2通訊裝置之同步訊框與指令訊框的送訊、來自前記第2通訊裝置之回應訊框的收訊的同步通訊後，前記第1通訊裝置，係在與前記第2通訊裝置同步通訊中，一旦偵測出有新連接至該同步通訊系統的 前記第2通訊裝置，則在通訊週期內且實施過所定通訊的剩餘時間中，前記第1通訊裝置係計測至該當第2通訊裝置為止的傳輸路徑延遲時間，將前記傳輸路徑延遲時間通知給該當第2通訊裝置。
TW97111183A 2007-03-28 2008-03-28 Communication device, synchronous communication system and synchronous communication method TWI445377B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085682 2007-03-28

Publications (2)

Publication Number Publication Date
TW200849925A TW200849925A (en) 2008-12-16
TWI445377B true TWI445377B (zh) 2014-07-11

Family

ID=39830761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97111183A TWI445377B (zh) 2007-03-28 2008-03-28 Communication device, synchronous communication system and synchronous communication method

Country Status (7)

Country Link
US (1) US8223804B2 (zh)
EP (1) EP2139152B1 (zh)
JP (1) JP4760978B2 (zh)
KR (1) KR101410625B1 (zh)
CN (1) CN101578806B (zh)
TW (1) TWI445377B (zh)
WO (1) WO2008123272A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT507125B1 (de) * 2008-07-25 2010-05-15 Tttech Computertechnik Ag Multirouter für zeitgesteuerte kommunikationssysteme
JP5367484B2 (ja) * 2009-07-15 2013-12-11 株式会社日本マイクロニクス 検査システム
CA2795288A1 (en) * 2010-05-07 2011-11-10 Samsung Electronics Co., Ltd. Apparatus and method for notifying packet information using start frame delimiter
JP5771980B2 (ja) * 2010-07-16 2015-09-02 株式会社三洋物産 弾球遊技機
JP5184597B2 (ja) * 2010-09-06 2013-04-17 株式会社日立産機システム 通信制御装置及び通信・制御システム
WO2012108049A1 (ja) * 2011-02-10 2012-08-16 三菱電機株式会社 通信システムおよび通信方法
US9363304B2 (en) * 2012-06-06 2016-06-07 Google Inc. Synchronizing action execution across networked nodes using relative time
JP5734523B2 (ja) * 2012-08-01 2015-06-17 三菱電機株式会社 通信装置、通信システムおよび同期制御方法
WO2014041592A1 (ja) * 2012-09-11 2014-03-20 三菱電機株式会社 補正パラメータ算出装置及びシステム及び補正パラメータ算出方法及びコンピュータプログラム
KR101469500B1 (ko) * 2012-10-30 2014-12-05 한국전력공사 계통보호전송장치용 전송지연 검출장치
CN102932132B (zh) * 2012-11-01 2015-09-23 南京国电南自美卓控制系统有限公司 一种基于多组冗余控制器的对时系统
DE102013005748A1 (de) * 2013-04-05 2014-10-09 Phoenix Contact Gmbh & Co. Kg Automatisierungseinrichtung und Verfahren zur Reduzierung von Jittern
KR101528543B1 (ko) * 2013-08-29 2015-06-12 주식회사 이노와이어리스 통화지연 시간 측정 방법
KR102245408B1 (ko) * 2014-05-10 2021-04-29 삼성전자주식회사 디바이스 대 디바이스 통신 시스템에서 동기화 방법 및 장치
DE112014006696T5 (de) * 2014-05-23 2017-02-16 Mitsubishi Electric Corporation Kommunikationsgerät, Kommunikationsverfahren und Programm
JP6224636B2 (ja) * 2015-02-02 2017-11-01 内藤電誠工業株式会社 モジュールシステム
KR101875362B1 (ko) * 2016-01-21 2018-07-05 미쓰비시덴키 가부시키가이샤 통신 시스템, 통신 장치 및 통신 방법
JP6468219B2 (ja) * 2016-03-01 2019-02-13 カシオ計算機株式会社 通信装置、電子時計、通信方法及びプログラム
GB2554638B (en) * 2016-09-28 2019-12-04 Advanced Risc Mach Ltd Error detection in communication networks
US10348430B2 (en) 2017-01-10 2019-07-09 Infineon Technologies Ag Synchronization mechanism for high speed sensor interface
KR102198094B1 (ko) * 2019-06-11 2021-01-04 국방과학연구소 신호처리장치 및 그 신호처리방법
JP7136149B2 (ja) * 2020-03-05 2022-09-13 カシオ計算機株式会社 通信装置、通信接続制御方法及びプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374234A (ja) * 1986-09-17 1988-04-04 Nec Corp 多方向多重通信システム
US5177739A (en) * 1990-04-20 1993-01-05 Racal Data Communications, Inc. Multiport - multipoint digital data service
US5406561A (en) * 1991-04-19 1995-04-11 Nec Corporation Time-division multiplex communication system
US5619498A (en) * 1995-08-08 1997-04-08 Broadband Technologies, Inc. Flag field-based routing mechanism for fiber optic telecommunication system employing STS-based transmission format containing asynchronous transfer mode cells
US5781549A (en) 1996-02-23 1998-07-14 Allied Telesyn International Corp. Method and apparatus for switching data packets in a data network
JP3372430B2 (ja) * 1996-09-11 2003-02-04 オークマ株式会社 同期制御装置
JPH10142361A (ja) 1996-11-07 1998-05-29 Nec Corp 伝送路網の時刻同期方式
US6108713A (en) * 1997-02-11 2000-08-22 Xaqti Corporation Media access control architectures and network management systems
JPH11305812A (ja) * 1998-04-22 1999-11-05 Yaskawa Electric Corp 分散型ｃｐｕシステムの同期方法
EP1033855A1 (en) * 1999-03-03 2000-09-06 Deutsche Thomson-Brandt Gmbh Method and apparatus for transferring data on a bus to or from a device to be controlled by said bus
US6389547B1 (en) * 1999-03-19 2002-05-14 Sony Corporation Method and apparatus to synchronize a bus bridge to a master clock
US7024257B2 (en) * 2001-02-09 2006-04-04 Motion Engineering, Inc. System for motion control, method of using the system for motion control, and computer-readable instructions for use with the system for motion control
EP1430627B1 (de) * 2001-09-26 2005-02-09 Siemens Aktiengesellschaft Verfahren zur synchronisation von knoten eines kommunikationssystems
US7200158B2 (en) * 2002-06-24 2007-04-03 Honeywell International Clock synchronizing method over fault-tolerant Ethernet
US7649912B2 (en) * 2005-04-27 2010-01-19 Rockwell Automation Technologies, Inc. Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks
JP4356698B2 (ja) * 2006-01-12 2009-11-04 株式会社安川電機 通信装置の同期通信方法およびその通信装置

Also Published As

Publication number Publication date
KR20090125032A (ko) 2009-12-03
EP2139152B1 (en) 2016-10-05
US20100008383A1 (en) 2010-01-14
US8223804B2 (en) 2012-07-17
TW200849925A (en) 2008-12-16
JPWO2008123272A1 (ja) 2010-07-15
KR101410625B1 (ko) 2014-06-20
EP2139152A4 (en) 2011-07-13
JP4760978B2 (ja) 2011-08-31
CN101578806A (zh) 2009-11-11
EP2139152A1 (en) 2009-12-30
CN101578806B (zh) 2013-02-13
WO2008123272A1 (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI445377B (zh) Communication device, synchronous communication system and synchronous communication method
JP5792884B2 (ja) 通信ネットワークにおける時間配信のための方法、装置およびシステム
EP2801162B1 (en) Method and apparatus for communicating time information between time-aware devices
US8913514B2 (en) Communication control unit and communication control system
US8081663B2 (en) Time synchronization method and relay apparatus
JP5595529B2 (ja) 通信システムの時刻同期方法、子局装置、親局装置、制御装置、並びにプログラム
US5566180A (en) Method for recognizing events and synchronizing clocks
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
US20140355619A1 (en) Industrial network apparatus and data communication method
JP4390568B2 (ja) 遅延測定システム
JP2017098694A (ja) 通信装置，及びその時刻同期方法
TWI569607B (zh) Relay device
US8649303B2 (en) Method and device for synchronizing and time-stamping for equipment items of a communication network of AFDX type
JP6170415B2 (ja) 時刻同期システム、時刻同期方法及びコンピュータプログラム
US20200244381A1 (en) Communication System, Communication Device and Communication Method
US10104657B2 (en) Communication system, wireless communication apparatus, and wireless communication method
WO2015162763A1 (ja) ネットワークシステム
JP2009153055A (ja) 中継装置、受信装置及び送信装置
JP3571218B2 (ja) 同期動作システム
JP7475568B2 (ja) デバイストランスレータ、通信システム、通信方法、および通信プログラム
US20240089021A1 (en) System and methods for network data processing
US20220386239A1 (en) Wireless communication device and wireless communication system
WO2024054912A1 (en) System and methods for network data processing
KR20150016735A (ko) 중앙 집중 제어 평면을 이용한 네트워크 시각 동기 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees