JP4356698B2 - 通信装置の同期通信方法およびその通信装置 - Google Patents

Description

本発明は、伝送路に接続された全ての通信装置が伝送システムにおける基準時間に同期する同期通信方法およびその通信装置に関する。

伝送路に接続された全ての通信装置が、伝送システムにおける基準時間に同期するには、基準時間を管理する通信装置がそれ以外の複数の通信装置に対し基準時間を通知する必要がある。この時、通信装置が伝送路に並列に接続されている場合は、通信装置間の伝送路遅延時間の差は信号の伝播時間の差となり、極めて小さい値となる。したがって、基準時間を管理する通信装置から伝送データとして受信したタイミングで基準時間に装置内基準クロックを合せるだけでも、通信装置間での時間のずれは小さい。これに対し、通信装置が伝送路に直列に接続されている場合、信号の伝播時間に加え通信装置内の転送時間が加わるため、接続位置により伝送路遅延時間の差が増大する。このため、複数の通信装置が同期して動作するためには、各通信装置が基準時間と合せて伝送路遅延時間による時間補正を行う必要があり、時間補正が行われなければ、同期動作は精度の低いものになる。

伝送路遅延時間を算出する例として、基準時間を管理する通信装置との折り返し遅延時間（データが往復するのに要する時間）をそれぞれ測定し、往路および復路に要する時間が等しいことを前提として各通信装置までの遅延時間を算出する方法がある。

図５は従来の伝送システムの例である。
図５ではｎ台の通信装置１００１〜１００５が、伝送路１０１２に直列に接続されている。このような構成において、各通信装置の時刻を同期させるには、先ず第１の通信装置１００１が第２の通信装置１００２に対して測定用のデータを２回送信し、第２の通信装置１００２はその測定用データをそれぞれ入力端と出力端で折り返して返することで、伝播遅延時間Ｔａｂ（≒Ｔｂａ）および装置内転送遅延時間ＴＢ１（≒ＴＢ２）を測定する。その後、第１の通信装置は第３の通信装置１００３へ同様に測定データを送信し、遅延時間Ｔｂｃ（≒Ｔｃｂ）およびＴＣ１（≒ＴＣ２）を測定する。
同様に第１の通信装置１は、第ｎの通信装置１００５まで遅延時間を測定後、各通信装置へ遅延時間を通知し、各通信装置は、第１の通信装置１００１から通知された遅延時間によりの時刻を補正し基準時間に同期させていた。
しかしながら、図５に示すような伝送システムでは通信装置内で往路および復路で異なる内部メモリを通過するため、往路の遅延時間と復路の遅延時間の差が遅延時間の誤差になっていた。また、入力端と出力端の２つの折り返し点を実装しなければならない問題もあった。
これを解決するため、図６に示す従来例においては、装置間の接続を並列接続にする方法を採用している（例えば、特許文献１参照）。
特開平１０−１４２３６１号公報（第６頁、図１）

図６では、図５同様にｎ台の通信装置が、伝送路２０１２に光ファイバを用いて通信装置２００１〜２００５を伝送路２０１２に並列に接続している。かつ、基準時間を有する第１の通信装置２００１に折り返し回路を実装し、その他の複数の通信装置２００２〜２００５に遅延時間測定手段を実装している。本例で第１の通信装置２００１が第２の通信装置２００２との遅延時間を測定する場合、第１の通信装置２００１が第２の通信装置２００２に測定開始要求を送信し、これを受信した第２の通信装置２００２が第１の通信装置２００１に測定用データを送信し、第１の通信装置２００１はこれを折り返し、第２の通信装置２００２は折り返しに要した時間から遅延時間を測定する手順がとられていた。

図６に示される従来の同期通信方法では、通信装置を伝送路に並列接続しなければならない制約があった。また、従来例では伝送路に光ファイバを用いているが、金属ケーブルを用いた伝送システムに応用した場合、特性インピーダンスの整合をとらなければならず、伝送路長が制約されたり、耐ノイズ性が低下するという問題が発生する。特に、この問題は伝送速度が高速になる程顕著になる。
コントローラとドライブ、Ｉ／Ｏが伝送路で接続された製造システムの場合、第１の通信装置がコントローラ、複数の通信装置がドライブ、Ｉ／Ｏとなるのが一般的であるが、ドライブ、Ｉ／Ｏに伝送遅延を測定する手段を実装するのは負荷が大きい。また、伝送路に光ファイバを用いているので、金属ケーブルを用いた伝送路に比べコストが増大するという問題もあった。
本発明はこのような問題点に鑑みてなされたものであり、通信装置が伝送路に直列に接続された場合でも、低コストで各通信装置が同期することができる同期通信方法およびその通信装置を提供することを目的とする。

上記問題を解決するため、本発明は、次のようにしたのである。
請求項１記載の発明は、通信装置の同期通信方法に係り、伝送路に接続された全ての機器が装置内基準クロックを具備し、伝送システムにおける基準時間を第１の通信装置が伝送データとして送信し、前記第１の通信装置以外の複数の通信装置は、前記伝送データを受信し装置内基準クロックの補正を行って前記基準時間に同期する同期通信方法において、前記第１の通信装置に、前記伝送路からの受信データを装置内のＦＩＦＯを経由して中継する中継路を具備し、前記複数の通信装置に、前記伝送路からの前記受信データを装置内のＦＩＦＯを経由して中継する中継路と、該中継路に中継先から切断し前記受信データを送信元へ折り返す切り替え器を具備し、前記第１の通信装置が、前記複数の通信装置までの伝送路遅延時間を個別に計測し、計測結果と前記基準時間を当該機器に個別に通知し、前記複数の通信装置は通知された前記基準時間と前記伝送路遅延時間で前記装置内基準クロックを補正することにより前記基準時間と前記装置内基準クロックを同期させるという手順を採ったのである。
請求項２記載の発明は、請求項１記載の同期通信方法において、前記第１の通信装置が、前記複数の通信装置の中から同期補正を行う装置を同期補正の対象機器として指定するステップと、前記対象機器へ前記基準時間を通知すると同時に送信時刻を記憶するステップと、前記対象機器からの折り返しデータの受信時刻を記憶するステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出するステップと、算出された前記伝送路遅延時間を前記基準時間と共に前記対象機器へ通知するステップにより、前記複数の通信装置の前記伝送路遅延時間を計測するという手順を採ったのである。

請求項３記載の発明は、請求項１記載の同期通信方法において、前記複数の通信装置が、前記第１の通信装置から受信した同期補正対象機器が自局である場合は、前記切り替え器を前記送信元へ折り返す設定にし、自局でない場合は前記切り替え器を前記中継先へ接続するステップと、前記第１の通信装置から受信した前記基準時間および前記伝送経路遅延時間により前記装置内基準クロックを補正するステップにより、前記基準時間と前記装置内基準クロックを同期させるという手順を採ったのである。
請求項４記載の発明は、請求項１記載の同期通信方法において、前記第１の通信装置から送信される伝送路遅延計測用の前記伝送データが前記基準時間と前記伝送路遅延時間の格納領域を持ち、１回目は前記基準時間のみを格納し、２回目以降は前記基準時間と前回伝送データにより計測された前記伝送路遅延時間を格納するという手順を採ったのである。
請求項５記載の発明は、同期通信装置に係り、２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯと前記ＴｘＦＩＦＯ間にそれぞれ設けられる折り返し用の切り替え器と、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力し、かつ前記折り返し用の切り替え器に切り替え信号を出力するＣＰＵと、基準クロックとを備えたのである。

請求項１〜請求項３、および請求項５記載の発明によると、通信装置に伝送路からの受信データを装置内のＦＩＦＯを経由して中継する中継路と、中継路に中継先から切断し受信データを送信元へ折り返す切り替え器を具備し、それにより伝送路遅延時間を計測し、基準時間と基準内クロックを同期させるため、伝送路と通信装置を直列につないだ場合でも、各通信装置が高精度で同期することができる。また、中継路に簡単な切り替え器を実装するだけで伝送路遅延時間を算出することができるので、簡単な回路で低コストで同期させることができる。
また、請求項４記載の発明によると、第１の通信装置から送信される伝送路遅延計測用の伝送データは基準時間と伝送路遅延時間の格納領域を持ち、２回目以降は基準時間と前回伝送データにより計測された伝送路遅延時間を格納するので、通信装置は伝送路遅延時間の計測を行いながら、装置内基準クロックを補正することができ、短時間で同期通信を開始できる。

以下、本発明の方法の具体的実施例について、図に基づいて説明する。以下、異なる図においても同じ器具符号を持つものは、同一の内容を示している。

図１は、本発明の方法を適用する通信装置の構成を示すブロック図である。
図１では第１の通信装置１と第２の通信装置２が伝送路５によって相互に接続されている。第１の通信装置１は、ＣＰＵ１４０内部に伝送システムの基準時間を管理するための装置内基準クロック１５０を具備し、第２の通信装置２はＣＰＵ２４０内部に伝送システムの基準時間と同期するための装置内基準クロック２５０を具備している。本例では装置内基準クロックをＣＰＵ内部に実装しているが、ＣＰＵ外部に専用のクロックとして実装しても良い。
第１の通信装置１は、トランシーバ１１１、１１２を介して伝送路５に接続され、前記トランシーバ１１２とＣＰＵ１４０の間には、伝送路５から受信する伝送データとＣＰＵ１４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ（受信用ＦＩＦＯ）１２２、ＣＰＵ１４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ（送信用ＦＩＦＯ）１３１が接続され、同様にトランシーバ１１１とＣＰＵ１４０間にＲｘＦＩＦＯ１３２とＴｘＦＩＦＯ１２１が接続されている。
ここで、ＲｘＦＩＦＯ１２２の出力端とＴｘＦＩＦＯ１２１の入力端は接続され、トランシーバ１１２から受信したデータは、ＲｘＦＩＦＯ１２２とＴｘＦＩＦＯ１２１を中継路としてトランシーバ１１１へと転送される。同様に、ＲｘＦＩＦＯ１３２の出力端とＴｘＦＩＦＯ１３１が接続されていて、トランシーバ１１１からトランシーバ１１２への中継路として使用される。

第２の通信装置２は、トランシーバ２１１、２１２を介して伝送路５に接続され、前記トランシーバ２１２とＣＰＵ２４０の間には、伝送路５から受信する伝送データとＣＰＵ２４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ２２２、ＣＰＵ２４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ２３１が接続され、同様にトランシーバ２１１とＣＰＵ２４０間にＲｘＦＩＦＯ２３２とＴｘＦＩＦＯ２２１が接続されている。ここで、第１の通信装置同様、２つのトランシーバ間で受信した伝送データを相互に中継するするために、ＲｘＦＩＦＯ２２２の出力端とＴｘＦＩＦＯ２２１の入力端、および、ＲｘＦＩＦＯ２３２の出力端とＴｘＦＩＦＯ２３１がそれぞれ接続される。
加えて、第２の通信装置には、中継路を切断し受信した伝送データを送信元へ折り返す切り替え器２２３および２３３を具備している。
ここで、前記切り替え器はＲｘＦＩＦＯとＴｘＦＩＦＯの組み合わせを変えるだけに配置してあり、通常動作時の中継路に設定されている場合と、同期遅延計測用に送信元折り返しとなっている場合とで、同じ段数のＦＩＦＯを通過する様になっている。
折り返し用の切り替え器を中継経路に実装するのは第２の通信装置のみとしたが、第１の通信装置にも実装して伝送回路を統一しても良い。

図２は本発明を適用した伝送システムの例である。
本例では４台の通信装置が伝送路に直列に接続されている。基準時間を管理するのが第１の通信装置１で、第２〜４の通信装置は図１の第２の通信装置２と同様のブロック図からなり、第１の通信装置１の基準時間に同期する。本例では第１の通信装置１を伝送路の末端となる様に接続しているが、図１で説明した通り、第１の通信装置１も中継機能を実装しているので、伝送路の途中に接続しても良い。

図３は本発明の遅延計測手順を示すシーケンスチャートである。図３には、通信シーケンスに加えて各装置の動作の流れも記載している。
はじめに第１の通信装置１が第２の通信装置２の同期補正を行う場合を説明する。第１の通信装置１は同期補正対象となる機器（以下、対象機器と表記）として第２の通信装置２のアドレスを格納した同期補正対象指定データを一斉同報にて送信する（Ｓ１２１）。本例では、第１の通信装置は一斉同報にて同期補正対象指定データを送信しているが、対象機器に対し個別に送信しても良い。
続いて、基準時間の現在値を格納した遅延測定用データを前記対象機器宛てに送信し（Ｓ１２２）、同時に送信時刻を記憶しておく（Ｓ１２３）。この後、第１の通信装置１は前記対象機器からの折り返しデータの受信を待ち、折り返しデータを受信した場合、受信時刻を記憶する（Ｓ１２４）。ここで、記憶してある送信時刻と送信時刻から伝送路遅延時間を算出し（Ｓ１２５）、基準時間の現在値と算出した伝送路遅延時間を格納した遅延測定用データを前記対象機器宛てに送信する（Ｓ１２６）。
ここで、図１のブロック図に記載の通り、切り替え器が通常動作時の中継路に設定されている場合と、同期遅延計測用に送信元折り返しとなっている場合とで、同じ段数のＦＩＦＯを通過し、かつ、ＦＩＦＯはクロックの差の吸収に留めているため往路、復路の遅延時間に差はないと見なすことができる。
したがって、前記送信時刻をＴｓ、前記受信時刻をＴｒとすると、伝送路の伝送路遅延時刻は、（Ｔｒ−Ｔｓ）／２で算出できる。
図３には第１の通信装置１が第３の通信装置３の同期補正を行う場合のシーケンスも記載しているが、前述の手順と同じであるため説明は省略する。
また、伝送路遅延測定の実施は１回としているが、複数回繰り返し実施して平均化することで測定誤差を減らしても良い。

次に、同期補正を受ける第２の通信装置２の動作について説明する。
第２の通信装置２は同期補正対象指定データを受信すると（Ｓ２０１）、格納されているアドレスが自身のアドレスと一致するか比較し、一致しているので切り替え器を送信元折り返しに設定する（Ｓ２０２）。切り替え後は、基準時間および伝送路遅延時間が格納された遅延測定用データの受信を待ち、受信した場合受信データに格納された基準時間および伝送路遅延時間により装置内基準クロック２５０を補正する（Ｓ２０３）。この時、受信した遅延測定用データは受信と同時に切り替え器により第１の通信装置１へ折り返されている。この補正方法としては、基準時間に伝送路遅延時間を加算した値に装置内基準クロック２５０を書き換える方法がある。なお、Ｓ２０１において、第２の通信装置２以外の通信装置は、第１の通信装置１から一斉同報された同期補正対象指定データを受信するが、格納されているアドレスが自身のアドレスと一致しないため、切り替え器を通常動作時の中継路に接続する。
図４は、第１の通信装置１が送信する同期補正対象指定データおよび遅延測定用データの例である。２つのデータには共通して、送信先アドレス６０１、送信元アドレス６０２、データタイプ６０３、データ長６０４に加えて伝送データの誤りを検出するＦＣＳ（Frame Check Sequence）がある。本例では、データタイプ６０３にて前記２つのデータを識別する。
ここで、送信先アドレス６０１には、同期補正対象指定データの場合はブロードキャストアドレスを、遅延測定用データの場合は測定対象機器の個別のアドレスを格納する。遅延測定用データの伝送路遅延時間６１６には、１回目の送信時は伝送路遅延時間が計測されていないので０を格納し、２回目の送信時には１回目の送信により計測された測定結果を格納する。

このように、２つのトランシーバ間がクロックの差分を吸収するだけのＲｘＦＩＦＯとＴｘＦＩＦＯとで接続された中継路を持つので、伝送路と通信装置が直列に接続された伝送システムでも、遅延時間の少ない中継路が提供でき、全ての接続装置が精度の高い同期動作をすることができるのである。
また、基準時間に同期する複数の通信装置に実装が必要なのは、ＲｘＦＩＦＯとＴｘＦＩＦＯ間の切り替え器のみのため、簡単な回路で低コストで実現できるのである。

本発明の方法を適用する通信装置の構成を示すブロック図である。 本発明を適用した伝送システムの例である。 本発明の遅延計測手順を示すシーケンスチャートである。 本発明の遅延測定用伝送データのフォーマットである。 従来の方法を適用した伝送システムの第１構成図である。 従来の方法を適用した伝送システムの第２構成図である。

符号の説明

１ 本発明の第１の通信装置
２ 本発明の第２の通信装置
３ 本発明の第３の通信装置
４ 本発明の第４の通信装置
５、１０１２、２０１２ 伝送路
１１１、１１２、２１１、２１２ トランシーバ
１２１、１３１、２２１、２３１ ＴｘＦＩＦＯ
１２２、１３２、２２２、２３２ ＲｘＦＩＦＯ
１４０、２４０ ＣＰＵ
１５０、２５０ 装置内基準クロック
２２３、２３３ 切り替え器
６０１ 送信先アドレス
６０２ 送信元アドレス
６０３ タイプ
６０４ データ長
６０５ 対象機器アドレス
６０６ ＦＣＳ（Frame Check Sequence）
６１５ 基準時間の現在値
６１６ 伝送路遅延時間
１００１、２００１ 従来例の第１の通信装置
１００２、２００２ 従来例の第２の通信装置
１００３、２００３ 従来例の第３の通信装置
１００４、２００４ 従来例の第（ｎ−１）の通信装置
１００４、２００４ 従来例の第ｎの通信装置

Claims (5)

1. 伝送路に接続された全ての機器が装置内基準クロックを具備し、伝送システムにおける基準時間を第１の通信装置が伝送データとして送信し、前記第１の通信装置以外の複数の通信装置は、前記伝送データを受信し装置内基準クロックの補正を行って前記基準時間に同期する同期通信方法において、
   前記第１の通信装置に、前記伝送路からの受信データを装置内のＦＩＦＯを経由して中継する中継路を具備し、
   前記複数の通信装置に、前記伝送路からの前記受信データを装置内のＦＩＦＯを経由して中継する中継路と、該中継路に中継先から切断し前記受信データを送信元へ折り返す切り替え器を具備し、
   前記第１の通信装置が、前記複数の通信装置までの伝送路遅延時間を個別に計測し、計測結果と前記基準時間を当該機器に個別に通知し、前記複数の通信装置は通知された前記基準時間と前記伝送路遅延時間で前記装置内基準クロックを補正することにより前記基準時間と前記装置内基準クロックを同期させることを特徴とする同期通信方法。
2. 前記第１の通信装置は、前記複数の通信装置の中から同期補正を行う装置を同期補正の対象機器として指定するステップと、前記対象機器へ前記基準時間を通知すると同時に送信時刻を記憶するステップと、前記対象機器からの折り返しデータの受信時刻を記憶するステップと、前記送信時刻および前記受信時刻から前記伝送路遅延時間を算出するステップと、算出された前記伝送路遅延時間を前記基準時間と共に前記対象機器へ通知するステップにより、前記複数の通信装置の前記伝送路遅延時間を計測することを特徴とする請求項１記載の同期通信方法。
3. 前記複数の通信装置は、前記第１の通信装置から受信した対象機器が自局である場合は、前記切り替え器を前記送信元へ折り返す設定にし、自局でない場合は前記切り替え器を前記中継先へ接続するステップと、前記第１の通信装置から受信した前記基準時間および前記伝送経路遅延時間により前記装置内基準クロックを補正するステップにより、前記基準時間と前記装置内基準クロックを同期させることを特徴とする請求項１記載の同期通信方法。
4. 前記第１の通信装置から送信される伝送路遅延計測用の前記伝送データは前記基準時間と前記伝送路遅延時間の格納領域を持ち、１回目は前記基準時間のみを格納し、２回目以降は前記基準時間と前回伝送データにより計測された前記伝送路遅延時間を格納することを特徴とする請求項１記載の同期通信方法。
5. ２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯと前記ＴｘＦＩＦＯ間にそれぞれ設けられる折り返し用の切り替え器と、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力し、かつ前記折り返し用の切り替え器に切り替え信号を出力するＣＰＵと、基準クロックとを備えたことを特徴とする同期通信装置。

Images