JPWO2008123272A1 - 通信装置、同期通信システムおよび同期通信方法 - Google Patents
通信装置、同期通信システムおよび同期通信方法 Download PDFInfo
- Publication number
- JPWO2008123272A1 JPWO2008123272A1 JP2009509123A JP2009509123A JPWO2008123272A1 JP WO2008123272 A1 JPWO2008123272 A1 JP WO2008123272A1 JP 2009509123 A JP2009509123 A JP 2009509123A JP 2009509123 A JP2009509123 A JP 2009509123A JP WO2008123272 A1 JPWO2008123272 A1 JP WO2008123272A1
- Authority
- JP
- Japan
- Prior art keywords
- communication
- communication device
- unit
- time
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/12—Shortest path evaluation
- H04L45/121—Shortest path evaluation by minimising delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/28—Flow control; Congestion control in relation to timing considerations
Abstract
Description
従って、これらの機器が通信周期に同期して動作するため、揺らぎのない通信周期で指令データと応答データの交換が実現できる同期通信システムが要求される。このようなモーション制御の高性能化のためには、モーションコントローラからサーボドライブ等が受信した指令データの処理を開始するタイミングを同期させ、その同期ずれを最小にすること、および、モーションコントローラとサーボドライブが指令データと応答データの交換を行う通信周期をできるだけ短くすることが必要である。
例えば、3台の通信装置が伝送路に並列に接続され、内1台の通信装置(第1通信装置)が基準タイムを管理する場合、前記第1通信装置が、基準タイムを残りの2台(第2通信装置#1および第2通信装置#2)に一斉同報で送信し、前記2台の第2通信装置がそれを受信して装置内基準タイマを合わせる方法がとられてきた。
この場合、第1通信装置が送信したデータを、前記2台の第2通信装置が受信する時間は、それぞれ異なる。これは、伝送路を信号が伝播する時間(伝播遅延時間)がかかるため、伝送路の長さに依存して到達時間に差が発生するためである。
しかし、通信装置間の伝播遅延時間の差は極めて小さい値である。このような通信システムでは、前記第1通信装置が通信周期先頭で通信データを一斉同報し、それを受信した全ての第2通信装置が、受信タイミングに同期して動作するだけでも、通信装置間での同期ずれの小さい同期通信システムを実現できる。
中継局としてのHUBには、図10−bの特許文献1に示されるようなスイッチング機能を備えたスイッチングHUBが一般に採用され、ストア&フォワードが一般的な転送モードとして採用されている。ストア&フォワードは、通信フレームを先頭から終端まで全てバッファに格納しエラーチェックを実施、結果が正常なものを送信先機器が接続されたポートに転送する手順をとる。
前述の通り、ストア&フォワードでは通信フレームを終端まで受信した後に転送するので、伝送速度が100Mbpsの場合、少なくともSFD(1バイト)と最小フレーム長64バイトの受信に所要する5.2μsは通信装置内の転送遅延時間として発生する。
スイッチングHUBには、この転送遅延時間を削減する別の転送モードとして、カットスルーを実装したものもある。カットスルーは、送信先アドレス601を受信したタイミングで送信先機器が接続されたポートに転送を開始する転送方法である。しかし、この方法でもSFD(1バイト)と送信先アドレス(6バイト)の受信に所要する560nsは通信装置内の転送遅延時間として発生する。
ここで、第1通信装置のポート1(1150)と第2通信装置#1のポート1(1151)、および、第2通信装置#1のポート2(1152)と第2通信装置#2のポート1(1153)とが直列に接続されている。第1通信装置と第2通信装置#2とが、通信データを交換する場合、第2通信装置#1が通信データの中継を行う。例えば、第1通信装置から第2通信装置#2へ送信する場合、第1通信装置が送信したデータはポート1(1151)から第2通信装置#1内を通過しポート2(1152)から送出された後、ポート1(1153)を経由して第2通信装置#2に受信される。
ここで、通信装置内の転送遅延時間と伝送路の伝播遅延時間を合わせて伝送路遅延時間と呼ぶと、第1通信装置が送信した同期フレームSを第2通信装置#nが受信するまでの伝送路遅延時間#nは下式で表される。ただし、ここでは全ての通信装置においてTrptは同じ値と仮定している。
伝送路遅延時間#n:
このため、複数の第2通信装置または第2通信装置に接続された機器が同期して動作するためには、各第2通信装置が備える基準タイムは、第1通信装置が備える基準タイムを伝送路遅延時間によって補正したものでなければならない。
その後、第1通信装置は第3通信装置1003へ同様に測定データを送信し、遅延時間Tbc(≒Tcb)およびTC1(≒TC2)を測定する。同様に第1通信装置1001は、第nの通信装置1005まで遅延時間を測定後、各通信装置へ遅延時間を通知し、各通信装置は、第1通信装置1001から通知された遅延時間により、その時刻を補正し基準タイムに同期させていた。
しかしながら、図9に示すような通信システムでは通信装置内で往路および復路で異なる内部メモリを通過するため、往路の遅延時間と復路の遅延時間の差が遅延時間の誤差になっていた。
例えば、第2通信装置が10台接続された通信システムの場合、10番目の通信装置では転送遅延時間だけでも10.08μsが無駄時間になる。したがって、10台全ての第2通信装置で合計すると転送遅延時間だけでも50.4μsとなり、100μsオーダの通信周期を行う場合には、通信周期の大半を占めていることになる。結果、通信周期を短縮できないため、高速な通信を利用してもモーション制御の性能を上げることができない。
請求項1に記載の発明は、通信装置に係り、伝送路に接続されて送受するデータを制御する通信制御部と、前記通信制御部と接続されて前記通信制御部が受信したデータと内蔵の接続装置情報記憶部のデータとを基に演算処理を実行して送信データを作成し前記通信制御部に送信するホストCPUと、を備えてなる通信装置であって、
前記通信制御部が、論理信号を電気的な信号に変換するPHY部と、前記PHY部に接続されて前記PHY部の受信したデータを入力するRxFIFO部(受信先入れ先出し部)と、前記PHY部に接続されて受信したデータを前記PHY部へ出力するTxFIFO部(送信先入れ先出し部)とをそれぞれ2組と、あらかじめ設定されたタイミングで割り込み信号を発生する装置内基準タイマを内蔵したLINK部と、を備え、
かつ、2組の前記RxFIFO部と前記TxFIFO部とをそれぞれ中継路で結び、前記2本の中継路と前記LINK部とがそれぞれ接続され、
前記LINK部は同期補正対象指定フレームと伝送路遅延計測フレームと同期フレームを送信することを特徴としたのである。
前記通信制御部が、論理信号を電気的な信号に変換するPHY部と前記PHY部に接続されて前記PHY部の受信したデータを入力するRxFIFO部(受信先入れ先出し部)と、前記PHY部に接続されて受信したデータを前記PHY部へ出力するTxFIFO部(送信先入れ先出し部)とをそれぞれ2組と、あらかじめ設定されたタイミングで割り込み信号を発生する装置内基準タイマを内蔵したLINK部と、を備え、
かつ、2組の前記RxFIFO部と前記TxFIFO部とをそれぞれ中継路で結び、前記2本の中継路と前記LINK部とがそれぞれ接続され、かつ、前記2つの中継路にそれぞれ経路切り替えスイッチが挿入されると共に中継路にそれぞれ折り返し経路の一方が接続され、前記経路切り替えスイッチが自己の中継路を切断したときは前記折り返し経路の他端に接続されるようになり、しかも2個の経路切り替えスイッチの前記動作が同時に行なわれ、
前記LINK部は、通常は前記経路切り替えスイッチを切り替え動作させず一方のPHY部で受信したデータをもう一方のPHY部に転送する中継路を構成し、しかし同期補正対象指定フレームを受信すると、前記経路切り替えスイッチの切り替え動作によりPHY部で受信したデータを折り返す折り返し経路を構成し、
同期補正対象指定フレームの受信後所定回数の伝送路遅延計測フレームを受信すると前記経路切り替えスイッチにより再度前記中継路を構成し、
請求項1記載の通信装置が送信する同期フレームを受信すると、前記装置内基準タイマの補正を行って通信システムにおける基準タイムに同期することを特徴としたのである。
各通信装置の2個のPHY部のうち一方のPHY部を他の通信装置のPHY部に接続し、他方のPHY部を他の通信装置のPHY部に接続して成り、
前記第1通信装置が、前記第2通信装置までの伝送路遅延時間を個別に計測し、前記伝送路遅延時間を当該装置に個別に通知し、通信周期ごとに通信システムにおける基準タイムの現在値を送信し、
前記第2通信装置は、通知された前記伝送路遅延時間で、受信した前記基準タイムの現在値を補正して自己の装置内基準タイマに設定することを特徴としたのである。
前記第1通信装置は、前記第2通信装置と同期通信中に該同期通信システムに新たに接続された前記第2通信装置を検出すると、通信周期内で所定の通信を実施した残り時間で、前記第1通信装置が当該第2通信装置までの伝送路遅延時間を計測し、前記伝送路遅延時間を当該第2通信装置に通知することを特徴としたのである。
前記第1通信装置は、予め接続装置情報記憶部に格納された前記第2通信装置の情報に従い同期補正対象通信装置を指定するステップと、該同期補正対象通信装置へ伝送路遅延計測フレームを送信すると同時に送信時刻を記憶するステップと、前記同期補正対象通信装置からの折り返しデータを受信した場合に受信時刻を記憶し、折り返しデータを受信しなかった場合は前記接続装置情報記憶部に遅延計測失敗を追記するステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出し前記接続装置情報記憶部へ追記するステップと、前記算出された伝送路遅延時間を前記同期補正対象通信装置へ通知するステップとを備え、前記接続装置情報記憶部に格納された全ての第2通信装置に対して前記ステップを繰り返した後、同期通信を開始することを特徴としたのである。
前記接続装置情報記憶部に遅延計測失敗が格納されている第2通信装置からの応答をチェックするステップと、応答がなければ前記通信周期終了を待って再度同期通信を行うステップと、応答があれば伝送路遅延計測時間を算出し、前記通信周期の残り時間で伝送路遅延計測が可能かどうかチェックするステップと、残り時間で伝送路遅延計測が不可能ならば前記通信周期終了を待って再度同期通信を行うステップと、残り時間で伝送路遅延計測が可能ならば同期補正対象通信装置を指定するステップと、該同期補正対象通信装置へ伝送路遅延計測フレームを送信すると同時に送信時刻を記憶するステップと、前記同期補正対象通信装置からの折り返しデータを受信した場合に受信時刻を記憶し、折り返しデータを受信しなかった場合は前記通信周期終了を待って再度同期通信を行うステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出し前記接続装置情報記憶部へ追記するステップと、前記算出された伝送路遅延時間を前記同期補正対象通信装置へ通知するステップと、前記通信周期終了を待って再度同期通信を行うステップを備えることを特徴としたのである。
2 本発明の第2通信装置#1
3 本発明の第2通信装置#2
4 本発明の第2通信装置#3
5 伝送路
10、20 ホストCPU部
100、200 通信制御部
11 接続装置情報記憶部
1110 第2通信装置の接続可能台数格納領域
1102 第2通信装置#1
111 第2通信装置#1の情報記憶部
1111 第2通信装置#1のアドレス格納領域
1112 第2通信装置#1の伝送路遅延計測完了/失敗情報格納領域
1113 第2通信装置#1の伝送路遅延時間格納領域
1103 第2通信装置#2
112 第2通信装置#2の情報記憶部
1121 第2通信装置#2のアドレス格納領域
1122 第2通信装置#2の伝送路遅延計測完了/失敗情報格納領域
1123 第2通信装置#2の伝送路遅延時間格納領域
11n 第2通信装置#nの情報記憶部
11n1 第2通信装置#nのアドレス格納領域
11n2 第2通信装置#nの伝送路遅延計測完了/失敗情報格納領域
11n3 第2通信装置#nの伝送路遅延時間格納領域
21 自局情報記憶部
211 遅延計測回数格納領域
212 伝送路遅延時間格納領域
213 基準タイム格納領域
110、210 PHY部
115、215 SFD検出部
116、216 受信信号
117、217 転送許可信号
118、218 割り込み信号
120、220 TxFIFO部
130、230 RxFIFO部
140、240 LINK部
141、241 装置内基準タイマ
250 経路切り替えスイッチ
160、260 中継路
261 折り返し経路
500 プリアンブル
501 SFD(フレーム開始フラグ)
601 送信先アドレス
602 送信元アドレス
603 データタイプ
604 データ長
605 遅延計測回数
606 FCS
615 伝送路遅延時間
616 基準タイムの現在値
617 割り込み出力タイム
618 指令データ
619 応答データ
620 データ
1001、1101 従来の第1通信装置
1002 従来の第2通信装置
1003 従来の第3通信装置
1004 従来の第n−1通信装置
1005 従来の第n通信装置
1012 従来の伝送路
1150、1151、1153 ポート1
1152、1154 ポート2
図1では第1通信装置1と第2通信装置2が伝送路5によって直列に接続されている。第1通信装置1は、LINK部140内部に通信システムの基準タイムを管理するための装置内基準タイマ141を具備し、第2通信装置2はLINK部240内部に通信システムの基準タイムと同期するための装置内基準タイマ241を具備している。
たとえば、各第2通信装置は、自己の基準タイムをディクリメントして、その値があらかじめ設定された割り込み出力タイムになったときに、割り込み信号を出力する。同期通信システムは、その割り込み信号を利用することによって、全てが同じタイミングで処理を開始することができる。本例では装置内基準タイマをLINK部内部に実装しているが、LINK部外部に専用のタイマとして実装しても良い。
ホストCPU部10は、伝送路に接続された他の通信装置の情報を記憶する接続装置情報記憶部11を備える。
通信制御部100は、伝送路に接続され、データをその伝送路に送出するため論理信号を電気的な信号に変換するPHY部(別名、第1層とも物理層(Physical Layer)とも言う)110と、PHY部110とデータの送受信を行うLINK部140と、PHY部110の受信したデータを保持するRxFIFO部130と、LINK部140およびRxFIFO部130からの送信データを保持するTxFIFO部120を備える。それぞれ2個のPHY部110、RxFIFO部130およびTxFIFO部120は、図1に示すように、PHY部110の一方が受信したデータをもう一方のPHY部110に転送するような2系統の中継路160を構成する。
すなわち中継路160により、一方のPHY部110が受信したデータはそのままもう一方のPHY部から他の通信装置へ転送される。また、PHY部110とRxFIFO部130との間には、SFD検出部115を備え、受信したデータのプリアンブルに続くSFDを監視する。SFDとは、ヘキサデシマルで表示すれば‘5D’である1バイトのフレーム開始フラグである。
この転送許可信号を受けたPHY部110は、直ちに、TxFIFO120から転送された受信データを伝送路5へ転送する。
この転送許可信号と受信データは、当該フレームの転送を終了したときまたは当該フレームが伝送エラー等によって途切れたときには、RxFIFO130へ出力されない。つまり、この後次のSFDを正しく検出するまで、受信したデータのPHY部110から伝送路5への転送は停止したままとなる。
なお、PHY部は論理信号と電気信号との変換を行うもののみならず、論理信号と光信号との変換を行うもの、あるいは、論理信号と電波信号との変換を行うものであっても構わない。
接続装置情報記憶部11には、第1通信装置1に接続される1個以上の第2通信装置#1、#2、〜#nの接続可能な台数(図2ではn台)を格納する接続可能台数格納領域1110と、その接続可能台数nの数だけの各第2通信装置の情報を格納する第2通信装置の情報記憶部111、112、〜11nとを備える。
更に、その各情報記憶部111、112、〜11nには、それぞれ、通信装置個別のアドレス格納領域1111、1121、〜11n1と、伝送路遅延計測完了/失敗情報格納領域1112、1122、〜11n2と、伝送路遅延計測の結果得られる伝送路遅延時間格納領域1113、1123、〜11n3とを備えている。
なお、第2通信装置の接続可能台数は、実現するアプリケーションシステムに必要な台数であって、図示しないエンジニアリングツール等によって、あらかじめ接続可能台数格納領域1110に書き込まれる。同様に、第2通信装置を特定するためのアドレスも、あらかじめアドレス格納領域1111、1121、〜11n1に書込まれる。
また、ホストCPU部20は、自局の情報を記憶する自局情報記憶部21を備え、更に、通信制御部200は、伝送路に接続され論理信号を実際の電気的な信号に変換するPHY部210と、PHY部210とデータの送受信を行うLINK部240と、PHY部210の受信したデータを保持するRxFIFO部230と、LINK部240およびRxFIFO部230からの送信データを保持するTxFIFO部220を備える。それぞれ2個のPHY部210、RxFIFO部230およびTxFIFO部220は、経路切り替えスイッチ250が中継路260に接続されている場合、PHY部210の一方が受信したデータをもう一方のPHY部210に転送するような2系統の中継路260を構成する。
一方、経路切り替えスイッチ250が折り返し経路261に接続されている場合、PHY部210の一方が受信したデータを同じPHY部210に折り返すような転送経路を構成する。折り返し経路261は、後述するように、第1通信装置から当該第2通信装置までの伝送路遅延時間を計測するときに使用される。また、経路切り替えスイッチ250は、受信データの経路および後述の転送許可信号の経路を、同じタイミングで、中継路260側または折り返し経路261側に接続するものである。
経路切り替えスイッチ250が折り返し経路261に接続されている場合もRxFIFO230とTxFIFO220を1個ずつ含む。
いずれにしても、転送されるデータは、RxFIFO230とTxFIFO220をそれぞれ1回通過する様になっている。また、PHY部210とRxFIFO部230との間には、SFD検出部215があり、受信したデータのプリアンブル以降に続くSFDを監視する。
この転送許可信号を受けたPHY部210は、直ちに、TxFIFO220から転送された受信データを伝送路5へ転送する。
この転送許可信号と受信データは、当該フレームの転送を終了したときまたは当該フレームが伝送エラー等によって途切れたときには、RxFIFO230へ出力されない。つまり、この後次のSFDを正しく検出するまで、受信したデータのPHY部210から伝送路5への転送は停止したままとなる。
なお、図1において、第2通信装置2のみが経路切り替えスイッチ250を実装しているが、第1通信装置1にも経路切り替えスイッチ250を実装して両者の回路構成を同じにしてもよいことはいうまでもない。
本例では4台の通信装置が伝送路に直列に接続されている。基準タイムを管理するのが第1通信装置1で、第2通信装置#1〜#3(2〜4)は図1の第2通信装置2と同様のブロック図からなり、第1通信装置1の基準タイムに同期する。
本例では第1通信装置1を伝送路の末端となる様に接続しているが、図1で説明した通り、第1通信装置1も中継機能を実装しているので、伝送路の途中に接続してもよい。
第1通信装置1(図1)は、ステップS101で、予め接続装置情報記憶部11に格納された第2通信装置#1〜#n(図2)のうちの1台を同期補正対象通信装置(以下、「対象通信装置」と言う。)に指定し、その第2通信装置に遅延計測回数を格納した同期補正対象指定フレーム(図8−a)を送信する。
次に、ステップS102で、伝送路遅延計測フレーム(図8−b)を対象通信装置に送信するとともに、その送信した時刻を記憶しておく。
次に、ステップS103で、対象通信装置から折り返されて来た伝送路遅延計測フレームを受信した場合はステップS104へ進み、受信しなかった場合はステップS105へ進み、遅延計測失敗を接続装置情報記憶部11へ格納してステップS110へ進む。
遅延計測を失敗したということは、図2に示す接続可能台数格納領域1110から判断すれば存在するはずである第2通信装置に対して伝送路遅延計測フレームを送信したが折り返しデータを受信できなかった等を意味する。受信できなかったことの判断は、図示しないタイマのタイムアップ等により行うものとする。
対象通信装置から折り返されて来た伝送路遅延計測フレームを受信した場合、ステップS104で折り返し受信時刻を記憶し、次にステップS106で伝送路遅延計測フレームの送信時刻と折り返し受信時刻から伝送路遅延時間を算出し、接続装置情報記憶部11の当該対象通信装置の情報記憶部内にある伝送路遅延時間格納領域1113〜11n3に格納する。
次に、ステップS107で遅延計測回数だけ伝送路遅延計測フレームを送信したかチェックし、送信していなければステップS102からステップS106を繰り返す。送信していればステップS108で、例えば平均値等の最適伝送路遅延時間を算出して、接続装置情報記憶部11の当該対象通信装置の情報記憶部内にある伝送路遅延時間格納領域1113〜11n3に格納し、ステップS109で、伝送路遅延時間615に最適伝送路遅延時間を格納した伝送路遅延計測フレーム(図8−b)を対象の第2通信装置へ送信する。
ステップS110で接続装置情報記憶部11に格納された接続可能台数分の第2通信装置に対し伝送路遅延計測を完了したかをチェックし、完了していない場合はステップS112で対象通信装置を更新してステップS101へ進み、以下ステップS101からステップS110を繰り返す。完了した場合は、ステップS111で同期フレーム(図8−c)を全ての第2通信装置に対して送信する。
第2通信装置2(図1)は、ステップS301で自局宛ての同期補正対象指定フレームを受信し、ステップS302で受信した同期補正対象指定フレームに格納された遅延計測回数を自局情報記憶部21の遅延計測回数格納領域211(図3)に格納し、ステップS303で経路切り替えスイッチ250(図1)により折り返し経路261(図1)に設定する。
ステップS304で、伝送路遅延計測フレームの受信を待ち、受信するとステップS305で伝送路遅延計測フレーム(図8−b)に格納された伝送路遅延時間615を自局情報記憶部21の伝送路遅延時間格納領域212(図3)に格納する。この伝送路遅延時間は、上書きされるので、最後に受信した値が有効になる。
そして、ステップS306で、遅延計測回数+1回、伝送路遅延計測フレーム(図8−b)を受信したかをチェックし、遅延計測回数+1回受信していない場合、ステップS304へ戻る。遅延計測回数+1回受信した場合ステップS307へ進み、経路切り替えスイッチ250(図1)を中継路260(図1)に接続して通常動作時の構成に設定する。
この補正は、たとえば、図12に示される実施例のように基準タイムから伝送路遅延時間を減算した値に装置内基準タイマ241を書き換えることによって行われる。また、前記装置内基準タイマをアップカウンタとした場合は、基準タイムに伝送路遅延時間を加算した値に書き換えることになる。
同期通信とは、第1通信装置が各第2通信装置に対して伝送路遅延時間を設定し、同期フレームを1回送信した後、第1通信装置と第2通信装置とが、あらかじめ決められた一定の通信周期で行われる通信のことである。
この同期通信では、一定の通信周期で、第1通信装置が各第2通信装置に対して同期フレームを送信し、指令フレームを送信し、各第2通信装置から応答フレームを受信する等の通信を行う。
同期通信完了後、ステップS202で接続装置情報記憶部11に遅延計測失敗と記録されている第2通信装置のいずれかから応答を受信しているかをチェックし、受信していなければステップS208へ進んで通信周期の終了を待ち、ステップS201へ進む。
受信していればステップS203へ進み、通信周期の残り時間と伝送路遅延計測にかかる時間を比較し、伝送路遅延計測が通信周期残り時間で完了可能かをチェックする。
伝送路遅延計測時間=
(2×Tmax_dly + Trpt)×(Ncnt+1)+α ・・・・・(式1)
なお、式1は、既に伝送路遅延時間計測を完了している第2通信装置であって、第1通信装置から見て最も遠い位置に接続されている第2通信装置に、新しく接続された第2通信装置を対象としたものである。また、αは、第1通信装置において、図7に示すフローチャートの処理にかかる時間であって、Tmax_dlyやTrptに起因しないもの、たとえば、平均値を算出する等にかかる時間を意味する。
ステップS204で、応答を受信した遅延計測失敗と記録されている第2通信装置(以下、「対象通信装置」という。)へ遅延計測回数605を格納した同期補正対象指定フレーム(図8−a)を送信する。
次に、ステップS205で対象通信装置に伝送路遅延計測フレーム(図8−b)を対象通信装置に送信するとともに、その送信した時刻を記憶しておく。
次にステップS206で、対象通信装置から折り返されて来た伝送路遅延計測フレームを受信した場合はステップS207へ進む。受信しなかった場合はステップS208へ進む。
したがって、伝送路遅延計測フレームを送信した時刻をTs、伝送路遅延計測フレームを受信した時刻をTrとすると、その伝送路の伝送路遅延時間は、(Tr−Ts)/2で算出できる。
なお、ステップS202において、受信した応答フレームに含まれる応答データが、同期通信エラーが連続して発生した第2通信装置からの応答データであるか否かのチェックを行えば、同期通信中に一旦離脱して再接続される第2通信装置に対しても、図7に示されたのと同様の手順で、伝送路遅延時間を計測することができる。
5つのデータには共通して、プリアンブル500、SFD(Start Frame Delimiter) 501、送信先アドレス601、送信元アドレス602、データタイプ603、データ長604に加えて伝送データの誤りを検出するFCS(Flame Check Sequence)606がある。本例では、データタイプ603にて5つのデータを識別する。
なお、データはこの5種類に限るわけではなく、適宜、アプリケーション等の必要に応じて、異なる構成のフレームを追加することができる。
図8−bは、第1通信装置が同期補正対象通信装置に対して送信する伝送路遅延計測フレームの例である。伝送路遅延時間615には、1回目の送信時には0を格納して、m回目の送信時にはm−1回目に計測した結果を格納して、同期補正対象通信装置へ送信する。あらかじめ設定した遅延計測回数分の計測を行った後、第1通信装置は、それらの計測した結果の最大値、平均値または平均値に余裕時間を加算した値等の最適伝送路遅延時間を算出して、伝送路遅延時間615に格納し、同期補正対象通信装置へ送信する。
図8−cは本発明で使用する同期フレームの構成の例を示す。基準タイムの現在値616は同期フレーム送信時の装置内基準タイマ141(図1)の値を格納する。割り込み出力タイム617は、各第2通信装置が、ホストCPU20(図1)に対して割り込み信号を出力するタイミングを設定するものであり、ホストCPU10(図1)がLINK140(図1)を介して書き込む。
割り込み出力タイムは、例えば、第1通信装置から最も離れた第2通信装置が指令フレームを受信し、指令フレームに含まれる指令データの処理を開始するタイミングに設定される。
あるいは、割り込み出力タイムは、第1通信装置が全ての第2通信装置に指令フレームを送信し、その指令フレーム最後に受信した第2通信装置が、その指令フレームに含まれる指令データの処理を開始することができるタイミングに設定されることもある。
図8−dは、第1通信装置が、第2通信装置に対して送信する指令フレームである。通常、第2通信装置は、割り込み出力タイムに出力された割り込み信号に同期して、指令データ618の処理を開始する。
図8−eは、第1通信装置が、第2通信装置から受信する応答フレームである。通常、第2通信装置は、第1通信装置から指令フレームを受信した後、この応答フレームを送信する。
このフレームを受信した第2通信装置#1は予め計測された第1通信装置から第2通信装置#1までの伝送路遅延時間Tdly_1を、同期フレームに格納された基準タイムの現在値616(図8−c)から差し引いた値で装置内基準タイマ241を更新することで第1通信装置内の装置内基準タイマ141の現在値と同じにする。つぎにこの同期フレームを受信した第2通信装置#2も同様に、予め計測された第1通信装置1から第2通信装置#2までの伝送路遅延時間Tdly_2と基準タイムの現在値616から装置内基準タイマ241更新する。
以上より第1通信装置内の装置内基準タイマ141と、第2通信装置#1および#2内の装置内基準タイマ241が同一時刻を計時する。また同期フレームに格納された割り込み出力タイム617と第2通信装置#1および#2内の装置内基準タイマ241の値が一致した時に割り込み信号を出力するので、各通信装置は同一の時刻で通信同期毎の割り込みをホストCPUに対して出力できるのである。
なお、各通信装置の装置内基準タイマは、それぞれ図示しない個別のクロックをベースにして動作しているが、クロックの周波数の個体差は無視して構わない。通信周期毎に補正される基準タイムよりはるかに小さいからである。
従って、第2通信装置として複数のサーボアンプ、リレーおよびセンサ等を備えたモーション制御システムの制御性能の向上に寄与できる。
Claims (12)
- 伝送路に接続されて送受するデータを制御する通信制御部と、前記通信制御部と接続されて前記通信制御部が受信したデータと内蔵の接続装置情報記憶部のデータとを基に演算処理を実行して送信データを作成し前記通信制御部に送信するホストCPUと、を備えてなる通信装置であって、
前記通信制御部が、論理信号を電気的な信号に変換するPHY部と、前記PHY部に接続されて前記PHY部の受信したデータを入力するRxFIFO部(受信先入れ先出し部)と、前記PHY部に接続されて受信したデータを前記PHY部へ出力するTxFIFO部(送信先入れ先出し部)とをそれぞれ2組と、あらかじめ設定されたタイミングで割り込み信号を発生する装置内基準タイマを内蔵したLINK部と、を備え、
かつ、2組の前記RxFIFO部と前記TxFIFO部とをそれぞれ中継路で結び、前記2本の中継路と前記LINK部とがそれぞれ接続され、
前記LINK部は同期補正対象指定フレームと伝送路遅延計測フレームと同期フレームを送信することを特徴とする通信装置。 - 伝送路に接続されて送受するデータを制御する通信制御部と、前記通信制御部と接続されて前記通信制御部が受信したデータと内蔵の自局情報記憶部のデータとを基に演算処理を実行して送信データを作成し前記通信制御部に送信するホストCPUと、を備えて成る通信装置であって、
前記通信制御部が、論理信号を電気的な信号に変換するPHY部と前記PHY部に接続されて前記PHY部の受信したデータを入力するRxFIFO部(受信先入れ先出し部)と、前記PHY部に接続されて受信したデータを前記PHY部へ出力するTxFIFO部(送信先入れ先出し部)とをそれぞれ2組と、あらかじめ設定されたタイミングで割り込み信号を発生する装置内基準タイマを内蔵したLINK部と、を備え、
かつ、2組の前記RxFIFO部と前記TxFIFO部とをそれぞれ中継路で結び、前記2本の中継路と前記LINK部とがそれぞれ接続され、かつ、前記2つの中継路にそれぞれ経路切り替えスイッチが挿入されると共に中継路にそれぞれ折り返し経路の一方が接続され、前記経路切り替えスイッチが自己の中継路を切断したときは前記折り返し経路の他端に接続されるようになり、しかも2個の経路切り替えスイッチの前記動作が同時に行なわれ、
前記LINK部は、通常は前記経路切り替えスイッチを切り替え動作させず一方のPHY部で受信したデータをもう一方のPHY部に転送する中継路を構成し、しかし同期補正対象指定フレームを受信すると、前記経路切り替えスイッチの切り替え動作によりPHY部で受信したデータを折り返す折り返し経路を構成し、
同期補正対象指定フレームの受信後所定回数の伝送路遅延計測フレームを受信すると前記経路切り替えスイッチにより再度前記中継路を構成し、
請求項1記載の通信装置が送信する同期フレームを受信すると、前記装置内基準タイマの補正を行って通信システムにおける基準タイムに同期することを特徴とする通信装置。 - 前記RxFIFO部の前段には、SFD(フレーム開始信号)検出部が具備され、前記SFD検出部は一方の前記PHY部から受信したデータの中にプリアンブルに続くSFDを検出すると直ちに、受信したデータをもう一方の前記PHY部から伝送路へ転送することを特徴とする請求項1に記載の通信装置。
- 前記RxFIFO部の前段には、SFD(フレーム開始信号)検出部が具備され、前記SFD検出部は一方の前記PHY部から受信したデータの中にプリアンブルに続くSFDを検出すると直ちに、受信したデータをもう一方の前記PHY部から伝送路へ転送することを特徴とする請求項2に記載の通信装置。
- 請求項1または請求項3に記載の第1通信装置と、1個以上の請求項2または請求項4に記載の第2通信装置とを備えて成り、前記第1通信装置および第2通信装置が所定の通信周期で通信を行う同期通信システムであって、
各通信装置の2個のPHY部のうち一方のPHY部を他の通信装置のPHY部に接続し、他方のPHY部を他の通信装置のPHY部に接続して成り、
前記第1通信装置が、前記第2通信装置までの伝送路遅延時間を個別に計測し、前記伝送路遅延時間を当該装置に個別に通知し、通信周期ごとに通信システムにおける基準タイムの現在値を送信し、
前記第2通信装置は、通知された前記伝送路遅延時間で、受信した前記基準タイムの現在値を補正して自己の装置内基準タイマに設定することを特徴とする同期通信システム。 - 前記第1通信装置は、割り込み出力タイムを前記同期フレームに格納して前記第2通信装置に送信し、前記第2通信装置は受信した前記割り込み出力タイムを自己の装置内基準タイマに設定し、そのタイマ値が前記割り込み出力タイムに到達した時に同期割り込み信号を出力することを特徴とする請求項5に記載の同期通信システム。
- 前記第1通信装置が、前記第2通信装置に対する同期フレームと指令フレームの送信、前記第2通信装置からの応答フレームの受信を含む一定の通信周期での同期通信を開始した後、
前記第1通信装置は、前記第2通信装置と同期通信中に該同期通信システムに新たに接続された前記第2通信装置を検出すると、通信周期内で所定の通信を実施した残り時間で、前記第1通信装置が当該第2通信装置までの伝送路遅延時間を計測し、前記伝送路遅延時間を当該第2通信装置に通知することを特徴とする請求項5または請求項6に記載の同期通信システム。 - 送受信データを制御する通信制御部と該通信制御部が受信したデータを基に演算処理を実行して送信データを作成するホストCPU部とをそれぞれ有する1つの第1通信装置と1個以上の第2通信装置が伝送路に接続された通信システム内で前記通信装置が同期通信を行う同期通信方法において、
前記第1通信装置は、予め接続装置情報記憶部に格納された前記第2通信装置の情報に従い同期補正対象通信装置を指定するステップと、該同期補正対象通信装置へ伝送路遅延計測フレームを送信すると同時に送信時刻を記憶するステップと、前記同期補正対象通信装置からの折り返しデータを受信した場合に受信時刻を記憶し、折り返しデータを受信しなかった場合は前記接続装置情報記憶部に遅延計測失敗を追記するステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出し前記接続装置情報記憶部へ追記するステップと、前記算出された伝送路遅延時間を前記同期補正対象通信装置へ通知するステップとを備え、前記接続装置情報記憶部に格納された全ての第2通信装置に対して前記ステップを繰り返した後、同期通信を開始することを特徴とする同期通信方法。 - 前記同期通信において、前記第1通信装置が、前記第2通信装置に対する同期フレームと指令フレームの送信、前記第2通信装置からの応答フレームの受信を含む所定の通信を実施した後に、
前記接続装置情報記憶部に遅延計測失敗が格納されている第2通信装置からの応答をチェックするステップと、応答がなければ前記通信周期終了を待って再度同期通信を行うステップと、応答があれば伝送路遅延計測時間を算出し、前記通信周期の残り時間で伝送路遅延計測が可能かどうかチェックするステップと、残り時間で伝送路遅延計測が不可能ならば前記通信周期終了を待って再度同期通信を行うステップと、残り時間で伝送路遅延計測が可能ならば同期補正対象通信装置を指定するステップと、該同期補正対象通信装置へ伝送路遅延計測フレームを送信すると同時に送信時刻を記憶するステップと、前記同期補正対象通信装置からの折り返しデータを受信した場合に受信時刻を記憶し、折り返しデータを受信しなかった場合は前記通信周期終了を待って再度同期通信を行うステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出し前記接続装置情報記憶部へ追記するステップと、前記算出された伝送路遅延時間を前記同期補正対象通信装置へ通知するステップと、前記通信周期終了を待って再度同期通信を行うステップを備えることを特徴とする請求項8に記載の同期通信方法。 - 前記伝送路遅延計測時間は、前記接続装置情報記憶部に格納された伝送路遅延時間の最大値と、前記遅延計測を行う回数と、回路構成により決定される通信装置内の中継時間を用いて算出することを特徴とする請求項9に記載の同期通信方法。
- 前記第2通信装置は、前記第1通信装置が指定した同期補正対象通信装置が自局である場合は、経路切り替えスイッチを受信元へ折り返す設定にするステップと、前記第1通信装置から前記伝送遅延計測フレームを受信し、伝送路遅延時間を通知された場合に前記経路切り替えスイッチを中継先へ接続するステップと、前記伝送路遅延時間と前記第1通信装置が送信した同期フレームに格納された基準タイムにより装置内基準タイマを補正するステップにより、基準タイムと装置内基準タイマを同期させることを特徴とする請求項8または9に記載の同期通信方法。
- 前記第2通信装置は、前記同期補正対象指定フレームに格納された遅延計測を行う回数を記憶し、該遅延計測回数+1だけ伝送路遅延計測フレームを受信した後に前記経路切り替えスイッチを中継先へ接続し、伝送路遅延計測フレームを受信すると伝送路遅延計測フレームに格納された伝送路遅延時間を記憶し、前記伝送路遅延時間とその後受信した同期フレームに格納された基準タイムの現在値により装置内基準タイマを補正することを特徴とする請求項8または9に記載の同期通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009509123A JP4760978B2 (ja) | 2007-03-28 | 2008-03-26 | 通信装置、同期通信システムおよび同期通信方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085682 | 2007-03-28 | ||
JP2007085682 | 2007-03-28 | ||
PCT/JP2008/055636 WO2008123272A1 (ja) | 2007-03-28 | 2008-03-26 | 通信装置、同期通信システムおよび同期通信方法 |
JP2009509123A JP4760978B2 (ja) | 2007-03-28 | 2008-03-26 | 通信装置、同期通信システムおよび同期通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008123272A1 true JPWO2008123272A1 (ja) | 2010-07-15 |
JP4760978B2 JP4760978B2 (ja) | 2011-08-31 |
Family
ID=39830761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009509123A Active JP4760978B2 (ja) | 2007-03-28 | 2008-03-26 | 通信装置、同期通信システムおよび同期通信方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8223804B2 (ja) |
EP (1) | EP2139152B1 (ja) |
JP (1) | JP4760978B2 (ja) |
KR (1) | KR101410625B1 (ja) |
CN (1) | CN101578806B (ja) |
TW (1) | TWI445377B (ja) |
WO (1) | WO2008123272A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012035046A (ja) * | 2010-07-16 | 2012-02-23 | Sanyo Product Co Ltd | 弾球遊技機 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT507125B1 (de) * | 2008-07-25 | 2010-05-15 | Tttech Computertechnik Ag | Multirouter für zeitgesteuerte kommunikationssysteme |
JP5367484B2 (ja) * | 2009-07-15 | 2013-12-11 | 株式会社日本マイクロニクス | 検査システム |
CA2795288A1 (en) * | 2010-05-07 | 2011-11-10 | Samsung Electronics Co., Ltd. | Apparatus and method for notifying packet information using start frame delimiter |
JP5184597B2 (ja) * | 2010-09-06 | 2013-04-17 | 株式会社日立産機システム | 通信制御装置及び通信・制御システム |
WO2012108049A1 (ja) * | 2011-02-10 | 2012-08-16 | 三菱電機株式会社 | 通信システムおよび通信方法 |
US9363304B2 (en) * | 2012-06-06 | 2016-06-07 | Google Inc. | Synchronizing action execution across networked nodes using relative time |
JP5734523B2 (ja) * | 2012-08-01 | 2015-06-17 | 三菱電機株式会社 | 通信装置、通信システムおよび同期制御方法 |
WO2014041592A1 (ja) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | 補正パラメータ算出装置及びシステム及び補正パラメータ算出方法及びコンピュータプログラム |
KR101469500B1 (ko) * | 2012-10-30 | 2014-12-05 | 한국전력공사 | 계통보호전송장치용 전송지연 검출장치 |
CN102932132B (zh) * | 2012-11-01 | 2015-09-23 | 南京国电南自美卓控制系统有限公司 | 一种基于多组冗余控制器的对时系统 |
DE102013005748A1 (de) * | 2013-04-05 | 2014-10-09 | Phoenix Contact Gmbh & Co. Kg | Automatisierungseinrichtung und Verfahren zur Reduzierung von Jittern |
KR101528543B1 (ko) * | 2013-08-29 | 2015-06-12 | 주식회사 이노와이어리스 | 통화지연 시간 측정 방법 |
KR102245408B1 (ko) * | 2014-05-10 | 2021-04-29 | 삼성전자주식회사 | 디바이스 대 디바이스 통신 시스템에서 동기화 방법 및 장치 |
DE112014006696T5 (de) * | 2014-05-23 | 2017-02-16 | Mitsubishi Electric Corporation | Kommunikationsgerät, Kommunikationsverfahren und Programm |
JP6224636B2 (ja) * | 2015-02-02 | 2017-11-01 | 内藤電誠工業株式会社 | モジュールシステム |
KR101875362B1 (ko) * | 2016-01-21 | 2018-07-05 | 미쓰비시덴키 가부시키가이샤 | 통신 시스템, 통신 장치 및 통신 방법 |
JP6468219B2 (ja) * | 2016-03-01 | 2019-02-13 | カシオ計算機株式会社 | 通信装置、電子時計、通信方法及びプログラム |
GB2554638B (en) * | 2016-09-28 | 2019-12-04 | Advanced Risc Mach Ltd | Error detection in communication networks |
US10348430B2 (en) | 2017-01-10 | 2019-07-09 | Infineon Technologies Ag | Synchronization mechanism for high speed sensor interface |
KR102198094B1 (ko) * | 2019-06-11 | 2021-01-04 | 국방과학연구소 | 신호처리장치 및 그 신호처리방법 |
JP7136149B2 (ja) * | 2020-03-05 | 2022-09-13 | カシオ計算機株式会社 | 通信装置、通信接続制御方法及びプログラム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6374234A (ja) * | 1986-09-17 | 1988-04-04 | Nec Corp | 多方向多重通信システム |
US5177739A (en) * | 1990-04-20 | 1993-01-05 | Racal Data Communications, Inc. | Multiport - multipoint digital data service |
US5406561A (en) * | 1991-04-19 | 1995-04-11 | Nec Corporation | Time-division multiplex communication system |
US5619498A (en) * | 1995-08-08 | 1997-04-08 | Broadband Technologies, Inc. | Flag field-based routing mechanism for fiber optic telecommunication system employing STS-based transmission format containing asynchronous transfer mode cells |
US5781549A (en) | 1996-02-23 | 1998-07-14 | Allied Telesyn International Corp. | Method and apparatus for switching data packets in a data network |
JP3372430B2 (ja) * | 1996-09-11 | 2003-02-04 | オークマ株式会社 | 同期制御装置 |
JPH10142361A (ja) | 1996-11-07 | 1998-05-29 | Nec Corp | 伝送路網の時刻同期方式 |
US6108713A (en) * | 1997-02-11 | 2000-08-22 | Xaqti Corporation | Media access control architectures and network management systems |
JPH11305812A (ja) * | 1998-04-22 | 1999-11-05 | Yaskawa Electric Corp | 分散型cpuシステムの同期方法 |
EP1033855A1 (en) * | 1999-03-03 | 2000-09-06 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for transferring data on a bus to or from a device to be controlled by said bus |
US6389547B1 (en) * | 1999-03-19 | 2002-05-14 | Sony Corporation | Method and apparatus to synchronize a bus bridge to a master clock |
US7024257B2 (en) * | 2001-02-09 | 2006-04-04 | Motion Engineering, Inc. | System for motion control, method of using the system for motion control, and computer-readable instructions for use with the system for motion control |
EP1430627B1 (de) * | 2001-09-26 | 2005-02-09 | Siemens Aktiengesellschaft | Verfahren zur synchronisation von knoten eines kommunikationssystems |
US7200158B2 (en) * | 2002-06-24 | 2007-04-03 | Honeywell International | Clock synchronizing method over fault-tolerant Ethernet |
US7649912B2 (en) * | 2005-04-27 | 2010-01-19 | Rockwell Automation Technologies, Inc. | Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks |
JP4356698B2 (ja) * | 2006-01-12 | 2009-11-04 | 株式会社安川電機 | 通信装置の同期通信方法およびその通信装置 |
-
2008
- 2008-03-26 WO PCT/JP2008/055636 patent/WO2008123272A1/ja active Application Filing
- 2008-03-26 EP EP08738862.5A patent/EP2139152B1/en active Active
- 2008-03-26 KR KR20097011514A patent/KR101410625B1/ko not_active IP Right Cessation
- 2008-03-26 JP JP2009509123A patent/JP4760978B2/ja active Active
- 2008-03-26 CN CN2008800022253A patent/CN101578806B/zh active Active
- 2008-03-28 TW TW97111183A patent/TWI445377B/zh not_active IP Right Cessation
-
2009
- 2009-09-15 US US12/559,501 patent/US8223804B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012035046A (ja) * | 2010-07-16 | 2012-02-23 | Sanyo Product Co Ltd | 弾球遊技機 |
Also Published As
Publication number | Publication date |
---|---|
KR20090125032A (ko) | 2009-12-03 |
EP2139152B1 (en) | 2016-10-05 |
US20100008383A1 (en) | 2010-01-14 |
US8223804B2 (en) | 2012-07-17 |
TW200849925A (en) | 2008-12-16 |
KR101410625B1 (ko) | 2014-06-20 |
EP2139152A4 (en) | 2011-07-13 |
JP4760978B2 (ja) | 2011-08-31 |
CN101578806A (zh) | 2009-11-11 |
TWI445377B (zh) | 2014-07-11 |
EP2139152A1 (en) | 2009-12-30 |
CN101578806B (zh) | 2013-02-13 |
WO2008123272A1 (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4760978B2 (ja) | 通信装置、同期通信システムおよび同期通信方法 | |
US8081663B2 (en) | Time synchronization method and relay apparatus | |
JP5377663B2 (ja) | 通信システム、通信装置および時刻同期方法 | |
JP2017098694A (ja) | 通信装置,及びその時刻同期方法 | |
US9906320B2 (en) | Industrial network apparatus and data communication method | |
JP5978861B2 (ja) | 通信装置及び通信方法 | |
TWI569607B (zh) | Relay device | |
JP5127482B2 (ja) | タイミング同期方法、同期装置、同期システム及び同期プログラム | |
JPWO2012108387A1 (ja) | 通信システムの時刻同期方法、子局装置、親局装置、制御装置、並びにプログラム | |
US20140098706A1 (en) | Communication control equipment | |
US10104657B2 (en) | Communication system, wireless communication apparatus, and wireless communication method | |
JP2009206749A (ja) | マルチホップ無線ネットワークシステム | |
JP4356698B2 (ja) | 通信装置の同期通信方法およびその通信装置 | |
JP5176623B2 (ja) | イーサネットの伝送方法、伝送装置およびシステム | |
JP6607818B2 (ja) | 多重化通信システム及び作業機 | |
WO2015162763A1 (ja) | ネットワークシステム | |
EP2260599A1 (en) | Network device of high-precision synchronization type, network system, and frame transfer method | |
JP7475568B2 (ja) | デバイストランスレータ、通信システム、通信方法、および通信プログラム | |
US20230224139A1 (en) | Synchronized Control of Sensors in an Ethernet Network | |
JP5850180B2 (ja) | 通信装置及び同期制御方法 | |
CN115413003A (zh) | 无线通信设备和无线通信系统 | |
KR20150016735A (ko) | 중앙 집중 제어 평면을 이용한 네트워크 시각 동기 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101029 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20101029 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110523 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4760978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |