TWI443839B - 具有磊晶石墨烯通道層的微電子電晶體 - Google Patents

具有磊晶石墨烯通道層的微電子電晶體 Download PDF

Info

Publication number
TWI443839B
TWI443839B TW100133944A TW100133944A TWI443839B TW I443839 B TWI443839 B TW I443839B TW 100133944 A TW100133944 A TW 100133944A TW 100133944 A TW100133944 A TW 100133944A TW I443839 B TWI443839 B TW I443839B
Authority
TW
Taiwan
Prior art keywords
layer
forming
tantalum carbide
substrate
graphene
Prior art date
Application number
TW100133944A
Other languages
English (en)
Other versions
TW201234608A (en
Inventor
Sean King
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201234608A publication Critical patent/TW201234608A/zh
Application granted granted Critical
Publication of TWI443839B publication Critical patent/TWI443839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

具有磊晶石墨烯通道層的微電子電晶體
本揭示關於微電子電晶體製造的領域，且較具體而言關於形成石墨烯層作為用於微電子電晶體的通道層。
本說明的實施例一般關於微電子電晶體製造的領域，且較具體而言關於形成用於微電子電晶體的石墨烯通道層。
【發明內容及實施方式】
在下列詳細說明中，參照隨附的圖式，其藉由例示的方式顯示了其中所揭示之標的可被實行的特定實施例。這些實施例以充分細節的方式加以描述而使熟習本技術之人士能夠實行該標的。將理解的是，各種實施例(儘管不同)不必然互斥。例如，可將本文中所描述的特定特徵、結構、或特性(與一個實施例有關)實施於其他實施例內而沒有背離所揭示標的之精神及範圍。此外，將理解的是，可將各個揭示實施例內之個別元件的位置及配置修改而沒有背離所揭示標的之精神及範圍。下列詳細說明因此不是以限制意義的方式來加以理解，且該標的之範圍僅由適當詮釋的所附申請專利範圍(與所附申請專利範圍對其有權利之等效物的全範圍)來加以定義。在圖式中，相似元件符號意指貫穿數個圖的相同或類似元件或功能，且本文中所描繪的元件不必然與另一個成比例，反而可將個別元件放大或縮小以便較容易理解本說明上下文中的元件。
本說明的實施例一般關於微電子電晶體製造的領域，且較具體而言關於形成石墨烯層作為用於微電子電晶體的通道層。
隨著透過古典Dennard縮放在CMOS(互補金屬氧化物半導體)電晶體性能上的改良步伐變慢，正在尋求增加電晶體速率及性能的替代方法。增加微電子電晶體中之通道遷移率的現有方法仰賴在通道材料中產生各種位準的伸張及壓縮應變。NMOS(n通道金屬氧化物半導體)裝置中的應變最常藉由利用晶格失配矽/鍺化矽的磊晶生長來加以達成，且在PMOS(p通道金屬氧化物半導體)裝置中經由裝置的源極/汲極中之嵌入鍺化矽材料來加以達成。此方法最終受到基板材料(例如矽)的電子/電洞遷移率及屈服應力(即形成錯位的能量)所限制。
通道遷移率可藉由以較高電子遷移率材料替換矽來加以改善。一個此種材料為石墨烯。石墨烯為一個原子厚的平面sp2 鍵結碳原子(該等碳原子形成蜂巢狀的晶格結構)，且具有頗高於矽的載子遷移率(即矽遷移率為約70 cm2 /Vsec且碳化矽上的石墨烯之遷移率為約5,000至10,000 cm2 /Vsec)。
石墨烯通道電晶體可從碳化矽基板經由在矽的熔點或接近矽的熔點之溫度退火該碳化矽基板來加以形成。在這些溫度，矽異成分地(incongruently)從碳化矽基板蒸發，留下過量碳，該過量碳形成磊晶石墨烯層於碳化矽基板表面上。然而，碳化矽基板相對於矽基板而言很昂貴，且一般僅以小直徑來加以形成。在另一方法中，石墨烯電晶體藉由從高品質石墨剝落石墨烯層且使用機械技術將該石墨烯層放置於矽基板上來加以製造。然而，此程序為昂貴且複雜。在又一方法中，電晶體可藉由下列來加以製造：在適度低的溫度經由化學氣相沈積或電漿增強化學氣相沈積生長石墨烯層於催化性金屬基板(諸如銅、銥、及鈷)上、從該金屬基板分離石墨烯膜、及接著機械性轉移該石墨烯膜至矽基板上。然而，此程序亦為昂貴且複雜。
第1至17圖示出了製造石墨烯層以形成微電子電晶體的各種方法。如第1圖中所示，可提供結構基板(諸如具有第一表面104的矽基板102)。在本說明的特定實施例中，矽基板102可具有(111)方向，其可能是磊晶形成石墨烯的(0001)平面於所得碳化矽層上所需，如將加以討論。
可將碳化矽層形成於矽基板102上，如將於各種實施例中加以討論。碳化矽層可為3C-SiC(或Beta-SiC)，其被稱為碳化矽的閃鋅礦晶體結構(也稱為「立方多晶型」)。碳化矽層實質上為促進石墨烯層之後續形成的形成結構或基板。術語「形成基板」可意指促進石墨烯之形成的任何基板。
在一個實施例中，如第2圖中所示，可經由矽基板102與含碳氣體108(諸如甲烷、乙烯、丁烷、及相似者)間的直接化學反應將碳化矽緩衝層106形成於基板第一表面104上。在另一實施例中，碳化矽緩衝層106可藉由碳112被植入於矽基板102中來加以形成，如第3圖中所示。
在碳化矽緩衝層106已經形成以後，可將碳化矽層114磊晶形成於該碳化矽緩衝層106上以形成碳化矽/矽分層結構120，如第4圖中所示。如所示，可將碳化矽緩衝層106歸入碳化矽層114中。碳化矽層114可藉由使用矽及含碳氣體(包括但不限於矽烷、二矽烷、乙炔、乙烯、丙烷、氯甲烷、四甲基矽烷、六甲基二矽烷、甲基三氯矽烷、甲基溴矽烷)的化學氣相沈積來加以形成。在特定實施例中，碳化矽層114在約750℃至1100℃的溫度藉由使用甲基矽烷(Si(CH3 )H3 )來加以磊晶形成。
額外地，碳化矽層114可藉由其他技術來加以磊晶形成，包括但不限於濺射沈積、分子束磊晶、及原子層磊晶。
如將由熟習本技術之人士所理解，可在碳化矽緩衝層106及碳化矽層114的形成期間採用額外的程序精細化，以控制該碳化矽層114中所形成的應變及結晶缺陷。這些精細化可包括但不限於利用離軸矽基板或有意地引入「波浪形」表面拓樸至矽基板表面上，其有效地讓某些晶體缺陷(諸如錯位及堆疊錯誤)在磊晶沈積的過程期間被消除(「生長出(grown out)」)。
在第5圖所示的補充實施例中，可將碳化矽層114(見第4圖)以深層雜質122(諸如鐵或釩)摻雜以便形成半絕緣碳化矽層124。在此補充實施例中，碳化矽層114(見第4圖)可經由離子植入使用釩、或在碳化矽化學氣相沈積期間使用第三丁基二茂鐵(C14 H17 Fe)來加以摻雜。理解到的是，也可使用會導致深層、補償性雜質之金屬與金屬有機物的其他組合。半絕緣碳化矽層124的形成可容許隨後形成之石墨烯電晶體的較有效裝置隔離及較快速操作。
在第6圖中所示的又一實施例中，可將薄碳化矽晶圓128接合至矽基板102以變成碳化矽層114且形成碳化矽/矽分層結構120，如第4圖中所示。
在碳化矽層114已經形成於矽基板102上以後，可將該碳化矽層114的外表面118(見第4圖)拋光以移除可能已經形成的任何表面拓樸(例如小面、生長步驟、表面粗糙度、及相似者)。在拋光程序以後，可將碳化矽/矽分層結構120清潔以移除拋光程序化學品且移除可能已經形成於碳化矽層外表面118上的任何表面氧化物。
在本說明的一個實施例中，碳化矽層外表面118可藉由化學機械拋光/平面化(「CMP」)程序使用膠體二氧化矽漿料來加以拋光。碳化矽/矽分層結構120可進行業界中已知的各種濕化學清潔以移除任何殘留CMP漿料。最終的濕化學處理可包括浸沒於稀釋的氫氟酸中以移除表面氧化物。
在一個實施例中，碳化矽層外表面118的最終處理可由下列組成：在流動的氫氣中於約1000℃至1200℃的溫度退火且表面蝕刻以進一步消除表面氧化物且產生結構上良好排序、氫在末端的表面。
理解到的是，可採用表面拋光/平面化、清潔、及蝕刻的各種組合。也理解到的是，已經加以描述的任何或所有表面準備步驟可能非必然被利用。
在碳化矽/矽分層結構120的形成以及碳化矽層外表面118的任意準備以後，可將石墨烯層132磊晶形成於該碳化矽層外表面118上，如第7圖中所示。石墨烯層132可藉由從碳化矽層外表面118揮發/昇華矽或者藉由該碳化矽層外表面118與含碳氣體的反應來加以形成。在一個實施例中，石墨烯層132可藉由下列而在以上所討論的氫退火以後立即形成：關閉氫氣且在真空中於約1250℃至1400℃的溫度退火碳化矽/矽分層結構120以脫附表面氫且昇華矽。在另一實施例中，碳化矽層外表面118可接收僅一次以上所討論的濕化學氫氟酸清潔，且可在大於約1300℃的溫度將碳化矽/矽分層結構120退火以脫附SiOx 且產生磊晶石墨烯層132。
在另一實施例中，如第4圖中所示的碳化矽/矽分層結構120可在稀釋的流動矽烷氣體(包括但不限於SiH4 、Si2 H6 、Si3 H8 、及相似者)中加以退火以在約1000℃的溫度降低且脫附表面氧化物。可接著藉由在約950℃的溫度使用C2 H4 或其他烴氣體的化學氣相沈積將第7圖中所示的石墨烯層132形成於沒有氧化物的碳化矽層外表面118上。在一個實施例中，石墨烯層132在低於矽之熔點的溫度加以形成。
在本說明的又一實施例中，第4圖中所示的碳化矽/矽分層結構120可在鎵氣體、鍺氣體、鍺烷、或二鍺烷中加以退火以在約700至900℃的相對低溫降低且脫附表面氧化物，接著是在稍稍較高的溫度(即約950℃)經由矽揮發及/或烴化學氣相沈積(如將由熟習本技術之人士所理解)形成第7圖中所示的石墨烯層132。
在一個特定實施例中，如第8圖中所示，可經由下列將矽基板102的第一表面104轉換至碳化矽層114：矽與各種烴氣體的直接反應及/或藉由化學氣相沈積、分子束磊晶或其他相關技術將碳化矽磊晶沈積於該矽基板上，如先前所討論。如第9圖中所示，碳化矽層外表面118可在鎵氣體、鍺氣體、鍺烷、或二鍺烷中加以退火(顯示為線142)以在約700至900℃的相對低溫降低且脫附表面氧化物。該退火可能接著是低溫氫氣電漿144(約100至400℃)以從碳化矽層外表面118選擇性移除表面矽(如第10圖中所示)且產生氫在末端的富含碳表面(C-Hx )146於該碳化矽層外表面118上，如第11圖中所示。如第12圖中所示，退火可在約850℃或更低的溫度加以實施以從碳化矽層外表面118脫附氫而成為氫氣H2 且留下過量碳C。石墨烯層132接著從碳化矽層外表面118上存在的過量碳C(見第12圖)形成，如第13圖中所示。此實施例可容許在比先前所描述之方法低約200至400℃的溫度形成石墨烯層132。
在第14至17圖所示的另一實施例中，可將熱力學上不穩定的碳化物(以下為「XC」)用來形成石墨烯層。如第14圖中所示，可提供基板。基板可為半導體，諸如矽、鍺、鑽石、砷化鎵、磷化銦、及相似者。在另一實施例中，該基板可為絕緣體，諸如二氧化矽、氧化鋁、或絕緣體上矽。在示出的實施例中，基板可為具有形成基板(諸如(111)碳化矽、(0001)六方氮化硼(「h-BN」)或具有實質類似於石墨之(0001)基面的晶格結構之任何其他基板(如將由熟習本技術之人士所理解)，該形成基板抵靠結構基板)的雙層基板，諸如矽基板。
如第15圖中所示，可將熱力學上不穩定的XC碳化層210沈積於形成基板上。在一個實施例中，XC碳化層210可能在約400至600℃的溫度為不穩定。換句話說，在約400至600℃的溫度範圍，XC碳化層210分解成X及C(碳)。X組分也可在約400至600℃的溫度具有高蒸氣壓且輕易地昇華及脫附。在特定實施例中，XC碳化層210可包括但不限於碳化鍺(例如GeCx )及碳化錫(例如SnCx )。在另一實施例中，XC碳化層210為非化學計量且可含有低至5至10%碳，諸如Ge0.95 C0.05 。
在一個實施例中，可藉由低壓化學氣相沈積、分子束磊晶、原子層磊晶、或相似者將XC碳化層210磊晶沈積於形成基板上。在另一實施例中，可藉由電漿增強化學氣相沈積、離子束沈積、反應性濺鍍、旋塗沈積、或相似者將XC碳化層210沈積於該基板上作為非晶膜。
將理解的是，在XC碳化層210的沈積以前，本技術中已知的各種表面處理可被實施以移除表面氧化物。將進一步理解的是，在XC碳化層210的沈積以前，可將各種緩衝、成核、磊晶、或晶種層沈積於形成基板上以促進隨後石墨烯的磊晶形成，如將加以討論。
在一個實施例中，可將XC碳化層210分解成X及C以形成經分解的XC碳化層212，如第16圖中所示。可將經分解的XC碳化層212中的X組分蒸發/昇華以留下石墨烯層220，如第17圖中所示。在另一實施例中，可從XC碳化層210將X組分異成分地揮發以留下僅僅碳(C)，該碳形成石墨烯層220，如第17圖中所示。
在特定實施例中，非晶碳化鍺(例如GeCx )可藉由電漿增強化學氣相沈積而被沈積於形成基板(包含(0001)6H-SiC基板)上作為XC碳化層210，且在真空下被加熱至約400℃的溫度，其中該碳化鍺分解成鍺與碳之經分解的XC碳化層212，如第16圖中所示。可將經分解的XC碳化層212進一步加熱至約1080℃的溫度以昇華鍺而留下石墨烯層220，如第17圖中所示。
在另一實施例中，非晶碳化錫(例如SnCx )可藉由電漿增強化學氣相沈積而被沈積於形成基板(包含(0001)六方氮化硼)上作為XC碳化層210，且在真空下被加熱至約400℃的溫度，其中該碳化錫分解成錫與碳之經分解的XC碳化層212，如第16圖中所示。可將經分解的XC碳化層212進一步加熱至約980℃的仍較高之溫度以昇華錫而留下石墨烯層220，如第17圖中所示。
在又一實施例中，磊晶Ge0.95 C0.05 可被磊晶沈積於形成基板(包含(111)碳化矽)上作為XC碳化層210，且在真空下被加熱至約400℃的溫度，其中該磊晶Ge0.95 C0.05 分解成鍺與碳之經分解的XC碳化層212，如第16圖中所示。可將經分解的XC碳化層212進一步加熱至約1080℃的溫度以昇華鍺而留下石墨烯層220，如第17圖中所示。
在又一實施例中，碳化鎂(MgC2 )可被濺射沈積於形成基板(包含(111)碳化矽)上作為XC碳化層210，且被加熱至約400℃的溫度，其中該碳化鎂分解成鎂及碳，如第16圖中所示。可將經分解的XC碳化層212進一步加熱至約600℃的溫度(鎂昇華而留下碳)，其可在約850℃的溫度被急驟退火以結晶化石墨烯層220，如第17圖中所示。
如第18圖中所示，可將場效電晶體300形成於石墨烯層上，其可藉由先前所討論的任何程序加以形成。用以形成場效電晶體300於石墨烯上的數個方法存在且包含業界已知技術的各種排列組合，該等技術包含閘極介電質沈積、源極/汲極形成、光微影、電漿蝕刻、閘極與源極汲極接點形成以及經由濺射沈積的金屬化。因為本技術中熟知製造場效電晶體300的步驟及技術，此說明將捨棄描述所有此種排列組合，且將僅提供二個簡要實例。
為了範例目的，將場效電晶體300顯示為形成於第7圖的石墨烯層132上，該石墨烯層被形成於碳化矽層114(其被形成於矽基板102上)上。形成石墨烯層132於碳化矽層114上的一個益處在於，該碳化矽層114可誘發石墨烯層132中的能隙而用以改善場效電晶體300的作用，如將由熟習本技術之人士所理解。
場效電晶體300可包含由閘極介電質306所分離的源極區302及汲極區304。將閘極308形成於閘極介電質306上，其中側壁間隔物312抵靠該閘極308。可將層間介電層314形成於源極區302及汲極區304之上且鄰接側壁間隔物312。可將源極接點316形成為通過層間介電層314以接觸源極區302，且可將汲極接點318形成為通過層間介電層314以接觸汲極區304。
在一個實施例中，場效電晶體300的主動區可藉由使用低能量氧氣電漿蝕刻來加以圖案化。此可能接著是用以界定源極/汲極區的光微影以及鈦/鉑雙層、鈀、或銀的全面式沈積(2至20 nm)。金屬沈積可藉由蒸發、濺鍍、原子層沈積或其他方法來加以實施。源極區302及汲極區304可經由光阻的去除來加以形成。閘極介電質306可藉由任何已知方法來加以沈積，包括但不限於化學氣相沈積、原子層沈積、及電漿增強化學氣相沈積。閘極介電質306可包括但不限於二氧化矽、氧化鋁、或氧化鉿。可將閘極金屬(諸如鋁、鈦、銀、及相似者)沈積於閘極介電質306之上且圖案化(諸如藉由光微影)以形成閘極308。
在另一實施例中，將較古典的互補金屬氧化物半導體為基礎之程序流程用來形成場效電晶體300於石墨烯層132上，其中該石墨烯層變成通道層。在此實施例中，場效電晶體300的主動區可在次藉由使用光微影及低能量氧氣電漿蝕刻來加以界定。閘極介電材料可藉由多晶矽沈積來加以沈積。用以促進閘極圖案化的硬遮罩材料可能被沈積或可能也不被沈積。將標準光微影及電漿蝕刻程序用來從閘極介電材料形成閘極介電質306且從多晶矽形成閘極308。
將後電漿蝕刻及氫灰化學(hydrogen ash chemistries)用來移除殘留的光阻及清潔基板(氧氣電漿必須被避免以便防止暴露的石墨烯層132之損失)。氮化矽其次接著被全面沈積於晶圓之上且被各向相異地蝕刻以形成側壁間隔物312於多晶矽閘極308上。鈦可接著被沈積且藉由使用光微影來圖案化並且濕式或電漿蝕刻以界定源極區302及汲極區304(用以形成鈦矽化物於閘極電極之上的退火可在鈦圖案化以前或以後加以實施)。
可將層間介電層314(包括但不限於二氧化矽、經氟摻雜的二氧化矽、及經碳摻雜的氧化矽)沈積於整個結構之上，諸如藉由電漿增強化學氣相沈積、高密度電漿、或化學氣相沈積。可將光微影及電漿蝕刻用來圖案化一個通過層間介電層314至源極區302的開口以及一個通過層間介電層314至汲極區304的開口。這些開口可諸如藉由化學氣相沈積、電鍍、或濺鍍而用導電材料(諸如鎢或銅)加以充填以分別形成源極接點316及汲極接點318。將理解的是，額外的金屬互連(未顯示)可藉由使用業界熟知的技術來加以形成，以連接場效電晶體300至其他電路組件(未顯示)。
將理解的是，淺的或深的溝槽隔離結構(未顯示)可藉由下列在石墨烯層132的形成以前加以形成：蝕刻一溝槽至碳化矽層114中且用諸如二氧化矽的介電質充填該溝槽。替代地，該淺的或深的溝槽隔離結構(未顯示)也可在石墨烯層132的形成以後加以形成。在此後者的情況中，石墨烯層132應以氧化物層加以保護(諸如藉由低溫電漿增強化學氣相沈積所形成)，該氧化物層稍後可被移除。
本說明之形成石墨烯層的程序實施例在第19圖的流程圖400中加以示出。如方塊410中所定義，可提供結構基板，諸如矽。可將諸如碳化矽的形成基板形成於該結構基板上，如方塊420中所示。可將石墨烯通道層形成於該形成基板上，如方塊430中所示。可將電晶體形成於該石墨烯通道層上，如方塊440中所示。
也將理解的是，本說明之標的不必然限於第1至19圖中所示的特定應用。可將該標的應用至其他堆疊裝置應用。此外，也可將該標的使用於微電子裝置製造領域以外的任何適合應用中。此外，本說明之標的可為較大之無凸塊堆積封裝的一部分，其可包括多個堆疊的微電子裝置，其可在晶圓層級加以形成，或任何數量的適合變化，如將由熟習本技術之人士所理解。
詳細說明已經藉由使用圖式、方塊圖、流程圖、及/或實例來描述裝置及/或程序的各種實施例。只要此種圖式、方塊圖、流程圖、及/或實例含有一或更多個功能及/或操作，將由熟習本技術之人士所理解的是，各個圖式、方塊圖、流程圖、及/或實例內的各個功能及/或操作可由廣泛的硬體、軟體、韌體、或實質上其任何組合來個別地及/或集體地加以實施。
所描述之標的有時示出不同的其他組件內所含有的不同組件或與該等不同的其他組件連接的不同組件。將理解的是，此種圖式僅為範例性，且許多替代結構可被實施以達成相同功能。在概念意義中，用以達成相同功能的任何組件配置被有效地「關聯」，使得想要的功能被達成。因此，可將本文中被結合以達成特定功能的任二個組件視為互相「關聯」而使得想要的功能被達成，無論結構或中間組件。相似地，也可將如此關聯的任二個組件視為被互相「可操作連接」、或「可操作耦接」以達成想要的功能，且也可將能夠被如此關聯的任二個組件視為互相是「可操作耦接」以達成想要的功能。可操作耦接之特定實例包括但不限於實體可配對及/或實體互動的組件、及/或無線可互動及/或無線互動的組件、及/或邏輯互動及/或邏輯可互動的組件。
將由熟習本技術之人士所理解的是，本文中(且尤其在所附申請專利範圍中)所使用的術語一般意圖作為「開放」術語。一般而言，應將術語「包括」詮釋為「包括但不限於」。額外地，應將術語「具有」詮釋為「至少具有」。
可將詳細說明內之複數及/或單數術語的使用從複數解釋成單數及/或從單數解釋成複數，若對上下文及/或應用適合的話。
將由熟習本技術之人士進一步理解的是，如果元件數量的指示被使用於申請專利範圍中，對於該申請專利範圍受到如此限制的意圖將明確地在該申請專利範圍中加以敘述，且沒有此種敘述則不存在此種意圖。額外地，如果引入之申請專利範圍敘述的特定數量被明確地敘述，熟習本技術之人士將認知到此種敘述應該典型地被詮釋成意指「至少」所述的數量。
在說明書中的術語「實施例」、「一個實施例」、「一些實施例」、「另一實施例」、或「其他實施例」之使用可意指的是，可將針對一或更多個實施例所描述的特定特徵、結構、或特性含括於至少一些實施例中，但不必然於所有實施例中。術語「實施例」、「一個實施例」、「另一實施例」、或「其他實施例」在詳細說明中的各種使用不必然皆意指相同實施例。
儘管某些範例性技術已經藉由使用各種方法及系統而描述且顯示於本文中，熟習本技術之人士應理解的是，各種其他修改可被作出，且等效物可被取代，而不背離所主張之標的或其精神。額外地，許多修改可被作出以便使特定情況適應所主張標的之教導而不背離本文中所描述的中心概念。因此，所意圖的是，主張之標的不限於所揭示的特定實例，但此種主張之標的也可包括落在所附申請專利範圍之範疇(及其等效物)內的所有實施方式。
102．．．矽基板
104．．．第一表面
106．．．碳化矽緩衝層
108．．．含碳氣體
112．．．碳
114．．．碳化矽層
118．．．外表面
120．．．碳化矽/矽分層結構
122．．．深層雜質
124．．．半絕緣碳化矽層
128．．．薄碳化矽晶圓
132．．．石墨烯層
142．．．線
144．．．氫氣電漿
210．．．XC碳化層
212．．．經分解的XC碳化層
220．．．石墨烯層
300．．．場效電晶體
302．．．源極區
304．．．汲極區
306．．．閘極介電質
308．．．閘極
312．．．側壁間隔物
314．．．層間介電層
316．．．源極接點
318．．．汲極接點
400．．．流程圖
410．．．方塊
420．．．方塊
430．．．方塊
440．．．方塊
本揭示之標的被特定地指出且明顯地主張於說明書的結論部分。本揭示的前述及其他特徵將從下列說明及所附申請專利範圍配合隨附圖式而變得更充分明確。將理解的是，隨附的圖式僅描繪了依據本揭示的數個實施例，且因此不視為限制其範圍。該揭示將經由使用隨附的圖式以額外明確性與細節來加以描述，使得本揭示的益處可較輕易地被確定，其中：
第1圖示出矽基板的側剖面圖。
第2圖示出由含碳氣體與第1圖的基板化學反應所形成的碳化矽緩衝層之側剖面圖。
第3圖示出由植入碳至第1圖的矽基板所形成的碳化矽緩衝層之側剖面圖。
第4圖示出碳化矽緩衝層上所形成之碳化矽層、藉此形成碳化矽/矽分層結構的側剖面圖。
第5圖示出摻雜雜質至第4圖的碳化矽層中之側剖面圖。
第6圖示出待被附接至矽基板以形成第4圖的碳化矽/矽分層結構之薄碳化矽晶圓的側剖面圖。
第7圖示出第4圖的碳化矽層上所形成之石墨烯層的側剖面圖。
第8圖示出碳化矽緩衝層上所形成的碳化矽層、藉此形成碳化矽/矽分層結構之側剖面圖。
第9圖示出退火第8圖的結構以降低且脫附表面氧化物的側剖面圖。
第10圖示出電漿處理第9圖的結構以產生氫在末端的富含碳表面之側剖面圖。
第11圖示出第10圖之氫在末端的富含碳表面之側剖面圖。
第12圖示出退火第11圖的結構以自其脫附氫之側剖面圖。
第13圖示出第12圖的結構上所形成之石墨烯層的側剖面圖。
第14至17圖示出藉由分解熱力學上不穩定的碳化物來形成石墨烯層之方法。
第18圖示出石墨烯層上所形成的電晶體。
第19圖示出形成石墨烯層的方法之流程圖。
102．．．矽基板
104．．．第一表面
114．．．碳化矽層
118．．．外表面
132．．．石墨烯層
300．．．場效電晶體
302．．．源極區
304．．．汲極區
306．．．閘極介電質
308．．．閘極
312．．．側壁間隔物
314．．．層間介電層
316．．．源極接點
318．．．汲極接點

Claims (25)

  1. 一種製造電晶體的方法，包含：提供包含矽的結構基板；形成一形成基板於該結構基板上，其中該形成基板包含碳化矽層；形成石墨烯層於該形成基板上，形成該石墨烯層包含：於選自包含鎵氣體、鍺氣體、鍺烷、或二鍺烷中之群組的氣體中在約700至900℃的溫度退火該碳化矽層以降低且脫附表面氧化物，及藉由在約950℃的溫度之矽揮發來形成該石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區；形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；及形成抵靠該閘極介電質的閘極。
  2. 如申請專利範圍第1項之方法，其中形成該碳化矽層包含：將含碳氣體與該矽基板反應以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  3. 如申請專利範圍第1項之方法，其中形成該碳化矽層包含：植入碳至該矽基板中以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  4. 如申請專利範圍第1項之方法，其中形成該碳化矽層包含接合碳化矽晶圓至該結構基板。
  5. 如申請專利範圍第1項之方法，進一步包括摻雜雜 質至該碳化矽層中。
  6. 如申請專利範圍第5項之方法，其中該雜質包含鐵或釩。
  7. 一種形成電晶體的方法，包含：沈積熱力學上不穩定的XC碳化層於形成基板上包含沈積非晶碳化鍺於(0001)6H-SiC基板上；分解該XC碳化層而成為X組分及碳；揮發該X組分；從該碳形成石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區；形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；及形成抵靠該閘極介電質的閘極。
  8. 如申請專利範圍第7項之方法，其中分解該XC碳化層包含在真空下加熱至約400℃的溫度，且其中揮發該X組分包含藉由加熱至約980℃的溫度昇華鍺。
  9. 一種形成電晶體的方法，包含：沈積熱力學上不穩定的XC碳化層於形成基板上；分解該XC碳化層而成為X組分及碳；揮發該X組分；從該碳形成石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區； 形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；形成抵靠該閘極介電質的閘極；及其中沈積該XC碳化層於形成基板上包含沈積非晶碳化錫於(0001)六方氮化硼基板上。
  10. 如申請專利範圍第9項之方法，其中分解該XC碳化層包含在真空下加熱至約400℃的溫度，且其中揮發該X組分包含藉由加熱至約980℃的溫度昇華錫。
  11. 一種形成電晶體的方法，包含：沈積熱力學上不穩定的XC碳化層於形成基板上；分解該XC碳化層而成為X組分及碳；揮發該X組分；從該碳形成石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區；形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；形成抵靠該閘極介電質的閘極；及其中沈積該XC碳化層於形成基板上包含沈積磊晶Ge0.95 C0.05 層於(111)碳化矽基板上。
  12. 如申請專利範圍第11項之方法，其中分解該XC碳化層包含在真空下加熱至約400℃的溫度，其中揮發該X組分包含被加熱至約1080℃的溫度而昇華鍺。
  13. 一種形成電晶體的方法，包含： 沈積熱力學上不穩定的XC碳化層於形成基板上包含沈積碳化鎂於(111)碳化矽基板上；分解該XC碳化層而成為X組分及碳；揮發該X組分；從該碳形成石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區；形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；形成抵靠該閘極介電質的閘極；及其中分解該XC碳化層而成為X組分及碳包含加熱該XC碳化層至約400℃的溫度，其中揮發該X組分包含加熱至約600℃的溫度，且其中形成該石墨烯層包含在約850℃的溫度急驟退火。
  14. 一種製造電晶體的方法，包含：提供包含矽的結構基板；形成一形成基板於該結構基板上，其中該形成基板包含碳化矽層；形成石墨烯層於該形成基板上，其中形成該石墨烯層包含：於選自包含鎵氣體、鍺氣體、鍺烷、或二鍺烷中之群組的氣體中在約700至900℃的溫度退火該碳化矽層，及藉由烴化學氣相沈積來形成該石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區； 形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；及形成抵靠該閘極介電質的閘極。
  15. 如申請專利範圍第14項之方法，其中形成該碳化矽層包含：將含碳氣體與該矽基板反應以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  16. 如申請專利範圍第14項之方法，其中形成該碳化矽層包含：植入碳至該矽基板中以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  17. 如申請專利範圍第14項之方法，其中形成該碳化矽層包含接合碳化矽晶圓至該結構基板。
  18. 如申請專利範圍第14項之方法，進一步包括摻雜雜質至該碳化矽層中。
  19. 如申請專利範圍第18項之方法，其中該雜質包含鐵或釩。
  20. 一種製造電晶體的方法，包含：提供包含矽的結構基板；形成一形成基板於該結構基板上，其中該形成基板包含碳化矽層；形成石墨烯層於該形成基板上，其中形成該石墨烯層包含：於選自包含鎵氣體、鍺氣體、鍺烷、或二鍺烷中之群組的氣體中在約700至900℃的溫度退火該碳化矽層； 以氫氣電漿在約100至400℃的溫度處理，以從碳化矽層外表面選擇性移除表面矽且產生氫在末端的富含碳表面；及在約850℃或更低的溫度退火，以從該碳化矽層外表面脫附氫且從殘留的碳形成該石墨烯層；形成抵靠該石墨烯層的源極區；形成抵靠該石墨烯層的汲極區；形成抵靠該源極區與該汲極區間的石墨烯之閘極介電質，其中該源極區與該汲極區抵靠該閘極介電質；及形成抵靠該閘極介電質的閘極。
  21. 如申請專利範圍第20項之方法，其中形成該碳化矽層包含：將含碳氣體與該矽基板反應以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  22. 如申請專利範圍第20項之方法，其中形成該碳化矽層包含：植入碳至該矽基板中以形成碳化矽緩衝層、及形成碳化矽層於該碳化矽緩衝層上。
  23. 如申請專利範圍第20項之方法，其中形成該碳化矽層包含接合碳化矽晶圓至該結構基板。
  24. 如申請專利範圍第20項之方法，進一步包括摻雜雜質至該碳化矽層中。
  25. 如申請專利範圍第24項之方法，其中該雜質包含鐵或釩。
TW100133944A 2010-09-23 2011-09-21 具有磊晶石墨烯通道層的微電子電晶體 TWI443839B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/888,979 US8785261B2 (en) 2010-09-23 2010-09-23 Microelectronic transistor having an epitaxial graphene channel layer

Publications (2)

Publication Number Publication Date
TW201234608A TW201234608A (en) 2012-08-16
TWI443839B true TWI443839B (zh) 2014-07-01

Family

ID=45869721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133944A TWI443839B (zh) 2010-09-23 2011-09-21 具有磊晶石墨烯通道層的微電子電晶體

Country Status (3)

Country Link
US (1) US8785261B2 (zh)
TW (1) TWI443839B (zh)
WO (1) WO2012040080A2 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090120584A1 (en) * 2007-11-08 2009-05-14 Applied Materials, Inc. Counter-balanced substrate support
GB2462589B (en) * 2008-08-04 2013-02-20 Sony Comp Entertainment Europe Apparatus and method of viewing electronic documents
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
KR101758649B1 (ko) * 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
US8785261B2 (en) 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US8541769B2 (en) * 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8501531B2 (en) * 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8823089B2 (en) 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
KR101878732B1 (ko) * 2011-06-24 2018-07-16 삼성전자주식회사 그래핀 기재 및 이를 채용한 투명전극과 트랜지스터
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
WO2013039508A1 (en) 2011-09-16 2013-03-21 Empire Technology Development Llc Alteration of graphene defects
DE112011100116T5 (de) * 2011-09-16 2013-12-24 Empire Technology Development Llc Graphendefekt-Umbildung
US8633055B2 (en) * 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
CN102583329B (zh) * 2012-01-03 2013-08-14 西安电子科技大学 基于Cu膜辅助退火和Cl2反应的大面积石墨烯制备方法
US9064842B2 (en) * 2012-03-20 2015-06-23 International Business Machines Corporation Semiconductor device including graphene layer and method of making the semiconductor device
JP5935751B2 (ja) * 2012-05-08 2016-06-15 信越化学工業株式会社 放熱基板及びその製造方法
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
CN103839821B (zh) * 2012-11-27 2016-08-31 中芯国际集成电路制造(上海)有限公司 晶体管及其制造方法
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9209136B2 (en) 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
JP6163024B2 (ja) * 2013-06-12 2017-07-12 住友電気工業株式会社 基板の製造方法
KR102100415B1 (ko) 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
US9411922B2 (en) 2013-08-15 2016-08-09 Empire Technology Development Llc Yield optimization of processor with graphene-based transistors
CN105830046A (zh) 2013-08-15 2016-08-03 英派尔科技开发有限公司 具有基于石墨烯的晶体管的异构多核处理器
US9177600B2 (en) * 2013-08-29 2015-11-03 Elwha Llc Systems and methods for atomic film data storage
US8897116B1 (en) 2013-08-29 2014-11-25 Elwha Llc Systems and methods for atomic film data storage
US9177592B2 (en) * 2013-08-29 2015-11-03 Elwha Llc Systems and methods for atomic film data storage
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
US9972537B2 (en) 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
DE102016124973A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden von Halbleiterbauelementen
TWI657068B (zh) * 2017-09-22 2019-04-21 呂傳盛 含碳化鎂之鎂基陶瓷金屬石墨導電材料及其製備方法
GB2570124B (en) * 2018-01-11 2022-06-22 Paragraf Ltd A method of making Graphene structures and devices
US11545565B2 (en) * 2020-10-21 2023-01-03 IceMos Technology Limited Semiconductor device and method of forming low voltage power MOSFETs using graphene for metal layers and graphene nanoribbons for channel and drain enhancement regions of power vertical and lateral MOSFETs

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611955A (en) 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
JP2006008861A (ja) * 2004-06-25 2006-01-12 Fuji Xerox Co Ltd 電気部品用塗料、および塗布膜の形成方法
US20060180859A1 (en) * 2005-02-16 2006-08-17 Marko Radosavljevic Metal gate carbon nanotube transistor
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
US7772059B2 (en) 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
JP4471002B2 (ja) 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP2009182173A (ja) 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
US8173095B2 (en) * 2008-03-18 2012-05-08 Georgia Tech Research Corporation Method and apparatus for producing graphene oxide layers on an insulating substrate
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
KR101490111B1 (ko) * 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
US7858990B2 (en) * 2008-08-29 2010-12-28 Advanced Micro Devices, Inc. Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein
US8465799B2 (en) * 2008-09-18 2013-06-18 International Business Machines Corporation Method for preparation of flat step-free silicon carbide surfaces
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8187955B2 (en) * 2009-08-24 2012-05-29 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
KR20110042952A (ko) * 2009-10-20 2011-04-27 삼성전자주식회사 레이저 광을 이용한 그라핀의 힐링방법 및 전자소자 제조방법
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
US8080441B2 (en) * 2010-01-12 2011-12-20 Cree, Inc. Growing polygonal carbon from photoresist
US8404539B2 (en) * 2010-07-08 2013-03-26 International Business Machines Corporation Self-aligned contacts in carbon devices
US8877340B2 (en) * 2010-07-27 2014-11-04 International Business Machines Corporation Graphene growth on a non-hexagonal lattice
US8785261B2 (en) 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer

Also Published As

Publication number Publication date
US8785261B2 (en) 2014-07-22
WO2012040080A2 (en) 2012-03-29
WO2012040080A3 (en) 2012-06-21
US20120074387A1 (en) 2012-03-29
TW201234608A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
TWI443839B (zh) 具有磊晶石墨烯通道層的微電子電晶體
US8461028B2 (en) Synthesizing graphene from metal-carbon solutions using ion implantation
TWI590444B (zh) 包含具不同厚度的過渡金屬二硫族化物層的裝置和製造方法
TWI284961B (en) Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched source and drain regions
US9887197B2 (en) Structure containing first and second vertically stacked nanosheets having different crystallographic orientations
US20070045753A1 (en) Semiconductor device having a metal gate electrode formed on an annealed high-k gate dielectric layer
JP2009155168A (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
JP2009503892A (ja) 応力がかけられたｍｏｓデバイスの製造方法
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
JP6019640B2 (ja) 電子デバイス及びその製造方法
US20110034011A1 (en) Formation of graphene wafers on silicon substrates
TWI737171B (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN114556526A (zh) 形成用于复合衬底的高电阻率处理支撑体的方法
CN102376624A (zh) 一种石墨烯器件及其制造方法
WO2014038243A1 (ja) グラフェン－ｃｎｔ構造及びその製造方法
KR20060082550A (ko) 박막 형성 방법
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
KR20120047537A (ko) 게이트 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US10541175B1 (en) Structure and formation method of semiconductor device with fin structures
JP4510707B2 (ja) エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
KR20180131926A (ko) 그래핀을 포함하는 반도체 소자 및 그 제조방법
US11469109B2 (en) Semiconductor structure having metal contact features and method for forming the same
US11569084B2 (en) Method for manufacturing semiconductor structure with reduced nodule defects
WO2014029152A1 (zh) 一种半导体结构及其制造方法