TWI443744B - 具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法 - Google Patents

具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法 Download PDF

Info

Publication number
TWI443744B
TWI443744B TW100106367A TW100106367A TWI443744B TW I443744 B TWI443744 B TW I443744B TW 100106367 A TW100106367 A TW 100106367A TW 100106367 A TW100106367 A TW 100106367A TW I443744 B TWI443744 B TW I443744B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
insulating properties
fabricating
improved insulating
resistivity
Prior art date
Application number
TW100106367A
Other languages
English (en)
Other versions
TW201232659A (en
Inventor
Qin Shu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201232659A publication Critical patent/TW201232659A/zh
Application granted granted Critical
Publication of TWI443744B publication Critical patent/TWI443744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法
本發明係關於半導體製作，且特別是關於一種具有經改善絕緣特性之介電層之製造方法，以及具有經改善絕緣特性之一介電層之一半導體結構之製造方法。
於半導體製作中係形成介電絕緣材料、半導體材料與導電材料等多個膜層，以製作出一多層(multilevel)半導體裝置。
朝向更小元件尺寸與更高密度的半導體裝置之持續演進的眾多限制因素之一為形成於半導體元件內用於隔離金屬內連物與其內之被動或主動構件的介電絕緣材料之絕緣特性的不足，其係因為介電絕緣材料之厚度或間隔受到減少。
舉例來說，氧化矽為廣為應用之介電絕緣材料之一，其可作為如多層內部連結物、淺溝槽隔離物、閘間隔物、以及源極/汲極接觸隔離物等眾多應用中之一絕緣層。氧化矽膜層可藉由熱化學氣相沈積或電漿加強型化學氣相沈積製程所沈積。然而，於半導體裝置之前段製程(front-end process)完成，後續形成之氧化矽膜層將會於一相對低溫度(例如不大於600℃之一溫度)下形成，以避免於前段製程中所形成之元件(如CMOS元件)受到毀損。然而此相對低溫度則可能於其厚度更為減少時劣化了所形成之氧化矽的絕緣特性，例如體電阻率(bulk resistivity)、漏電流(leakage current)、電崩潰電壓(electrical breakdown voltage)以及機械或化學穩定度(mechanical and chemical stability)等。
因此，便需要一種具有經改善的絕緣特性之介電層之製造方法，以使得絕緣層之厚度可隨著如金屬內連導線寬度或介於鄰近主動/被動元件或金屬內連導線之間的間距等其他特性的降低而更為降低。
依據一實施例，本發明提供了一種具有經改善絕緣特性之介電層之製造方法，包括：提供一介電層，該介電層具有一第一電阻率；對該介電層施行一氫電漿摻雜製程；以及回火該介電層，其中該介電層於該回火之後具有高於該第一電阻率之一第二電阻率。
依據又一實施例，本發明提供了一種具有經改善絕緣特性之一介電層之一半導體結構之製造方法，包括：提供具有一介電層形成於其上之一半導體基板，該介電層具有一第一電阻率；對該介電層施行一氫電漿摻雜製程；以及回火該介電層，其中該介電層於該回火之後具有高於該第一電阻率之一第二電阻率。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一經改善的實施例，並配合所附的圖式，作詳細說明如下：
第1圖為一流程圖，顯示了依據本發明之一實施例之具有經改善的絕緣特性之一介電層之一半導體結構的製造方法。
請參照第1圖，此方法起始於步驟S1，首先提供具有一介電層形成於其上之一半導體基板或一半導體結構。此半導體基板例如為矽基板。而此介電層可作為一絕緣層之用，並可包括如氧化矽、未摻雜矽玻璃(USG)、硼矽玻璃(BSG)、磷矽玻璃(PSG)或硼磷矽玻璃(BPSG)等介電絕緣材料例。此介電層之製作方法例如為旋轉塗佈、化學氣相沈積、電漿加強型化學氣相沈積方法或相似方法。介電層之表面為露出的，而此介電層之如電阻率(resistivity，ρ)與崩潰電荷(breakdown charge，QBD )則與其形成方法有關。
接著，於步驟S2中，於介電層之露出表面上施行一氫電漿摻雜製程(hydrogen plasma doping process，hydrogen PLAD)，以改善如電阻率及崩潰電荷等絕緣特性。此氫電漿摻雜製程係藉由一電漿摻雜離子佈植機(PLAD ion implanter)所施行，而非採用習知之離子束離子佈植機(beam-line ion implanter)所施行。在此，所應用之電漿摻雜離子佈植機可為如PLAD(由Varian公司產製)及P3i(由Applied material公司產製)之商用化機型。於此氫電漿摻雜製程中，係採用純氫氣(pure hydrogen)作為氣體源，於一固定劑量及一變動佈植能量下採用氫原子以摻雜此介電層。此介電層可具有如約2-500奈米之一厚度，而氫電漿摻雜製程可於約為20-50000 eV之一佈植能量及於約為1e16-1e17/平方公分之一佈植劑量下施行。於一實施例中，於氫電漿摻雜製程中的佈植能量可於如2000-5000 eV間之一特定區間內線性地上升。然而，於氫電漿摻雜製程中所使用之佈植劑量、佈植時間與佈植能量則依照介電層的厚度而定。舉例來說，於一實施例中，當介電層之厚度約為50奈米時，佈植劑量則約為4e16-8e16/每平方公分，而佈植時間約為53-98秒，而佈植能量約為2000-5000 eV。而於另一實施例中，當介電層之厚度約為30奈米時，佈植劑量約為2e16-4e16/每平方公分，而佈植時間約為30-53秒，而佈植能量約為1000-3000 eV。而於另一實施例中，當介電層之厚度約為100奈米時，佈植劑量約為4e16-1e17/每平方公分，而佈植時間約為60-100秒，而佈植能量約為2000-10000 eV。
接著，於步驟S3中，於上述氫電漿摻雜製程完成後施行一回火程序，以均勻地驅動於介電層內之氫原子。於一實施例中，此回火製程係於介於約300-600 ℃之溫度及於一純氮氣氣氛下施行約30-60分鐘。回火溫度與回火製程的時間則依照上述氫電漿摻雜製程的佈值劑量、佈值時間以及佈值能量而定。於回火製程後，形成於半導體結構上且經過氫電漿佈值程序處理之介電層的如電阻率及崩潰電荷等絕緣特性相較其於施行氫電漿摻雜製程之前的絕緣特性於數量上得到了提升。舉例來說，經氫電漿摻雜製程與回火製程處理後之一介電層的電阻率可較於未經氫電漿摻雜製程與回火製程處理之介電層的電阻率增加了至少2.2倍，而經氫電漿摻雜製程與回火製程處理後之介電層的崩潰電荷可較未經氫電漿摻雜製程與回火製程處理之介電層的崩潰電荷增加了至少50倍。如此，介電層的絕緣特性經由氫電漿摻雜製程與回火製程的處理而得到了改善。
接著，於步驟S4中，可接著施行其他後續程序，以圖案化介電層或於介電層之內或之上形成其他的元件或構件，進而形成適用於特定功能之具有經改善的絕緣特性介電層之一半導體結構。
第2A、2B與2C圖為一系列剖面圖，分別顯示了依據本發明之多個實施例之具有經改善的絕緣特性之一介電層之一半導體結構。如第2A、2B與2C圖所示之多個半導體結構可藉由如第1圖所示方法而製程，而此些不同之半導體結構中可包括藉由如第1圖內步驟S2-S3所述方法所形成之具有經改善的絕緣特性之一介電層。
如第2A圖所示，顯示了包括具有一溝槽104形成於其內以及一介電層102形成於其上之一半導體基板100之示範半導體結構。介電層102係形成於半導體基板100之上並填入溝槽104內，以作為如淺溝槽隔離物之一隔離元件。由於介電層102係依照如第1圖內步驟S2-S3所示而形成，因而具有經改善的絕緣特性，其可提供足夠的絕緣性質而不會受到較小元件尺寸與較高密度的持續演進中之絕緣層102的厚度或隔離空間之減少的影響。
此外，如第2B圖所示，顯示了包括了具有源極/汲極區202形成於其內以及一閘介電層204、一閘電極206、數個絕緣間隔物208與具有一導電接觸物212形成於其內之一介電層210形成於其上之一半導體基板200之另一示範半導體結構。於此實施例中，作為閘間隔物(gate spacers)用之絕緣間隔物208及/或作為源極/汲極接觸隔離物用之介電層210係依照如第1圖內步驟S2-S3所示而形成，因而具有經改善的絕緣特性，其可提供足夠的絕緣性質而不會受到較小元件尺寸與較高密度的持續演進中之絕緣間隔物208及/或介電層210的厚度或隔離空間之減少的影響。
再者，請參照第2C圖，顯示了包括了形成於一半導體基板(未顯示)之上之堆疊介電層300、304與306、形成於介電層300內之一導電元件302以及形成於介電層304與306內之一內連元件310之另一示範半導體結構。於本實施例中，至少介電層300、304與306其中之一係依照如第1圖內步驟S2-S3所示而形成，因而具有經改善的絕緣特性，其可提供足夠的絕緣性質而不會受到較小元件尺寸與較高密度的持續演進中之介電層300、304與306其中之一的厚度或隔離空間之減少的影響。
如表一所示，顯示了包括形成於一300釐米p型單晶矽基板上之一氧化矽層之九個試樣的絕緣特性的量測結果。於此些試樣中之氧化矽層係由電漿加強型化學氣相沈積所於約400 ℃之一溫度以及於約1.8 Torr之一壓力下採用四乙氧基矽烷(TEOS)與氧氣之氣體源所形成。並量測形成於基板上之經過或未經過氫電漿摻雜製程與回火製程處理之氧化矽膜層之如膜厚、電阻率及崩潰電荷等物理特性。於試樣1中，形成於矽基板上之氧化矽層未經過氫電漿摻雜製程的處理。而於試樣2-5中，形成於矽基板上之氧化矽層經過了氫電漿摻雜製程的處理，其中佈值能量於2000-5000 eV之間逐漸上升而佈值劑量則約為4E16原子/每平方公分之固定值，而接著於不同溫度下回火氧化矽層或其未經過回火。而於試樣6-9中，形成於矽基板上之氧化矽層經過了氫電漿摻雜製程的處理，其中佈值能量於2000-5000 eV之間逐漸上升而佈值劑量則約為8E16原子/每平方公分之固定值，而接著於不同溫度下回火氧化矽層或其未經過回火。
參照如表一內所揭示之不同實施例之氧化矽層的絕緣特性量測結果可知，於試樣4內之氧化矽層的電阻率，其於經過了約為4E16原子/每平方公分之一佈值劑量之氫電漿摻雜製程以及經過了約400 ℃溫度下回火30分鐘之處理後，較如試樣1內沒有經過氫電漿摻雜製程及回火製程處理之氧化矽層的電阻率增加了2.2倍。此外，於試樣4內之氧化矽層的崩潰電荷，其於經過了約為4E16原子/每平方公分之一佈值劑量之氫電漿摻雜製程以及經過了約400℃溫度下回火30分鐘之處理後，較如試樣1內沒有經過氫電漿摻雜製程及回火製程處理之氧化矽層的崩潰電荷增加了50倍。如此，可降低於試樣4內氧化矽層的漏電流，而試樣4內氧化矽層的電隔離特性可藉由氫電漿摻雜製程與後續之回火製程的施行而得到了顯著改善。
雖然本發明已以經改善的實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S1、S2、S3、S4．．．步驟
100．．．半導體基板
102．．．介電層
104．．．溝槽
200．．．半導體基板
202．．．源極/汲極區
204．．．閘介電層
206．．．閘電極
208．．．絕緣間隔物
210．．．介電層
212．．．導電接觸物
300、304、306．．．介電層
302．．．導電元件
310．．．內連元件
第1圖為一流程圖，顯示了依據本發明之一實施例之具有經改善的絕緣特性之一介電層之一半導體結構之製造方法；以及
第2A、2B與2C圖為一系列剖面圖，分別顯示了依據本發明之多個實施例之具有經改善的絕緣特性之一介電層之一半導體結構。
S1、S2、S3、S4．．．步驟

Claims (11)

  1. 一種具有經改善的絕緣特性之介電層之製造方法，包括：提供一介電層，該介電層具有一第一電阻率；對該介電層施行一氫電漿摻雜製程，其中該氫電漿摻雜製程係於線性變化之一佈值能量下施行；以及回火該介電層，其中該介電層於該回火之後具有高於該第一電阻率之一第二電阻率。
  2. 如申請專利範圍第1項所述之具有經改善的絕緣特性之介電層之製造方法，其中該介電層包括了氧化矽、未摻雜矽玻璃、硼矽玻璃、磷矽玻璃或硼磷矽玻璃。
  3. 如申請專利範圍第1項所述之具有經改善的絕緣特性之介電層之製造方法，其中該介電層於該氫電漿摻雜製程之前具有一第一崩潰電荷，且於該回火之後具有高於該第一崩潰電荷之一第二崩潰電荷。
  4. 如申請專利範圍第1項所述之具有經改善的絕緣特性之介電層之製造方法，其中該氫電漿摻雜製程係由一電漿摻雜離子佈值機所施行。
  5. 如申請專利範圍第1項所述之具有經改善的絕緣特性之介電層之製造方法，其中該介電層具有約2-500奈米之一厚度，而該氫電漿摻雜製程係於介於20-50000eV之一佈值能量及約介於1e16-1e17/立方公分之一佈值劑量下施行。
  6. 如申請專利範圍第1項所述之具有經改善的絕緣特性之介電層之製造方法，其中該介電層包括氧化矽，而該 第二電阻率約大於該第一電阻率之2.2倍。
  7. 如申請專利範圍第3項所述之具有經改善的絕緣特性之介電層之製造方法，其中該介電層包括氧化矽，而該第二崩潰電荷約大於該第一崩潰電荷之50倍。
  8. 一種具有經改善的絕緣特性之介電層之半導體結構之製造方法，包括：提供具有一介電層形成於其上之一半導體基板，該介電層具有一第一電阻率；對該介電層施行一氫電漿摻雜製程，其中該氫電漿摻雜製程係於線性變化之一佈值能量下施行；以及回火該介電層，其中該介電層於該回火之後具有高於該第一電阻率之一第二電阻率。
  9. 如申請專利範圍第8項所述之具有經改善的絕緣特性之介電層之半導體結構之製造方法，其中該介電層係作為一層間介電層、一金屬層間介電層或位於該半導體基板上之一絕緣構件之用。
  10. 如申請專利範圍第8項所述之具有經改善的絕緣特性之介電層之半導體結構之製造方法，其中該介電層包括氧化矽，而該第二電阻率約大於該第一電阻率之2.2倍。
  11. 如申請專利範圍第8項所述之具有經改善的絕緣特性之介電層之半導體結構之製造方法，其中該介電層包括氧化矽，而該第二崩潰電荷約大於該第一崩潰電荷之50倍。
TW100106367A 2011-01-26 2011-02-25 具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法 TWI443744B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/014,562 US8293659B2 (en) 2011-01-26 2011-01-26 Method for fabricating dielectric layer with improved insulating properties

Publications (2)

Publication Number Publication Date
TW201232659A TW201232659A (en) 2012-08-01
TWI443744B true TWI443744B (zh) 2014-07-01

Family

ID=46544485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100106367A TWI443744B (zh) 2011-01-26 2011-02-25 具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法

Country Status (3)

Country Link
US (1) US8293659B2 (zh)
CN (1) CN102623326B (zh)
TW (1) TWI443744B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122769A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 ドーピング方法および半導体素子の製造方法
US11508573B2 (en) * 2019-12-31 2022-11-22 Micron Technology, Inc. Plasma doping of gap fill materials

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US6143631A (en) * 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US8969151B2 (en) * 2008-02-29 2015-03-03 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing resistance altering techniques

Also Published As

Publication number Publication date
CN102623326A (zh) 2012-08-01
CN102623326B (zh) 2014-12-03
TW201232659A (en) 2012-08-01
US8293659B2 (en) 2012-10-23
US20120190213A1 (en) 2012-07-26

Similar Documents

Publication Publication Date Title
TWI469227B (zh) 半導體裝置之製造方法
TWI642108B (zh) 半導體裝置之製造方法
JP2013073950A (ja) 半導体装置の製造方法
CN102915953B (zh) 无定形碳膜的处理方法，开口的形成方法
US20110156208A1 (en) Semiconductor device
TWI443744B (zh) 具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法
KR101937512B1 (ko) 반도체 장치 및 이의 제조방법
TW201727742A (zh) 用於先進cmp及凹部流的間隙填充膜修飾
TW200425470A (en) Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
CN103515194A (zh) 制造半导体器件的方法
US10014207B2 (en) Method of manufacturing dielectric layers of semiconductor structure
CN105655253B (zh) 半导体结构及其形成方法
KR100889550B1 (ko) 반도체 소자 및 그의 제조 방법
CN112490126B (zh) 晶体管及其制备方法
TW201244099A (en) Semiconductor device, and method for manufacturing semiconductor device
KR100788369B1 (ko) 피아이피 구조의 커패시터 및 그 제조 방법
TWI719747B (zh) 半導體裝置結構及其製造方法
US20160079418A1 (en) Semiconductor device and method for manufacturing the same
US20150311090A1 (en) Method of manufacturing a semiconductor device
US20060019461A1 (en) Methods of forming capacitors
CN104253038B (zh) 一种改善半导体器件层间介质层隔离的方法
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
TW201314764A (zh) 具有較少電漿損害之積體電路製作方法
KR100599441B1 (ko) 인듐주석산화물을 플레이트로 사용하는 캐패시터 및 그제조 방법
CN115101410A (zh) 半导体器件的制作方法以及otp器件