TWI440155B - 半導體裝置、發光裝置及電子機器 - Google Patents

半導體裝置、發光裝置及電子機器 Download PDF

Info

Publication number
TWI440155B
TWI440155B TW100110896A TW100110896A TWI440155B TW I440155 B TWI440155 B TW I440155B TW 100110896 A TW100110896 A TW 100110896A TW 100110896 A TW100110896 A TW 100110896A TW I440155 B TWI440155 B TW I440155B
Authority
TW
Taiwan
Prior art keywords
electrode
connection wiring
source
drain
transistor
Prior art date
Application number
TW100110896A
Other languages
English (en)
Other versions
TW201203488A (en
Inventor
Kunihiro Matsuda
Hiroshi Matsumoto
Yukikazu Tanaka
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW201203488A publication Critical patent/TW201203488A/zh
Application granted granted Critical
Publication of TWI440155B publication Critical patent/TWI440155B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置、發光裝置及電子機器
本發明係有關於半導體裝置、發光裝置及電子機器，尤其有關於在絕緣性之基板上具備具有反轉堆疊構造之薄膜電晶體的半導體裝置、應用該半導體裝置之發光裝置及安裝有該發光裝置之電子機器。
近幾年，以手機或數位相機等之行動裝置為開端，經常使用液晶顯示裝置或有機電致發光(EL)顯示器、電漿顯示器等薄型顯示器作為電視或個人電腦等電子機器的顯示器或監視器。
在如此類的薄型顯示器中，一般係應用主動矩陣驅動方式，作為此顯示面板或驅動驅動器，一般係利用一種面板構造，該面板構造係在玻璃等絕緣性基板上具備將矽薄膜當作通道層而使用的薄膜電晶體元件。
作為被設置在絕緣性基板上之薄膜電晶體，已知各種元件構造。例如日本專利公開號第10-289910號等係記載一種具有通道截斷型之反轉堆疊構造(或下閘極構造)的薄膜電晶體，其係閘極電極被配置在半導體層之下層側，通道保護層被以被覆成為半導體層之通道層之區域上的方式設置，源極、汲極電極被設置於半導體層上，同時源極、汲極電極之一部分與通道保護層重疊。
另外，例如日本專利公開號第2001-264818號等係記載：在具有如此類的反轉堆疊構造(或下閘極構造)之薄膜電晶體中，在半導體層上對源極、汲極電極進行圖案化形成時，會發生相對於通道保護層之源極、汲極電極的未對準。
在具有如上述之反轉堆疊構造的薄膜電晶體中，若發生相對於通道保護層之源極、汲極電極的未對準，則薄膜電晶體的導通電流會產生偏差。為此，在將如此類的薄膜電晶體作為上述之薄型顯示器的顯示面板或驅動驅動器之切換元件或驅動元件而應用時，會招致因未對準的顯示畫質之劣化或製品產率之降低。
更具體而言，在具有電流驅動型之發光元件(例如有機EL元件)以及驅動該發光元件使其發光所用之驅動元件的像素中，在應用薄膜電晶體作為驅動元件時，若上述之未對準造成被提供給發光元件之發光驅動電流之電流值產生偏差，則會變成無法使像素以所期望之亮度灰階進行發光動作。為此，在具備將例如複數個像素(發光元件)2維配列的顯示面板之顯示器中，變成無法使畫面全體以均勻亮度進行發光，招致顯示畫質之劣化或製品產率之降低。
本發明具有提供一種半導體裝置、發光裝置以及安裝有該發光裝置之電子機器的優點，該半導體裝置係可抑制起因於源極、汲極電極之未對準的薄膜電晶體的導通電流之偏差，該發光裝置及該電子機器係利用該半導體裝置而可具有良好的顯示畫質且使製品之產率提升。
為了得到上述優點的本發明之半導體裝置係具備：基板；被設置於前述基板上面之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體及具有第2源極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1源極電極與前述第1汲極電極係被沿著第1方向配置，前述第2源極電極與前述第2汲極電極係被沿著前述第1方向以與前述第1源極電極及前述第1汲極電極相反的順序配置，前述源極連接配線及前述汲極連接配線係被設置於對前述第1閘極電極、前述第2閘極電極及前述閘極連接配線重疊之區域以外的區域。
為了得到上述優點的本發明之發光裝置係一種具有被配列於基板上之複數個像素的發光裝置，前述各像素係具有發光元件與被連接於該發光元件而驅動該發光元件之驅動元件，前述驅動元件係具備：被設置於前述基板上面之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體及具有第2源極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1源極電極與前述第1汲極電極係被沿著第1方向配置，前述第2源極電極與前述第2汲極電極係被沿著前述第1方向以與前述第1源極電極及前述第1汲極電極相反的順序配置，前述源極連接配線及前述汲極連接配線係被設置於對前述第1閘極電極、前述第2閘極電極及前述閘極連接配線重疊之區域以外的區域。
為了得到上述優點的本發明之電子機器係具備：電子機器本體部；以及被從電子機器本體部提供影像資料並因應該影像資料而被驅動之發光裝置；前述發光裝置係具有基板及被配列於前述基板上面的複數個像素，前述各像素係具有發光元件與驅動該發光元件的驅動元件，前述驅動元件係具備：被設置於基板上之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體及具有第2源極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1源極電極與前述第1汲極電極係被沿著第1方向配置，前述第2源極電極與前述第2汲極電極係被沿著前述第1方向以與前述第1源極電極及前述第1汲極電極相反的順序配置，前述源極連接配線及前述汲極連接配線係被設置於與前述第1閘極電極、前述第2閘極電極及前述閘極連接配線重疊之區域以外的區域。
以下，針對本發明之半導體裝置、發光裝置以及電子機器，顯示出實施形態來詳細進行說明。
＜半導體裝置＞
首先，針對本發明之半導體裝置的基本構造，參照圖式進行說明。
圖1A,B,C係顯示本發明之半導體裝置的基本構造之一實例(以下記作「構成例」)的概略構成圖。
圖1A係本構成例之半導體裝置的概略平面圖。
此處，在圖1A所示之平面圖中，為說明方便上，以圖面左右方向為x方向，圖面上下方向標記y方向(以下相同)。
圖1B係顯示沿著在具有圖1A所示之平面佈置的半導體裝置之IA-IA線(在本說明書中方便上係使用「I」作為與圖1A中所示之羅馬數字「1」對應之記號)的剖面。
圖1C係顯示沿著在具有圖1A所示之平面配置的半導體裝置之IB-IB線的剖面。
此外，在圖1A,B,C中係在中心顯示被應用於半導體裝置之電晶體的電極，省略與外部之連接配線或配線層間之絕緣膜等。
圖2A,B係顯示被應用於本構成例之半導體裝置的電晶體之等效電路的圖。
圖3係顯示本發明之半導體裝置的基本構造之其他實例的概略構成圖。
如圖1A,B,C所示，被應用於本構成例之半導體裝置的電晶體TFT係具有通道截斷型之反轉堆疊構造的薄膜電晶體(第1電晶體)TrA與薄膜電晶體(第2電晶體)TrB被鄰接而設置在鄰接於絕緣性基板11上之特定方向(在圖1A係指為圖面上下方向的y方向)而設置的電晶體形成區域Rta、Rtb各自的區域上。
另外，具有被延伸於絕緣性基板11上之上述特定方向而設置、被跨在電晶體形成區域Rta與Rtb上設置而形成兩電晶體的閘極電極Trg的單一導體層。薄膜電晶體TrA、TrB係具有彼此的閘極電極Trg1，Trg2因為由此單一導體層所形成之閘極電極Trg而被連接的元件構造。
此處，將由單一導體層所形成之閘極電極Trg的電晶體形成區域Rta與Rtb之間的區域當作閘極連接配線LNg。即，薄膜電晶體TrA與TrB係閘極電極被透過連接配線LNg而互相連接。
總之，閘極電極Trg具有薄膜電晶體TrA之第1閘極電極Trg1、薄膜電晶體TrB之第2閘極電極Trg2以及閘極連接配線Lng。
薄膜電晶體TrA之第1閘極電極Trg1被配置在電晶體形成區域Rta內，薄膜電晶體TrB之第2閘極電極Trg2被配置在電晶體形成區域Rtb內，閘極連接配線LNg被配置在電晶體形成區域Rta與Rtb之間。
第1閘極電極Trg1、第2閘極電極Trg2以及閘極連接配線LNg係不中斷而連繫著。
第1閘極電極Trg1、第2閘極電極Trg2以及閘極連接配線LNg被一體形成。使第1閘極電極Trg1、第2閘極電極Trg2以及閘極連接配線LNg一體化所得者即為閘極電極Trg。
薄膜電晶體TrA係如圖1A、B所示，具有閘極電極(第1閘極電極)Trg1、閘極絕緣膜12、半導體層SMC、通道保護層BLa、雜質層OHM、源極電極(第1源極電極)Tras、及汲極電極(第1汲極電極)Trad。源極電極Tras及汲極電極Trad各自為被設置在半導體層SMC上之雜質層OHM上的電極。
薄膜電晶體TrB亦為與薄膜電晶體TrA相同的剖面構造，具有閘極電極(第2閘極電極)Trg2、閘極絕緣膜12、半導體層SMC、通道保護層BLb、雜質層OHM、源極電極(第2源極電極)Trbs及汲極電極(第2汲極電極)Trbd。源極電極Trbs及汲極電極Trbd各自為被設置在半導體層SMC上之雜質層OHM上的電極。
閘極電極Trg1、閘極電極Trg2及閘極連接配線LNg係被設置在絕緣性基板11之其中一面側，並被閘極絕緣膜12被覆。
形成有通道區域之半導體層SMC係各自被設置在閘極絕緣膜12上之包含閘極電極Trg上、與電晶體形成區域Rta、Rtb對應之區域。
薄膜電晶體TrA之源極電極Tras及汲極電極Trad係被沿著垂直上述特定方向之既定方向(x方向)分離而設置為彼此對向。源極電極Tras及汲極電極Trad係被設置在半導體層SMC之上述既定方向之兩端側的上面，同時一部分被延伸於通道保護層BLa之上述既定方向之兩端側的上面的一部分而設置。然後，源極電極Tras及汲極電極Trad係被設置為在該通道保護層BLa上面分離而對向。即，在通道保護層BLa之兩端側，源極電極Tras及汲極電極Trad之一部分與通道保護層BLa重疊(成overlap)。
同樣地，薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd亦與薄膜電晶體TrA相同，被配置為沿著上述既定方向(x方向)分離而彼此對向。源極電極Trbs及汲極電極Trbd係被設置於半導體層SMC之上述既定方向之兩端側的上面，同時一部分被延伸於通道保護層BLb之上述既定方向之兩端側的上面的一部分而設置。然後，源極電極Trbs及汲極電極Trbd係被設置成在該通道保護層BLb的上面分離而對向。即，在通道保護層BLb之兩端側，源極電極Trbs及汲極電極Trbd之一部分與通道保護層BLb重疊(成overlap)。
在源極電極Tras及汲極電極Trad與半導體層SMC之間係設有由雜質層OHM所形成之歐姆接觸層、源極電極Tras及汲極電極Trad與半導體層SMC被電性連接。同樣地，在源極電極Trbs及汲極電極Trbd與半導體層SMC之間係設有由雜質層OHM所形成之歐姆接觸層，源極電極Trbs及汲極電極Trbd與半導體層SMC被電性連接。
然後，在半導體層SMC內的至少通道保護層BLa、BLb之下面側的區域，在薄膜電晶體TrA及薄膜電晶體TrB之動作時，形成有作為電流路之通道區域。此時，薄膜電晶體TrA之源極電極Tras及汲極電極Trad之與通道保護層BLa重疊的區域(重疊區域)係與半導體層SMC內之通道區域重疊，薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd之與通道保護層BLb重疊的區域(重疊區域)係與半導體層SMC內之通道區域重疊。
另外，在包含如此類的薄膜電晶體TrA、TrB的基板11上，用於避免因外在環境而腐蝕或損傷的保護絕緣膜13被以被覆薄膜電晶體TrA、薄膜電晶體TrB及閘極絕緣膜12的方式設置。
此處，薄膜電晶體TrA之源極電極Tras及汲極電極Trad之y方向的尺寸(即，薄膜電晶體TrA之通道寬度)Wca與薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd之y方向的尺寸(即，薄膜電晶體TrB之通道寬度)Wcb係被設定為相同(Wca=Wcb)。
另外，薄膜電晶體TrA之源極電極Tras及汲極電極Trad、以及薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd皆被設置於同層，並藉由將在基板11上被成膜之單一的源極、汲極金屬層圖案化，而被以相同步驟總括形成。
另外，半導體層SMC在薄膜電晶體TrA中，被以與由例如通道保護層BLa、源極電極Tras及汲極電極Trad所形成之電晶體形成區域Rta的平面形狀整合的方式設置。另外，半導體層SMC在薄膜電晶體TrB中，被以與由通道保護層BLb、源極電極Trbs及汲極電極Trbd所形成之電晶體形成區域Rtb的平面形狀整合的方式設置。
然後，在本構成例之半導體裝置中所應用的電晶體TFT係如圖1A所示，薄膜電晶體TrA之源極電極Tras及汲極電極Trad以及薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd被以配置於以薄膜電晶體TrA、TrB共用之閘極電極Trg(或者，各通道保護層BLa、BLb)之寬度方向(x方向)上的中心線CL(圖1B,C中為剖面之中心線)為基準之相反的位置的方式設置。
即，如圖1A所示，在薄膜電晶體TrA中，在相對於中心線CL(或者閘極電極Trg及通道保護層BLa)在圖面左方側設有源極電極Tras，在圖面右方側設有汲極電極Trad。另一方面，在薄膜電晶體TrB中，相對於中心線CL(或者閘極電極Trg及通道保護層BLb)在圖面右方側設有源極電極Trbs，在圖面左方側設有汲極電極Trbd。
尚且，在本構成例之半導體裝置中所應用的電晶體TFT中，薄膜電晶體TrA之源極電極Tras與薄膜電晶體TrB之源極電極Trbs透過源極連接配線LNs被連接。
此處，源極連接配線LNs係如圖1A所示，被構成為具有第1連接配線LNs1、LNs3及第2連接配線LNs2，該第1連接配線LNs1、LNs3被與源極電極Tras及Trbs一體地設置，由將成膜在基板11上之單一的源極、汲極金屬層圖案化而在與源極電極Tras及Trbs相同的製程由設置於同層之導體層所形成，該第2連接配線LNs2則係由設置於與源極電極Tras、Trbs不同之層的導體層形成，並透過接觸孔CHsa、CHsb分別與上述第1連接配線連接。
源極連接配線LNs之第2連接配線LNs2係設置為與例如上述之閘極電極Trg同層，並設置在相對於第1連接配線之下層側，且藉由將成膜在基板11上之單一的閘極金屬層圖案化而在與閘極電極Trg相同之製程一起形成。
另外，源極連接配線LNs係如圖1A,B,C所示，設置於在基板11上設定有電晶體形成區域Rta、Rtb的外部，設置於閘極電極Trg及閘極連接配線LNg在相對於基板11的上面之面方向，總之相對於沿著延伸於圖1A所示之x方向與y方向的平面的方向為垂直的方向(圖1B,C所示之IC方向)重疊之區域以外的區域，薄膜電晶體TrA之源極電極Tras與薄膜電晶體TrB之源極電極Trbs在電晶體形成區域Rta、Rtb之外部連接。
薄膜電晶體TrA之汲極電極Trad與薄膜電晶體TrB之汲極電極Trbd係透過汲極連接配線LNd而連接。
此處，汲極連接配線LNd係與由汲極電極Trad及Trbd一體地設置，並藉由將成膜在基板11上之單一的源極、汲極金屬層圖案化，而在與源極電極Tras及汲極電極Trad、以及、源極電極Trbs及汲極電極Trbd相同之製程，由設置於同層的導體層所形成之第3連接配線。
另外，汲極連接配線LNd亦如圖1A,B,C所示，設置於在基板11上所設定之電晶體形成區域Rta、Rtb的外部，設置於閘極電極Trg及閘極連接配線LNg在相對於基板11的上面之面方向，總之相對於沿著延伸於圖1A所示之x方向與y方向的平面的方向為垂直的方向(圖1B,C所示之IC方向)重疊之區域以外的區域，薄膜電晶體TrA之汲極電極Trad與薄膜電晶體TrB之汲極電極Trbd在電晶體形成區域Rta、Rtb之外部連接。
然後，具有如上述之元件構造的電晶體TFT可藉為例如圖2A、B所示之等效電路來表示。即，本構成例之電晶體TFT因為具有薄膜電晶體TrA與薄膜電晶體TrB並聯，同時閘極電極Trg共同地連接之電路構成，所以實質上擁有與具備兩者之通道寬度Wca、Wcb合計之通道寬度Wca+Wcb的薄膜電晶體相等的驅動能力。
此外，上述之構成例係就用於連接薄膜電晶體TrA之源極電極Tras與薄膜電晶體TrB之源極電極Trbs的源極連接配線LNs之第1連接配線LNs1由設置為與源極電極Tras及源極電極Trbs同層之導體層形成，用於連接薄膜電晶體TrA之汲極電極Trad與薄膜電晶體TrB之汲極電極Trbd的汲極連接配線LNd由設置為與汲極電極Trad及汲極電極Trbd同層之導體層形成的情況進行說明。然而，本發明之半導體裝置中所應用的電晶體並非限定為上述之構成例所示之元件構造。即，用於連接薄膜電晶體TrA之源極電極Tras與薄膜電晶體TrB之源極電極Trbs之源極連接配線LNs的第1連接配線LNs1可由與源極電極Tras及源極電極Trbs不同的導體層形成，用於連接薄膜電晶體TrA之汲極電極Trad與薄膜電晶體TrB之汲極電極Trbd的汲極連接配線LNd可由與汲極電極Trad及汲極電極Trbd不同之導體層形成。
另外，上述之構成例雖電晶體TFT由鄰接於基板11上之y方向而設置的薄膜電晶體TrA與薄膜電晶體TrB形成，但並不限定於此。
構成電晶體TFT之薄膜電晶體TrA與薄膜電晶體TrB具有如上述之相互的連接關係，各電晶體之源極電極與汲極電極一起沿著相同方向配置即可。因此，例如圖3所示，薄膜電晶體TrA與薄膜電晶體TrB之源極電極與汲極電極沿著x方向配置，各電晶體鄰接於x方向而設置者亦可。同樣地，薄膜電晶體TrA與薄膜電晶體TrB之源極電極與汲極電極沿著y方向配置，各電晶體鄰接於y方向設置亦可。
再者，雖為薄膜電晶體TrA與薄膜電晶體TrB近接配置者，但並不限定於此。只要薄膜電晶體TrA與薄膜電晶體TrB具有如上述之相互的連接關係，兩者部分程度分離配置亦可。
總之，本發明之半導體裝置中所應用的電晶體係薄膜電晶體TrA與TrB之源極電極彼此、汲極電極彼此電性連接。然後，連接源極電極彼此的連接配線，或者連接汲極電極彼此的連接配線之任一方只要為透過由與源極、汲極金屬層不同之導體層所形成的連接配線相互連接者即可。
因此，用於連接如上述之構成例所示之薄膜電晶體TrA與TrB之源極電極彼此的源極連接配線LNs、及用於連接汲極電極彼此的汲極連接配線LNd之至少一者連接於由與源極、汲極金屬層不同之導體層、例如設置源極、汲極金屬層之下層或上層的導體層形成的連接配線者即可。另外，源極連接配線LNs及汲極連接配線LNd之至少一者亦可為為該下層或上層之導體層。此外，如此類的元件構造之構成例在後述之發光元件之應用例中進行詳細說明。
(作用效果之驗證)
以下，就上述之半導體裝置(電晶體)之作用效果，顯示比較例而詳細進行說明。
此處，作為本發明之半導體裝置的比較例，顯示一般的具有通道截斷型之反轉堆疊構造的薄膜電晶體，並在驗證未對準造成之影響後，就本發明之半導體裝置(電晶體)之作用效果的優勢進行說明。
圖4A,B係顯示相對於本發明之半導體裝置的比較例的概略構成圖。
圖4A係比較例之半導體裝置(薄膜電晶體)的概略平面圖。
圖4B係顯示沿著在具有圖4A所示之平面佈置之半導體裝置(薄膜電晶體)的IIIB-IIIB線(本說明書中係作為與圖4A中所示之羅馬數字「3」對應之記號方便上使用「III」。)的剖面。
此處，關於與圖1A,B相等之構成係附加同一符號而簡略說明。
相對於本發明之半導體裝置，作為以往的構成之比較例係如圖4A、B所示，具有在絕緣性基板11上設置周知之具有通道截斷型之反轉堆疊構造的薄膜電晶體TrC的構成。此薄膜電晶體TrC係具有以下構成：源極電極Trcs與汲極電極Trcd設置於半導體層SMC上，且在設置於半導體層SMC上之通道保護層BLc之源極電極Trcs與汲極電極Trcd對向之方向(x方向)上的兩端側之上面的一部分，透過雜質層OHM且源極電極Trcs及汲極電極Trcd之一部分延伸而設置。即，在比較例之薄膜電晶體TrC中，以在通道保護層BLc之兩端側，源極電極Trcs及汲極電極Trcd與通道保護層BLc重疊的方式設置(平面上重疊)。然後，半導體層SMC內之至少通道保護層BLc之下面側的區域在薄膜電晶體TrC之動作，形成有成為電流路之通道區域。此時，源極電極Trcs及汲極電極Trcd之重疊區域係與半導體層SMC中所形成之通道區域平面上重疊。
此處，為了比較本比較例之電晶體與本發明之電晶體TFT，薄膜電晶體TrC之通道寬度Wcc係設定為薄膜電晶體TrA及TrB之通道寬度Wca、Wcb的合計(Wcc=Wca+Wcb)。即，由薄膜電晶體TrA與TrB形成之電晶體TFT採取具有與薄膜電晶體TrC同等之驅動能力者。
圖5A～D係用於說明比較例之薄膜電晶體之未對準與其影響的圖。
圖5A～C係用於說明比較例之薄膜電晶體之因未對準而產生之通道保護層BLc與源極Trcs、汲極電極Trcd之重疊(平面上重疊)狀態的變化的概略平面圖。此外，圖5A～C中，方便上以粗框表示通道保護層BLc與源極、汲極電極Trcs、Trcd重疊之區域。
圖5D係顯示對應於因未對準而產生之通道保護層BLc與源極、汲極電極Trcs、Trcd之重疊狀態的變化之薄膜電晶體TrC的元件特性(Vg-Ids特性)之變化的圖。
圖4A,B所示之周知之薄膜電晶體TrC中，在形成源極電極Trcs及汲極電極Trcd時，一般會使用利用光罩之光蝕刻法。在此時，存在對應於設計圖案之光罩的位置對準發生些許位置偏移，形成於基板11上之各種膜的加工尺寸因基板上之場所而有些許不同，藉由對製程中之基板11的物理性、化學性處理等而在基板11產生些許的翹曲或變形之情況。其結果，如圖5A～C所示，發生源極、汲極電極Trcs、Trcd相對於閘極電極Trg或通道保護層BLc偏離於上下方向、左右方向或其兩方向地形成之未對準。
此處，為了將說明簡單化，圖5A～C中係就源極、汲極電極Trcs、Trcd之未對準相對於通道保護層BLc發生於圖面左右方向(圖4A所示之x方向)之情況進行說明。圖5A係顯示源極、汲極電極Trcs、Trcd因未對準而相對於通道保護層BLc偏離於圖面左方向之情況，圖5C係顯示源極、汲極電極Trcs、Trcd因未對準相對於通道保護層BLc偏離於圖面右方向之情況。另外，圖5B係顯示源極、汲極電極Trcs、Trcd會發生未對準之情況。
然後，如此類的源極、汲極電極Trcs、Trcd之未對準發生的情況，薄膜電晶體的元件特性(Vg-Ids特性)係如圖5D所示地變化。
此外，此處，作為一實例，顯示在n通道型非晶矽薄膜電晶體(n-ch TFT)中設定為通道比W/L=10、汲極、源極間電壓Vds=10V之情況下對應於閘極電壓Vg之從汲極電極Trcd往源極電極Trcs方向流過之汲極‧源極間電流Ids的關係。另外，圖5D中為了明確顯示元件特性之舉動係將縱軸之汲極‧源極間電流Ids取對數表示。
如圖5B所示，未發生未對準之薄膜電晶體TrC的元件特性(Vg-Id特性)之舉動係如圖5D之特性線SPb所示，以閘極電壓Vg=0V為邊界，在屬正電壓側之導通區域係顯示汲極‧源極間電流Ids為例如1.0×10-6 A左右之電流值。在屬負電壓側之非導通區域係顯示例如1.0×10-12 A左右之電流值。
另一方面，如圖5A所示，源極、汲極電極Trcs、Trcd因未對準而相對於通道保護層BLc偏離於圖面左方向之情況，即源極電極Trcs側之重疊尺寸小、汲極電極Trcd側之重疊尺寸變大之方向，在發生未對準之情況，如圖5D之特性線SPa所示，薄膜電晶體TrC之元件特性係在閘極電壓Vg為正電壓側之導通區域顯示汲極‧源極間電流(導通電流)Ids之電流值相較於上述特性線SPb變大之傾向。
另一方面，如圖5C所示，源極、汲極電極Trcs、Trcd因未對準而相對於通道保護層BLc偏離於圖面右方向之情況，即源極電極Trcs側之重疊尺寸大，汲極電極Trcd側之重疊尺寸變小之方向，在發生未對準之情況，如圖5D之特性線SPc所示，薄膜電晶體TrC之元件特性係在導通區域顯示汲極‧源極間電流(導通電流)Ids之電流值相較於上述特性線SPb變小之傾向。
如此，因源極、汲極電極Trcs、Trcd相對於通道保護層BLc偏離於圖面左右方向，使得汲極‧源極間電流(導通電流)Ids增減。
將如此類的薄膜電晶體TrC作為例如屬電流驅動型之發光元件的有機EL元件之驅動電晶體而應用，在將具有該有機EL元件與該驅動電晶體之複數個像素配列於顯示區域而設置的顯示面板中，各像素之有機EL元件的發光亮度係大概與在該像素之驅動電晶體中流通之汲極‧源極間電流Ids的電流值成比例。為此，為了作成在顯示面板之顯示區域的面內可得到均勻之發光，需要抑制對應於各像素之驅動電晶體(薄膜電晶體)之既定的閘極電壓Vg之汲極‧源極間電流Ids的電流值之偏差。
此處，就源極、汲極電極Trcs、Trcd之相對於通道保護層BLc之未對準的值與汲極/源極間電流(導通電流)Ids的電流值之偏差之關係進行驗證。
圖6A～D係顯示薄膜電晶體之源極、汲極電極之相對於通道保護層BLc的未對準量與汲極/源極間電流之電流值的偏差之關係。
此處，圖6A,B,C係用於說明未對準之狀態與未對準量之關係的圖，以源極電極Trcs與汲極電極Trcd對向之方向為x方向，垂直於此方向之通道保護層BLc的較長方向為y方向。然後，從源極電極Trcs往汲極電極Trcd之方向為x方向的正方向，從汲極電極Trcd往源極電極Trcs之方向為x方向的負方向。
圖6A係顯示源極、汲極電極Trcs、Trcd相對於通道保護層BLc偏離於負x方向之情況，圖6C係顯示源極、汲極電極Trcs、Trcd相對於通道保護層BLc偏離於正x方向之情況。圖6B係顯示未發生未對準之情況。
在圖6B所示，將源極電極Trcs與汲極電極Trcd之未對準未發生時之對向的源極電極Trcs與汲極電極Trcd之間的中央位置抽出的線為基準線SL。然後，將以如圖6A或圖6C發生未對準時之源極電極Trcs與汲極電極Trcd之間的中央抽出的中央線SDC之相對於上述基準線SL的x方向之距離設為未對準量。圖6A所示之未對準係未對準量為負值，圖6C所示之未對準係未對準量為正值。
接著，圖6D係顯示薄膜電晶體之源極、汲極電極的上述未對準量與汲極‧源極間電流之電流值及其偏差之關係的圖。
此處，汲極/源極間電流係n通道型非晶矽薄膜電晶體(n-ch TFT)係為閘極絕緣膜之膜厚400nm、通道保護膜BLc之膜厚240nm、對應於源極電極Trcs及汲極電極Trcd之y方向的寬度之通道寬度W=350μm、對應於通道保護膜BLc之x方向的寬度之通道長L=7.4μm，在設定閘極電壓Vg=5V、汲極電壓Vd=10V之情況，有在源極電極與汲極電極間流通的電流。
圖6D中，SP1係顯示對應於上述未對準量之流通於汲極(D)→源極(S)方向的汲極‧源極間電流Ids之變化特性。
SP2係顯示流通於源極(S)→汲極(D)方向之汲極‧源極間電流Ids的變化特性。
SP3係顯示在對應於未對準量之SP1及SP2中，汲極‧源極間電流Ids之電流值的差之未發生未對準時的汲極‧源極間電流Ids之電流值的比率，在被配列於顯示面板之顯示區域的面內之複數個像素的各個像素中作為驅動電晶體而設置之薄膜電晶體中流通的汲極。源極間電流Ids之因未對準而產生的電流值之偏差的程度。總之，未對準因為係源極、汲極電極Trcs、Trcd與通道保護層BLc之相對位置偏差，所以存在既定量之未對準時，在作為驅動電晶體之複數個薄膜電晶體存在混有源極、汲極電極Trcs、Trcd相對於通道保護層BLc在正x方向產生既定量之未對準的薄膜電晶體、與在負x方向產生同量之未對準的薄膜電晶體之可能性。SP3係顯示如此類的情況所產生之在各薄膜電晶體中流通的汲極‧源極間電流Ids之電流值的差之相對於未發生未對準時的比率。
圖6D中，如SP1、SP2所示，在未發生未對準之狀態(未對準量=0.0)，汲極/源極間電流Ids係顯示同一電流值。然後，隨未對準量在正負兩方向變大，在汲極(D)→源極(S)方向流通之汲極‧源極間電流Ids與在源極(S)→汲極(D)方向流通之汲極‧源極間電流Ids之差變大，在面內之各薄膜電晶體中流通之汲極‧源極間電流Ids之偏差變大。
為了在顯示區域之面內得到均勻發光，將具有如此類的特性之薄膜電晶體作為驅動電晶體之複數個像素，如上述配列於顯示面板之顯示區域而設置，需要作成薄膜電晶體之對應於既定之閘極電壓Vg的汲極電流(導通電流)Id之面內偏差為大概±10%或較小之值。為此，如圖6D所示，需要將源極、汲極電極的未對準量控制為大概±0.2μm或較小之值。
然而，在大面積的顯示面板中所使用的基板，於該基板之全區域，將源極、汲極電極的未對準量控制為±0.2μm或較小之值以現在的製造技術係非常困難的。為此，引來各薄膜電晶體的導通電流特性之偏差大於±10%、製品產率之降低或顯示畫質之劣化。
以下，就本發明之構成例之電晶體TFT以與上述相同之條件就對應於源極電極Tras、Trbs、及汲極電極Trad、Trbd的未對準量之汲極‧源極間電流Ids的電流值進行驗證。
圖7A,B～圖9A,B係顯示本發明之構成例之電晶體TFT之源極、汲極電極的未對準量與汲極電流之電流值之關係的圖。
此處，圖7A,B～圖9A,B中，對應於源極電極Tras、Trbs及汲極電極Trad、Trbd的未對準量，在汲極(D)→源極(S)方向流通之汲極‧源極間電流Ids及在源極(S)→汲極(D)方向流通之汲極‧源極間電流Ids的變化，係與圖6D所示之情況相同而以SP1、SP2表示。
本發明之構成例之電晶體TFT係如圖1A,B、圖2A,B所示，具有薄膜電晶體TrA與薄膜電晶體TrB並聯，同時共用閘極電極Trg之構成。
尚且，上述構成例之電晶體TFT係如圖1A,B所示，具有薄膜電晶體TrA之源極電極Tras及汲極電極Trad與薄膜電晶體TrB之源極電極Trbs及汲極電極Trbd以中心線CL為基準在x方向配置為位於彼此相反之位置的電路構成。
藉此，本發明之構成例之電晶體TFT之薄膜電晶體TrA的從汲極電極Trad流往源極電極Tras方向的汲極‧源極間電流Ids之對應於未對準量的變化特性，成為圖7B～圖9B所示之SP1。另外，電晶體TFT之薄膜電晶體TrB之從汲極電極Trbd流往源極電極Trbs方向之汲極‧源極間電流Ids的對應於未對準量之變化特性，成為圖7B～圖9B所示之SP2。
本發明之構成例之電晶體TFT中，如圖7A所示，沒有未對準之狀態(未對準量=0.0)係在圖7B中如以箭形符號P0所示，SP1、SP2之汲極電流Id係顯示同一電流值，作為電晶體TFT之導通電流，此等之合計的大概4.6(=2.3+2.3)μA之電流流通。
另一方面，如圖8A所示，未對準發生在x、y軸之正方向，其偏離量為+1.0μm之情況，圖8B中，如以箭形符號P1所示，汲極電流Id係在SP1為小、在SP2為大。然後，作為電晶體TFT之導通電流，此等之合計的大概5.1(=1.7+3.4)μA之電流流通。
另外，如圖9A所示，未對準發生在x、y軸之負方向，其偏離量為-1.0μm之情況，圖9B中，如以箭形符號P2所示，汲極電流Id係SP1為大、SP2為小。然後，作為電晶體TFT之導通電流Id，此等之合計的大概5.1(=3.4+1.7)μA之電流流通。
將如此類的本發明之構成例之電晶體TFT與比較例之薄膜電晶體TrC之對應於源極、汲極電極的未對準量之汲極電流的比較結果顯示於圖10A,B中。
此處，圖10A係相對於源極、汲極電極的未對準量之汲極電流Id的實測值的比較結果。圖10B係將圖10A所示之實測值以未發生未對準時(未對準量=0μm)為基準進行標準化之汲極電流的比較結果。
此處，圖10A中，顯示電晶體TFT及薄膜電晶體TrC設定為通道寬度(電晶體TFT係薄膜電晶體TrA、TrB之合計的通道寬度)W=700μm、通道長L=7.4μm、閘極電壓Vg=5V、汲極電壓Vd=10V之情況下汲極電流Id之電流值。
如圖10A,B所示，比較例之薄膜電晶體TrC中，源極、汲極電極的未對準量若產生±1μm左右，則汲極電流(導通電流)Id變動最大50%左右。相對於此，本發明則係汲極電流(導通電流)Id之變動抑制最大10%左右。
因此，將本發明之薄膜電晶體如上述，應用於大面積的顯示面板中各像素的驅動電晶體之情況時，相較於以往的構成，可實現抑制源極、汲極電極之未對準所造成的薄膜電晶體的導通電流之偏差之發生、具有良好的顯示畫質、同時可使製品之產率提升的顯示裝置。
此外，本發明之構成例之電晶體TFT如圖1A,B所示，顯示在基板11上使電晶體形成區域Rta、Rtb接近而設置，並將薄膜電晶體TrA、TrB之源極電極彼此，另外將汲極電極彼此以設置於上述電晶體形成區域Rta、Rtb之外部的連接配線連接的元件構造。
此處，佈置設計上亦可考慮使上述之電晶體形成區域Rta、Rtb相互分離而設定，並在其間隙設置連接配線，將源極電極彼此，另外汲極電極彼此直接連接。然而，如此類的元件構造具有如下之問題。
第1，為了使電晶體形成區域Rta、Rtb相互分離，包含薄膜電晶體TrA、TrB之電晶體TFT全體的形成區域之面積變大。尤其，在將如此之電晶體實際上應用於顯示裝置之像素等之情況，因電晶體之形成面積變大會產生像素之開口率降低或佈置設計之自由度被制約等問題。此外，關於將本發明之構成例之電晶體TFT應用於顯示裝置之像素的構成例，詳述於後。
第2，鄰接配設之薄膜電晶體TrA、TrB之閘極電極係由單一導體層構成，成為形成此閘極電極Trg之導體層延伸而亦設置在電晶體形成區域Rta與Rtb之間隙。此處，若將連接配線設置在電晶體形成區域Rta與Rtb之間隙，則形成連接配線與閘極電極Trg之導體層變成被以相對於基板11之上面的面方向重疊於垂直方向的方式配置，連接配線與閘極電極Trg間之寄生電容會增加。此寄生電容之增加會產生影響薄膜電晶體TrA、TrB之動作、影響顯示動作之弊害。
第3，尤其反轉堆疊構造之薄膜電晶體，因為半導體層設置在閘極電極之形成層上方，所以具有半導體層與其他配線層之距離較短之元件構造。此處，若將連接配線設置在電晶體形成區域Rta與Rtb之間隙，則存在此連接配線設置於薄膜電晶體TrA或TrB之通道形成區域之比接近的地方之情況。此情況，連接配線作用為疑似閘極電極(上閘極效果)的功能，會產生影響通道形成、影響顯示動作之弊害
相對於如此類的問題，本發明之構成例係在電晶體形成區域Rta、Rtb之外部，於閘極電極Trg及閘極連接配線LNg，成為在鉛直方向不重疊的區域連接薄膜電晶體TrA、TrB之源極電極彼此、汲極電極彼此。藉此，可使薄膜電晶體TrA、TrB極接近地配置，可抑制電晶體TFT之形成區域大型化，同時可抑制因連接配線造成寄生電容的增加或上閘極效果之影響。
＜發光裝置之應用例＞
以下，就可應用上述之構成例所示之半導體裝置(電晶體)的發光裝置(顯示裝置)及像素進行說明。此處，以下所示之應用例，係將本發明之電晶體應用於具有2維配列的具備有機EL元件之複數個像素的有機EL顯示面板之顯示裝置的情況進行說明。
(第1實施形態)
圖11A,B係顯示應用本發明之半導體裝置的顯示裝置之第1實施形態的概略構成圖。
圖11A係顯示本實施形態之顯示裝置的概略區塊圖、圖11B係被應用於本實施形態之顯示裝置的像素之等效電路圖。
如圖11A所示，第1實施形態之顯示裝置(發光裝置)100大致上具備二維配列有複數個像素PIX的顯示面板(發光面板)110、用於將各像素PIX設定為選擇狀態之選擇驅動器(選擇驅動電路)120、用於將與影像資料對應之灰階信號提供於各像素PIX的資料驅動器(信號驅動電路)130以及控制器140。
然後、被配列於本實施形態之顯示面板110的像素PIX，如圖11B所示，具備發光驅動電路DC以及屬電流驅動型之發光元件的有機EL元件OEL。
發光驅動電路DC，例如如圖11B所示，具備電晶體Tr11、電晶體Tr12A、Tr12B以及電容Cs。
電晶體(選擇電晶體)Tr11係閘極端子被連接於選擇線Ls、汲極端子被連接於資料線Ld、以及源極端子被連接於接點N11。
電晶體(驅動電晶體)Tr12A、Tr12B係閘極端子各自被連接於接點N11、汲極端子經由各接點N13、N14而被連接於施加有高電位之電源電壓Vsa的電源線La、源極端子被連接於接點N12。
電容Cs係被連接於接點N11及接點N12之間。
另外，有機EL元件(顯示元件)OEL係陽極(成為陽極電極的像素電極)被連接於上述發光驅動電路DC之接點N12、陰極(成為陰極電極的對向電極)被連接於既定之低電位電源(基準電壓Vsc；例如接地電位Vgnd)。
此處，電晶體Tr11、Tr12A、Tr12B任一者皆是應用n通道型薄膜電晶體。另外，電晶體Tr12A、Tr12B係應用具有如上述之構成例所示之元件構造的薄膜電晶體TrA、TrB。
被連接於像素PIX之選擇線Ls係被配設於顯示面板110之列方向(圖11A之左右方向)，並被連接於選擇驅動器120。另外，資料線Ld係被配列於顯示面板110之行方向(圖11A之上下方向)，並被連接於資料驅動器130。
控制器140係依從顯示裝置100外部所提供之影像資料，生成由包含亮度灰階資料之數位資料所構成的顯示資料而提供於資料驅動器130。
另外，控制器140係依基於影像資料被生成或抽出的時序信號來控制選擇驅動器120及資料驅動器130之動作狀態，以生成並輸出用於執行顯示面板110之既定的影像顯示動作的選擇制御信號及資料制御信號。
然後，具備具有如此類的電路構成之像素PIX的顯示裝置之顯示驅動動作，首先，在既定的選擇期間，在將選擇位準(高位準)之選擇電壓Vsel施加於選擇線Ls而使電晶體Tr11在進行導通動作的狀態(選擇狀態)，將與影像資料對應之電壓值的灰階電壓Vdata施加於資料線Ld。藉此，經由電晶體Tr11，與灰階電壓Vdata對應之電位被施加於接點N11。藉此，在電晶體Tr12A、Tr12B之汲極、源極間有與灰階電壓Vdata對應之發光驅動電流流通，有機EL元件OEL發光。此時，電容Cs蓄積(充電)基於灰階電壓Vdata的電荷。
接著，在非選擇期間，於選擇線Ls施加非選擇位準(低位準)之選擇電壓Vsel而使電晶體Tr11進行不導通動作(非選擇狀態)。此時，被蓄積於電容Cs之電荷被保持、接點N11被施加與灰階電壓Vdata相當之電壓，使得在電晶體Tr12A、Tr12B之汲極、源極間有與上述之發光動作狀態(選擇期間)相等之電流值的發光驅動電流流通，有機EL元件OEL繼續發光狀態。然後，針對顯示面板110之所有像素PIX按列依序執行如此類的顯示驅動動作，以顯示所期望之影像資訊。
以下，針對具有如上述之電路構成的像素(發光驅動電路及有機EL元件)之具體裝置構造(平面佈置及剖面構造)進行說明。
此處，顯示具有底部發光型的發光構造之有機EL顯示面板，其中該底部發光型的發光構造係在被設置於基板之其中一面側的有機EL元件OEL之有機EL層所發出的光透過透明基板而於視野側(基板之另一面)射出的構造。
圖12係顯示被應用於本實施形態之顯示裝置的像素之一實例的平面佈置圖。
在圖12中，主要顯示設置有圖11B所示之發光驅動電路DC之各電晶體及配線等的層，而為使各電晶體之電極及各配線層明確，方便上施加影線來表示。此處，施加相同影線之電極及配線層係被設置於同層。此外，被設置於同層之配線層意指例如在絕緣膜上等之一個層上同時利用相同材料而形成的配線層，並不限定為當該配線層之下層側的層構造要相同。
圖13A～C係被應用於本實施形態之顯示裝置的像素之要部剖面圖。
此處，圖13A～C係顯示沿著具有圖12所示之平面佈置的像素之XIIC-XIIC～XIIE-XIIE線(本說明書中方便上是使用「XII」作為與圖12中所示之羅馬數字「12」對應的記號。)的剖面。
圖11B所示之像素PIX，具體而言，如圖12、圖13A～C所示，被設置在每一個在玻璃等透明絕緣性基板11的其中一面側(圖13之上面側)設定的像素形成區域Rpx。
在圖12所示之像素PIX中，像素形成區域Rpx之圖面上方及下方的邊緣區域係各自在列方向(圖面左右方向)配設有選擇線Ls及電源線La。另一方面，像素形成區域Rpx之圖面左方側的邊緣區域係與選擇線Ls及電源線La正交而在行方向(圖面上下方向)配設有資料線Ld。另外，在圖12所示之像素PIX中，例如如圖13A～C所示，設有一間隔壁層14，該間隔壁層14係在像素形成區域Rpx內之EL元件形成區域Rel設有開口部。
選擇線Ls，例如如圖12所示，被設置在比資料線Ld或電源線La更下層側(基板11側)。此處，選擇線Ls係由被設置為與電晶體Tr11之閘極電極Tr11g同層的導體層所形成。
資料線Ld，例如如圖12、圖13A～C所示，被設置在比電源線La更上層側。此處，資料線Ld係經由接觸孔CH11而被連接於電晶體Tr11之汲極電極Tr11d。
電源線La，例如如圖12、圖13A～C所示，被設置於比資料線Ld更下層側。電源線La係由被設置為與例如Tr12B之源極電極Tr12bs同層的導體層所形成。電源線La係經由各接觸孔CH13、CH15而各自被連接於抽出配線LNad、LNbd。
電晶體Tr11係具有周知的反轉堆疊構造之薄膜電晶體構造，如圖12所示，閘極電極Tr11g被與上述選擇線Ls一體的方式形成，汲極電極Tr11d經由接觸孔CH11而被連接於資料線Ld，汲極電極Tr11d被連接於電晶體Tr12A、Tr12B共通的閘極電極Tr12g。
此外，在圖12中，BL11係通道保護層。
另外，電晶體Tr12A、Tr12B係具有與構成上述之構成例所示之電晶體TFT的薄膜電晶體TrA、TrB同等的元件構造。
電晶體Tr12A、Tr12B，如圖12、圖13A～C所示，共用由單一導體層所形成之閘極電極Tr12g而被設置。具體而言，閘極電極Tr12g係具有電晶體Tr12A之第1閘極電極Tr12ga、電晶體Tr12B之第2閘極電極Tr12gb以及閘極連接配線LNg。第1閘極電極Tr12ga與電晶體Tr12A之通道保護層BLa相對，閘極絕緣膜12及半導體層SMC被夾在第1閘極電極Tr12ga與通道保護層BLa之間。第2閘極電極Tr12gb與電晶體Tr12B之通道保護層BLb相對，閘極絕緣膜12及半導體層SMC被夾在第2閘極電極Tr12gb與通道保護層BLb之間。閘極連接配線LNg係被配置在跨電晶體Tr12A與Tr12B之間的區域。第1閘極電極Tr12ga、第2閘極電極Tr12gb以及閘極連接配線LNg係不中斷而連繫著。第1閘極電極Tr12ga、第2閘極電極Tr12gb以及閘極連接配線LNg被一體形成。使第1閘極電極Tr12ga、第2閘極電極Tr12gb以及閘極連接配線LNg一體化所得者為閘極電極Tr12g。
汲極電極Tr12ad、Tr12bd係各自經由接觸孔CH12、CH14而個別連接於抽出配線LNad、LNbd，抽出配線LNad、LNbd係經由電源線La而互相導通。
抽出配線LNad、LNbd係被設置於平視上與電晶體Tr12A、Tr12B之閘極電極Tr12g重疊之區域以外的區域。抽出配線LNad、LNbd係例如由被與資料線Ld同層設置之導體層所形成。
源極電極Tr12as、Tr12bs係各自透過由被與源極電極Tr12as、Tr12bs同層設置之導體層所形成之抽出配線LNas、LNbs而被共通地與有機EL元件OEL之像素電極15連接。
抽出配線LNas、LNbs係被設置於平視上與電晶體Tr12A、Tr12B之閘極電極Tr12g重疊之區域以外的區域。
此外，在圖12中，BL12a、BL12b係通道保護層。
電晶體Tr11及電晶體Tr12A、Tr12B係被層間絕緣膜13a及保護絕緣膜13b被覆。
此處，抽出配線LNas、LNbs及像素電極15係對應於上述構成例之源極連接配線LNs，抽出配線LNad、LNbd及電源線La係對應於上述構成例之汲極連接配線LNd。
有機EL元件OEL，如圖12、圖13A～C所示，具有將上述像素電極(陽極電極)15、有機EL層(發光功能層)16、對向電極(陰極電極)17順序積層之元件構造。
此處，在本實施形態中，有機EL元件OEL係具有底部發光型之發光構造，所以像素電極15係由氧化銦錫(ITO)等之透明電極材料所形成。另一方面，對向電極17係以包含鋁單體或鋁合金等之光反射率高的電極材料而形成。
有機EL層16，如圖12、圖13A～C所示，被設置在EL元件形成區域Rel露出的像素電極15上，該EL元件形成區域Rel係藉由被設置於間隔壁層14之開口部所劃定。有機EL層16係由例如電洞注入層(或者，包含電洞注入層之電洞輸送層)16a及電子輸送性發光層16b所形成。對向電極17係由單一之電極層(無間隙電極)以對於被配列在基板11上之各像素PIX的像素電極15共通對向的方式形成。
如上述，在本實施形態之像素PIX中，成為驅動電晶體之電晶體Tr12A、Tr12B之源極電極Tr12as、Tr12bs透過由與源極電極Tr12as、Tr12bs同層設置之導體層形成的抽出配線LNas、LNbs，並透過像素電極15電性連接。
另外，電晶體Tr12A、Tr12B之汲極電極Tr12ad、Tr12bd個別連接於抽出配線LNad、LNbd。然後，該抽出配線LNad與LNbd透過電源線La互相電性連接。
即，應用於本實施形態之像素PIX的驅動電晶體具有電晶體Tr12A與Tr12B並聯，同時共用由單一導體層所形成之閘極電極Tr12g之元件構造。
此處，抽出配線LNad、LNbd係由與資料線Ld同層設置之導體層形成，以在汲極電極Tr12ad、Tr12bd之上層平面重疊的方式配設。
另外，抽出配線LNad、LNbd、LNas、LNbs係被設置於平視上與電晶體Tr12A、Tr12B之閘極電極Tr12g重疊之區域以外的區域。
因此，在本實施形態中，可應用本發明之半導體裝置(電晶體)作為像素PIX之驅動電晶體，所以可實現抑制源極、汲極電極之未對準所造成的電晶體的導通電流之偏差，同時抑制連接配線所造成的寄生電容之增加或上閘極效果的影響，而具有良好的顯示畫質，同時可使製品之產率提升的顯示裝置。
另外，在由如此類的電晶體Tr12A、Tr12B所形成之驅動電晶體的元件構造中，經由與汲極電極Tr12ad、Tr12bd為相異之層的抽出配線LNad、LNbd而相互連接該汲極電極Tr12ad、Tr12bd。藉此，可將該汲極電極Tr12ad、Tr12bd與抽出配線LNad、LNbd平面上重疊而配設。
因此，可在電晶體形成區域外刪減或刪除用於配設連接源極電極彼此及汲極電極彼此的配線的連接區域(此情況係源極、汲極方向之區域)，所以可維持或提升像素之開口率。
(第2實施形態)
以下，就應用本發明之發光裝置的顯示裝置之第2實施形態參照圖式進行說明。
圖14A,B係顯示應用本發明之半導體裝置的顯示裝置之第2實施形態的概略構成圖。
圖14A係顯示本實施形態之顯示裝置的概略區塊圖。
圖14B係被應用於本實施形態之顯示裝置的像素之等效電路圖。
此處，關於與上述之第1實施形態相同之構成，附加相同或同等之符號而簡略其說明。
如圖14A所示，第2實施形態之顯示裝置100除了第1實施形態所示之構成，另具有具備電源驅動器150之構成。
另外，配列於本實施形態之顯示面板110之像素PIX係與上述之第1實施形態相同，例如如圖14B所示，具備發光驅動電路DC與有機EL元件OEL。
發光驅動電路DC係例如如圖14B所示，具備電晶體Tr21、Tr22、電晶體Tr23A、Tr23B與電容Cs。
電晶體(選擇電晶體)Tr21係閘極端子連接於選擇線Ls，汲極端子連接於電源線La，源極端子連接於接點N21。
電晶體(選擇電晶體)Tr22係閘極端子連接於選擇線Ls，源極端子連接於資料線Ld，汲極端子連接於接點N22。
電晶體(驅動電晶體)Tr23A、Tr23B係分別閘極端子連接於接點N21，汲極端子連接於電源線La，源極端子連接於接點N22。
電容Cs係連接於接點N21與接點N22而設置。
連接於像素PIX之電源線La係配設於顯示面板110之行方向(圖14A之左右方向)，連接於電源驅動器150。
另外，有機EL元件OEL係陽極(anode：成為陽極電極之像素電極)連接於上述發光驅動電路DC之接點N22，陰極(cathode：成為陰極電極之對向電極)連接於既定之低電位電源(基準電壓Vsc；例如接地電位Vgnd)。
此處，本實施形態亦為電晶體Tr23A、Tr23B應用具有如上述之構成例所示之元件構造的薄膜電晶體TrA、TrB。
然後，具備具有如此類的電路構成之像素PIX的顯示裝置之顯示驅動動作，首先係在選擇期間將選擇位準(高位準)之選擇電壓Vsel施加於選擇線Ls，同時在將非發光位準(基準電壓Vsc以下之電壓位準；例如負電壓)的電源電壓Vsa施加於電源線La之狀態(選擇狀態)，將與影像資料對應之負電壓值的灰階電壓Vdata施加於資料線Ld。藉此，透過電晶體Tr22於接點N22施加與灰階電壓Vdata對應之電位。
藉此，對應於在電晶體Tr23A、Tr23B之閘極、源極間生成的電位差之寫入電流，從電源線La透過電晶體Tr23A、Tr23B、電晶體Tr22流動於資料線Ld方向。此時，電容Cs蓄積有對應於在接點N21及N22間生成之電位差的電荷。
此時，施加於有機EL元件OEL之陽極(接點N22)的電位因為係比陰極之電位(基準電壓Vsc)低，所以於有機EL元件OEL沒有電流流過，有機EL元件OEL不發光(非發光動作)。
接著，在上述選擇期間終了後之非選擇期間，將非選擇位準(低位準)之選擇電壓Vsel施加於選擇線Ls而使電晶體Tr21、Tr22進行不導通動作(非選擇狀態)。此時，因為於電容Cs保持有在選擇期間蓄積之電荷，所以電晶體Tr23A、Tr23B維持導通狀態。
然後，將發光位準(比基準電壓Vsc高之電壓位準)之電源電壓Vsa施加於電源線La，使得於有機EL元件OEL從電源線La透過電晶體Tr23A、Tr23B流過與寫入電流大致相同之發光驅動電流。
藉此，各像素PIX之有機EL元件OEL係以對應於在寫入動作時寫入之影像資料(灰階電壓Vdata)的亮度灰階進行發光，而於顯示面板110顯示所期望之影像資訊。
如此，即使在本實施形態亦與上述之第1實施形態相同，可於屬像素PIX之驅動電晶體的電晶體Tr23A、Tr23B應用本發明之電晶體。藉此，可實現抑制源極、汲極電極之未對準所造成的電晶體之導通電流之偏差，同時抑制連接配線造成之寄生電容的增加或上閘極效果之影響，而具有良好的顯示畫質，同時使製品之產率提升的顯示裝置。
此外，雖然關於應用在本實施形態之顯示裝置的像素PIX之具體裝置構造(平面佈置及剖面構造)係省略說明，但可有利應用上述之第1實施形態所示之構造。
另外，在上述之各實施形態，雖就應用於將具備有機EL元件之像素進行發光驅動用的發光驅動電路之情況進行說明，但本發明不限定於此。
即，本發明係配列於基板上之像素只要為具有用於驅動發光元件或顯示元件，以及此等之切換元件(薄膜電晶體)的像素，即可有利應用，例如亦可為應用利用液晶顯示面板等之其他顯示方法而顯示影像資訊之顯示面板者。
＜電子機器之應用例＞
以下，針對應用具備本發明之半導體裝置(電晶體)之發光裝置(顯示裝置)的電子機器參照圖式進行說明。
具備如上述之顯示面板110或驅動驅動器(選擇驅動器120、資料驅動器130、電源驅動器150)之顯示裝置100係可有利地應用作為例如數位相機或薄型電視、個人電腦、手機等、各種電子機器之顯示裝置者。
圖15A,B係顯示應用本發明之發光裝置的數位相機之構成例的立體圖。
圖16係顯示應用本發明之發光裝置的薄型電視之構成例的立體圖。
圖17係顯示應用本發明之發光裝置的個人電腦之構成例的立體圖。
圖18係顯示應用本發明之發光裝置的手機之構成例的圖。
在圖15A,B中，數位相機210大致上具備本體部211、透鏡部212、操作部213、應用具備上述之實施形態所示之半導體裝置的顯示裝置100之顯示部214以及快門鈕215。據此，可抑制在顯示部214之各像素的驅動電晶體之導通電流特性之偏差，使製品之產率提升，同時實現良好的顯示畫質。
另外，在圖16中，薄型電視220大致上具備本體部221、應用具備上述之實施形態所示之半導體裝置的顯示裝置100之顯示部222以及操作用控制器(遙控器)223。據此，可抑制在顯示部222之各像素的驅動電晶體之導通電流特性之偏差，使製品之產率提升，同時實現良好的顯示畫質。
另外，在圖17中，個人電腦230大致上具備本體部231、鍵盤232、應用具備上述之實施形態所示之半導體裝置的顯示裝置100之顯示部233。此情況亦相同，可抑制在顯示部233之各像素的驅動電晶體之導通電流特性之偏差，使製品之產率提升，同時實現良好的顯示畫質。
另外，在圖18中，手機240大致上具備操作部241、聽話口242、通話口243、應用具備上述之實施形態所示之半導體裝置的顯示裝置100之顯示部244。此情況亦相同，可抑制在顯示部244之各像素的驅動電晶體之導通電流特性之偏差，使製品之產率提升，同時實現良好的顯示畫質。
此外，關於上述之各電子機器，雖針對應用將具備本發明之半導體裝置之發光裝置作為顯示裝置(顯示裝置)之情況進行說明，但本發明並非限定於此。
具備本發明之半導體裝置之發光裝置亦可被應用於一種曝光裝置，該曝光裝置係例如具備具有發光元件之複數個像素被配列於一方向之發光元件陣列，並在光導鼓照射對應於影像資料而從發光元件陣列射出之光而進行曝光。
11．．．基板
12．．．閘極絕緣膜
14．．．間隔壁層
15．．．像素電極(陽極電極)
16．．．有機EL層(發光功能層)
17．．．對向電極(陰極)
100．．．顯示裝置(發光裝置)
110．．．顯示面板(發光面板)
120．．．選擇驅動器(選擇驅動電路)
130．．．資料驅動器(信號驅動電路)
140．．．控制器
150．．．電源驅動器
210．．．數位相機
211．．．本體部
212．．．透鏡部
213．．．操作部
214．．．顯示部
215．．．快門鈕
220．．．薄型電視
221．．．本體部
222．．．顯示部
223．．．操作用控制器(遙控器)
230．．．個人電腦
231．．．本體部
232．．．鍵盤
233．．．顯示部
240．．．手機
241．．．操作部
242．．．聽話口
243．．．通話口
244．．．顯示部
13a．．．層間絕緣膜
13b．．．保護絕緣膜
16a．．．電洞注入層
16b．．．電子輸送性發光層
BL11．．．通道保護層
BL12a、BL12b．．．通道保護層
BLa．．．通道保護層
BLb．．．通道保護層
BLc．．．通道保護層
CH11．．．接觸孔
CH12、CH14．．．接觸孔
CH13、CH15．．．接觸孔
CHsa、CHsb．．．接觸孔
Cs．．．電容
DC．．．發光驅動電路
La．．．電源線
Ld．．．資料線
LNad、LNbd．．．抽出配線
Lnad、LNbd．．．抽出配線
LNas、LNbs．．．抽出配線
LNd．．．汲極連接配線
LNg．．．閘極連接配線
LNs．．．源極連接配線
LNs1、LNs3．．．第1連接配線
LNs2．．．第2連接配線
Ls．．．選擇線
n-ch TFT．．．n通道型非晶矽薄膜電晶體
OEL．．．有機EL元件(顯示元件)
OHM．．．雜質層
PIX．．．像素
Rel．．．EL元件形成區域
Rpx．．．像素形成區域
Rta、Rtb．．．電晶體形成區域
SMC．．．半導體層
TFT．．．電晶體
Tr11．．．電晶體(選擇電晶體)
Tr11d．．．汲極電極
Tr11g．．．閘極電極
Tr12A、Tr12B．．．電晶體(驅動電晶體)
Tr12ad、Tr12bd．．．汲極電極
Tr12as、Tr12bs．．．源極電極
Tr12bs．．．源極電極
Tr12g．．．閘極電極
Tr12ga．．．第1閘極電極
Tr12gb．．．第2閘極電極
Tr21．．．電晶體(選擇電晶體)
Tr22．．．電晶體(選擇電晶體)
Tr23A、Tr23B．．．電晶體
Tr23A、Tr23B．．．電晶體(驅動電晶體)
TrA．．．薄膜電晶體(第1電晶體)
Trad．．．汲極電極(第1汲極電極)
Tras．．．源極電極(第1源極電極)
TrB．．．薄膜電晶體(第2電晶體)
Trbd．．．汲極電極(第2汲極電極)
Trbs．．．源極電極(第2源極電極)
TrC．．．薄膜電晶體
Trcd．．．汲極電極
Trcs．．．源極電極
Trg．．．閘極電極
Trg1．．．閘極電極(第1閘極電極)
Trg2．．．閘極電極(第2閘極電極)
Wca．．．薄膜電晶體TrA之通道寬度
Wcb．．．薄膜電晶體TrB之通道寬度
CL．．．中心線
IC．．．IC方向
圖1A係本構成例之半導體裝置的概略平面圖。
圖1B係本構成例之半導體裝置的概略剖面圖。
圖1C係本構成例之半導體裝置的概略剖面圖。
圖2A係顯示被應用於本構成例之半導體裝置的電晶體之等效電路的圖。
圖2B係顯示被應用於本構成例之半導體裝置的電晶體之等效電路的圖。
圖3係顯示本發明之半導體裝置的基本構造之其他實例的概略構成圖。
圖4A係顯示相對於本發明之半導體裝置的比較例之半導體裝置的概略平面圖。
圖4B係顯示相對於本發明之半導體裝置的比較例之半導體裝置的概略剖面圖。
圖5A係比較例之薄膜電晶體的概略平面圖。
圖5B係比較例之薄膜電晶體的概略平面圖。
圖5C係比較例之薄膜電晶體的概略平面圖。
圖5D係顯示比較例之薄膜電晶體的元件特性之變化的圖。
圖6A係源極電極及汲極電極相對於通道保護層往負方向偏離時之薄膜電晶體的概略平面圖。
圖6B係源極電極及汲極電極未發生未對準時之薄膜電晶體的概略平面圖。
圖6C係源極電極及汲極電極相對於通道保護層往正方向偏離時之薄膜電晶體的概略平面圖。
圖6D係顯示薄膜電晶體之源極電極及汲極電極的未對準量、汲極‧源極間電流之電流值及其偏差之關係的圖。
圖7A係本發明之構成例之電晶體的概略平面圖(其1)。
圖7B係顯示本發明之構成例之電晶體之源極、汲極電極的未對準量與汲極‧源極間電流之電流值之關係的圖(其1)。
圖8A係本發明之構成例之電晶體的概略平面圖(其2)。
圖8B係顯示本發明之構成例之電晶體之源極、汲極電極的未對準量與汲極電流之電流值之關係的圖(其2)。
圖9A係本發明之構成例之電晶體的概略平面圖(其3)。
圖9B係顯示本發明之構成例之電晶體之源極、汲極電極的未對準量與汲極‧源極間電流之電流值之關係的圖(其3)。
圖10A係顯示本發明之構成例與比較例之相對於源極、汲極電極的未對準量之汲極‧源極間電流的比較結果的圖。
圖10B係顯示本發明之構成例與比較例之相對於源極、汲極電極的未對準量之汲極‧源極間電流的比較結果的圖。
圖11A係顯示應用本發明之半導體裝置的顯示裝置之第1實施形態的概略區塊圖。
圖11B係顯示應用本發明之半導體裝置的顯示裝置之像素的第1實施形態之等效電路圖。
圖12係顯示被應用於第1實施形態之顯示裝置的像素之一實例的平面佈置圖。
圖13A係被應用於第1實施形態之顯示裝置的像素之要部剖面圖。
圖13B係被應用於第1實施形態之顯示裝置的像素之要部剖面圖。
圖13C係被應用於第1實施形態之顯示裝置的像素之要部剖面圖。
圖14A係顯示應用本發明之半導體裝置的顯示裝置之第2實施形態的概略區塊圖。
圖14B係顯示應用本發明之半導體裝置的顯示裝置之像素的第2實施形態之等效電路圖。
圖15A係顯示應用本發明之發光裝置的數位相機之構成例的立體圖。
圖15B係顯示應用本發明之發光裝置的數位相機之構成例的立體圖。
圖16係顯示應用本發明之發光裝置的薄型電視之構成例的立體圖。
圖17係顯示應用本發明之發光裝置的個人電腦之構成例的立體圖。
圖18係顯示應用本發明之發光裝置的手機之構成例的圖。
Trg．．．閘極電極
SMC．．．半導體層
BLa、BLb．．．通道保護層
Trad．．．汲極電極(第1汲極電極)
Rta、Rtb．．．電晶體形成區域
LNg．．．閘極連接配線
Trbs．．．源極電極(第2源極電極)
LNd．．．汲極連接配線
LNs1、LNs3．．．第1連接配線
CHsa、CHsb．．．接觸孔
LNs2．．．第2連接配線
Trg2．．．閘極電極(第2閘極電極)
LNs．．．源極連接配線
Trbd．．．汲極電極(第2汲極電極)
TrB．．．薄膜電晶體(第2電晶體)
Tras．．．源極電極(第1源極電極)
TrA．．．薄膜電晶體(第1電晶體)
TFT．．．薄膜電晶體
Trg1．．．閘極電極(第1閘極電極)
LNd．．．汲極連接配線
12．．．閘極絕緣膜
11．．．基板
OHM．．．雜質層
Wca．．．薄膜電晶體TrA之通道寬度
Wcb．．．薄膜電晶體TrB之通道寬度
CL．．．中心線

Claims (19)

  1. 一種半導體裝置，其係具備：基板；被設置於前述基板上面之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體、及具有第2源極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1電晶體與前述第2電晶體具有相同的導電型，前述第1源極電極與前述第1汲極電極係被以沿著第1方向的配置順序配置，前述第2源極電極與前述第2汲極電極係被以沿著與前述第1方向為相反方向的配置順序配置，前述源極連接配線及前述汲極連接配線係被設置於對前述第1閘極電極、前述第2閘極電極及前述閘極連接配線不重疊之區域，前述源極連接配線及前述汲極連接配線之其中一者具有隔著絕緣膜而與前述源極連接配線及前述汲極連接 配線之另一者平面地重疊的區域。
  2. 如申請專利範圍第1項之半導體裝置，其中前述第1電晶體與前述第2電晶體係在前述基板上被沿著與前述第1方向正交之第2方向鄰接設置，前述第1閘極電極、前述第2閘極電極及前述閘極連接配線係被設置於前述基板上之相同層的單一導體層。
  3. 如申請專利範圍第1項之半導體裝置，其中前述源極連接配線及前述汲極連接配線之其中一者，係具有第1連接配線、與被設置於與前述第1連接配線不同之層並被電性連接於前述第1連接配線之第2連接配線，前述源極連接配線及前述汲極連接配線之另一者係具有被設置於隔著絕緣膜而與前述第1連接配線或前述第2連接配線之其中一者不同層的第3連接配線。
  4. 如申請專利範圍第3項之半導體裝置，其中前述第1連接配線係被設置於與前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層，前述第2連接配線係被隔著絕緣膜設置在前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極的下層側的導體層，前述第3連接配線係被設置於與前述第1源極電極 及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層。
  5. 如申請專利範圍第4項之半導體裝置，其中前述第1電晶體及第2電晶體係反轉堆疊構造(inverted-stagger structure)之薄膜電晶體，前述第2連接配線係被設置於與前述第1閘極電極及前述第2閘極電極相同之層的導體層。
  6. 如申請專利範圍第3項之半導體裝置，其中前述第1連接配線係被隔著絕緣膜設置在前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極之上層側的導體層，前述第3連接配線係被設置於與前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層。
  7. 如申請專利範圍第1項之半導體裝置，其中前述第1電晶體及前述第2電晶體係反轉堆疊構造的薄膜電晶體。
  8. 一種具有被配列於基板上之複數個像素的發光裝置，前述各像素係具有發光元件、與被連接於該發光元件而驅動該發光元件之驅動元件，前述驅動元件係具備：被設置於前述基板上面之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體、及具有第2源 極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1電晶體與前述第2電晶體具有相同的導電型，前述第1源極電極與前述第1汲極電極係被沿著第1方向、以第1配置順序配置，前述第2源極電極與前述第2汲極電極係被沿著前述第1方向、以與前述第1配置相反的順序之第2配置順序配置，前述源極連接配線及前述汲極連接配線係被設置於對前述第1閘極電極、前述第2閘極電極及前述閘極連接配線不重疊之區域，前述源極連接配線及前述汲極連接配線之其中一者具有隔著絕緣膜而與前述源極連接配線及前述汲極連接配線之另一者平面地重疊的區域。
  9. 如申請專利範圍第8項之發光裝置，其中前述第1電晶體與前述第2電晶體係在前述基板上被沿著與前述第1方向正交之第2方向鄰接設置，前述第1閘極電極、前述第2閘極電極及前述閘極 連接配線係被設置於前述基板上之相同層的單一導體層。
  10. 如申請專利範圍第8項之發光裝置，其中前述源極連接配線及前述汲極連接配線之其中一者係具有第1連接配線、與被設置於前述第1連接配線不同之層並被電性連接於前述第1連接配線之第2連接配線，前述源極連接配線及前述汲極連接配線之另一者係具有被設置於隔著絕緣膜而與前述第1連接配線或前述第2連接配線之其中一者不同層的第3連接配線。
  11. 如申請專利範圍第10項之發光裝置，其中前述第1連接配線係被設置於與前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層，前述第2連接配線係被隔著絕緣膜設置在前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極的下層側的導體層，前述第3連接配線係被設置於與前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層。
  12. 如申請專利範圍第11項之發光裝置，其中前述第1電晶體及第2電晶體係反轉堆疊構造之薄膜電晶體， 前述第2連接配線係被設置於與前述第1閘極電極及前述第2閘極電極相同之層的導體層。
  13. 如申請專利範圍第10項之發光裝置，其中前述第1連接配線係被隔著絕緣膜設置在前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極之上層側的導體層，前述第3連接配線係被設置於與前述第1源極電極及前述第2源極電極、或前述第1汲極電極及前述第2汲極電極相同之層的導體層。
  14. 如申請專利範圍第13項之發光裝置，其中該發光裝置係具有被設置在前述基板上、被連接於前述各像素，並將驅動信號提供於前述各像素之複數個資料線，前述第1連接配線係被設置於與前述資料線相同之層的導體層。
  15. 如申請專利範圍第13項之發光裝置，其中該發光裝置係具有被設置於比前述各資料線更下層側、被連接於前述各像素並將驅動電壓提供於前述各像素的複數個電源線，前述第2連接配線係前述電源線。
  16. 如申請專利範圍第8項之發光裝置，其中前述發光元件係有機電致發光元件。
  17. 一種電子機器，具備： 電子機器本體部；以及被從電子機器本體部提供影像資料並因應該影像資料而被驅動之發光裝置；前述發光裝置係具有基板及被配列於前述基板上面的複數個像素，前述各像素係具有發光元件與驅動該發光元件的驅動元件，前述驅動元件係具備：被設置於前述基板上之具有第1源極電極、第1汲極電極及第1閘極電極的第1電晶體、及具有第2源極電極、第2汲極電極及第2閘極電極的第2電晶體；電性連接前述第1源極電極與前述第2源極電極的源極連接配線；電性連接前述第1汲極電極與前述第2汲極電極的汲極連接配線；以及電性連接前述第1閘極電極與前述第2閘極電極的閘極連接配線；前述第1電晶體與前述第2電晶體具有相同的導電型，前述第1源極電極與前述第1汲極電極係被沿著第1方向、以第1配置順序配置，前述第2源極電極與前述第2汲極電極係被沿著前述第1方向、以與前述第1配置相反的順序之第2配置順序配置， 前述源極連接配線及前述汲極連接配線係被設置於對前述第1閘極電極、前述第2閘極電極及前述閘極連接配線不重疊之區域，前述源極連接配線及前述汲極連接配線之其中一者具有隔著絕緣膜而與前述源極連接配線及前述汲極連接配線之另一者平面地重疊的區域。
  18. 如申請專利範圍第17項之電子機器，其中前述第1電晶體與前述第2電晶體係在前述基板上被沿著與前述第1方向正交之第2方向鄰接設置，前述第1閘極電極、前述第2閘極電極及前述閘極連接配線係被設置於前述基板上之相同層的單一導體層。
  19. 如申請專利範圍第17項之電子機器，其中前述源極連接配線及前述汲極連接配線之其中一者係具有第1連接配線、與被設置於與前述第1連接配線不同層並被電性連接於前述第1連接配線之第2連接配線，前述源極連接配線及前述汲極連接配線之另一者係具有被設置於隔著絕緣膜而與前述第1連接配線或前述第2連接配線之其中一者不同層的第3連接配線。
TW100110896A 2010-03-31 2011-03-30 半導體裝置、發光裝置及電子機器 TWI440155B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010080460A JP4941572B2 (ja) 2010-03-31 2010-03-31 半導体装置及び発光装置並びに電子機器

Publications (2)

Publication Number Publication Date
TW201203488A TW201203488A (en) 2012-01-16
TWI440155B true TWI440155B (zh) 2014-06-01

Family

ID=44697164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110896A TWI440155B (zh) 2010-03-31 2011-03-30 半導體裝置、發光裝置及電子機器

Country Status (5)

Country Link
US (1) US8410482B2 (zh)
JP (1) JP4941572B2 (zh)
KR (1) KR101174588B1 (zh)
CN (1) CN102208411B (zh)
TW (1) TWI440155B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198785B (zh) * 2012-01-04 2015-12-02 群康科技(深圳)有限公司 像素电路
JP6225511B2 (ja) 2013-07-02 2017-11-08 セイコーエプソン株式会社 表示装置及び電子機器
CN209045572U (zh) * 2019-01-02 2019-06-28 北京京东方技术开发有限公司 薄膜晶体管、像素结构、显示基板、显示面板和显示装置
CN112486061B (zh) * 2020-11-23 2023-01-31 海光信息技术股份有限公司 电路结构、集成电路及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812923B2 (ja) * 1985-10-23 1996-02-07 ホシデン株式会社 ピクセル駆動用トランジスタ
US5367179A (en) * 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JPH10289910A (ja) 1997-04-15 1998-10-27 Sharp Corp 半導体装置の製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001264818A (ja) 1999-12-24 2001-09-26 Matsushita Electric Ind Co Ltd 液晶装置
TW585009B (en) * 2002-05-03 2004-04-21 Ritdisplay Corp Active-driving type organic electroluminescent device
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005019211A (ja) * 2003-06-26 2005-01-20 Casio Comput Co Ltd Ｅｌ表示パネル及びｅｌ表示パネルの製造方法
US7727854B2 (en) * 2003-12-19 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4379278B2 (ja) * 2004-09-21 2009-12-09 カシオ計算機株式会社 トランジスタアレイ基板及びディスプレイパネル
EP2924498A1 (en) * 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance

Also Published As

Publication number Publication date
TW201203488A (en) 2012-01-16
CN102208411B (zh) 2013-11-06
US20110241002A1 (en) 2011-10-06
KR101174588B1 (ko) 2012-08-16
JP4941572B2 (ja) 2012-05-30
CN102208411A (zh) 2011-10-05
US8410482B2 (en) 2013-04-02
KR20110110026A (ko) 2011-10-06
JP2011216523A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
US10535723B2 (en) Display device, method of manufacturing display device, and electronic apparatus
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US9716132B2 (en) Display device and electronic apparatus
US20220005890A1 (en) An array substrate, a method for manufacturing the same, and a display device
US11942032B2 (en) Display apparatus including power line comprising first power line in first direction and second power line in second direction
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
US10916613B1 (en) Array substrate and OLED display device
US20160211273A1 (en) Display device and method of manufacturing the same
US20240177659A1 (en) Display substrate and display apparatus
US7939998B2 (en) Display apparatus
CN113571017A (zh) 像素和有机发光显示装置
JP2011191434A (ja) 発光装置及びその製造方法並びに電子機器
TWI440155B (zh) 半導體裝置、發光裝置及電子機器
CN114256314A (zh) 显示基板及其制备方法、显示装置
US20210193650A1 (en) Display panel and display device
JP5212683B2 (ja) トランジスタパネル及びその製造方法
KR20220097678A (ko) 디스플레이 장치
US8576207B2 (en) Self-emission type display and method for fabricating the same
US8284125B2 (en) Active matrix organic electro-luminescence display panel and fabrication method thereof
KR20140024154A (ko) 평판표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees