TWI439778B - 畫素陣列基板及顯示面板 - Google Patents

Description

畫素陣列基板及顯示面板

本發明是有關於一種畫素陣列基板及顯示面板，且特別是有關於一種具有雙層走線之畫素陣列基板及顯示面板。

隨著顯示技術的蓬勃發展，顯示面板已應用於各種尺寸的顯示裝置，如電視、電腦螢幕、筆記型電腦、行動電話等當中。以行動電話為例，消費者除了對顯示面板的顯示性能，如解析度、對比、視角等，有所要求外，對於顯示面板的外觀美感的要求亦日漸提升。因此，顯示面板相關業者多已紛紛投入窄邊框(slim boarder)顯示面板的行列中，以使具有相同顯示品質的顯示面板更具有輕薄短小的特性，來滿足消費者需求。

為了實現窄邊框的顯示面板，業者需減少周邊走線所分佈的面積，以縮減邊框的寬度。在習知技術中，通常使用精良的黃光製程技術來縮短周邊走線之間的間距，而實現窄邊框顯示面板。然而，隨著智慧型手機的發展，其顯示面板的解析度越做越高，周邊走線的數量也隨之增加，導致顯示面板的邊框寬度不易縮減。

在習知一種窄邊框化的技術中，一種雙層走線(Double Layer Trace)的技術被提出。將相鄰兩條周邊走線採用不同膜層且互相重疊於基板上，從而縮減顯示面板的邊框寬 度。但，在習知的雙層走線技術中，相鄰兩條周邊走線常發生靜電破壞的問題，且由於周邊走線之間的間距差異極大，使得基板因周邊走線的佈線差異而具有不同的光穿透率，導致在後續的框膠製程中，塗佈於周邊走線上的紫外線硬化框膠(UV curing sealant)硬化程度不一，進而使得顯示面板易發生液晶污染、無法通過拉力測試(tensile test)等問題。

有鑑於此，本發明提供一種畫素陣列基板，其可實現窄邊框化，並改善傳統畫素陣列基板中相鄰兩條周邊走線靜電破壞的問題。

此外，本發明提供一種顯示面板，其可實現窄邊框化，亦可有效解決習知技術中框膠因周邊走線之間距差異過大所造成硬化程度不一(或框膠硬化不完全)的問題。

本發明提供一種畫素陣列基板，此畫素陣列基板包括基板、多個畫素結構、多條第一走線及第二走線。基板包括顯示區及周邊電路區，周邊電路區位於顯示區外。畫素結構陣列排列於顯示區。多條第一走線及第二走線位於周邊電路區。第一走線與第二走線分別與對應之畫素結構電性連接。第二走線位於第一走線上方並與第一走線電性絕緣。第一走線與第二走線自顯示區分別沿列方向延伸，並在行方向上交替排列。各第一走線與相鄰之第二走線的其中之一在基板上的投影藉由斜率相同的傾斜部彼此交會並 重疊，而構成一組雙層走線。

本發明提供一種顯示面板，此顯示面板包括上述之畫素陣列基板、對向基板以及顯示介質。對向基板相對於畫素陣列基板。顯示介質位於畫素陣列基板與對向基板之間。

在本發明之一實施例中，上述之傾斜部包括第一傾斜部以及第二傾斜部，各第一走線之第一傾斜部的長度大於各第二走線之第二傾斜部的長度，且各第二走線藉由其第二傾斜部與相鄰之第一走線的部分第一傾斜部重疊。

在本發明之一實施例中，在上述之各組雙層走線中，第一傾斜部具有第一首端以及第一末端，第二傾斜部具有第二首端以及第二末端，第一末端與第二末端重合，且第二傾斜部自第二首端起與第一傾斜部重疊。

在本發明之一實施例中，上述之各第一走線與各第二走線分別具有第一訊號輸出部以及第二訊號輸出部，自顯示區沿列方向延伸。第一訊號輸出部與第二訊號輸出部彼此平行，並在行方向上交替排列。在各組雙層走線中，第二走線藉由第二訊號輸出部匯入第二傾斜部之第二首端。

在本發明之一實施例中，上述之各第二走線之第二訊號輸出部與相鄰之第一走線之第一傾斜部夾有角度θ，角度θ實質上大於等於45度且小於等於90度。

在本發明之一實施例中，上述之第一走線之傾斜部之間的間距實質上相等。

在本發明之一實施例中，上述之各畫素結構包括主動元件以及畫素電極。主動元件包括源極閘極以及汲極。畫 素電極與主動元件電性連接。

在本發明之一實施例中，上述之第一走線以及第二走線分別與主動元件之閘極電性連接。

在本發明之一實施例中，上述之第一走線以及第二走線分別與主動元件之源極電性連接。

在本發明之一實施例中，上述之畫素陣列基板可進一步包括多組驅動晶片接墊組，其中周邊電路區具有相鄰的額緣區與端子區，各組雙層走線之第一走線與第二走線自顯示區延伸至額緣區，各驅動晶片接墊組位於端子區，且各驅動晶片接墊組與對應之一組雙層走線之第一走線以及第二走線電性連接。

在本發明之一實施例中，上述之各組雙層走線可進一步包括自傾斜部延伸之重疊延伸部。各第一走線與各第二走線分別具有第一訊號接收部以及第二訊號接收部，重疊延伸部的一端與傾斜部連接，各第一走線與各第二走線自重疊延伸部的另一端分離成第一訊號接收部以及第二訊號接收部。

在本發明之一實施例中，上述之顯示面板可進一步包括框膠。框膠位於畫素陣列基板與對向基板之間並環繞顯示介質，且框膠位於周邊電路區並覆蓋傾斜部。

在本發明之一實施例中，上述之框膠包括光硬化型框膠及複合型框膠。

基於上述，在本發明之畫素陣列基板及顯示面板中，由於各第一走線與相鄰之第二走線的其中之一在基板上的 投影係藉由斜率相同的傾斜部彼此交會並重疊，因此，各第二走線之第二訊號輸出部與相鄰之第一走線之傾斜部間之夾角可設計為大角度，而降低第一走線或第二走線發生靜電損害之機率。此外，走線之間的間距差異可以達到最佳化，因而與後續的框膠製程具有較高的製程相容性，並避免習知框膠硬化程度不一等問題的產生。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明一實施例之畫素陣列基板上視示意圖。請參照圖1A，本實施例之畫素陣列基板100包括基板110、多個畫素結構120、多條第一走線L1以及多條第二走線L2。

本實施例之基板110包括顯示區R1以及周邊電路區R2，周邊電路區R2位於顯示區R1外。在本實施例中，顯示區R1例如為矩形區域，而周邊電路區R2相應於顯示區R1的相鄰兩側S1、S2分別具有相鄰的額緣區R2_A及端子區R2_B，且額緣區R2_A與端子區R2_B相連接。在本實施例中，基板110係用以承載元件之用，其材質可為玻璃、石英、有機聚合物、不透光/反射材料(例如：導電材料、晶圓、陶瓷等)或是其它可適用材料。

本實施例之畫素結構120陣列排列於顯示區R1。詳言之，本實施例之畫素結構120包括主動元件T與畫素電 極PE，並與對應之掃描線SL以及資料線DL電性連接。主動元件T包括源極S、閘極G以及汲極D。畫素電極PE與主動元件T電性連接。在本實施例中，主動元件T可為薄膜電晶體(Thin film Transistor，TFT)，例如非晶矽薄膜電晶體(Amorphous Silicon(a-Si)TFT)、低溫多晶矽薄膜電晶體(Low Temperature Poly Silicon(LTPS)TFT)、金屬氧化物電晶體(Oxide TFT)、有機薄膜電晶體(Organic thin film transistors，OTFT)等。

如圖1A所示，第一走線L1及第二走線L2係位於周邊電路區R2，第一走線L1與第二走線L2分別與對應之畫素結構120電性連接。更進一步地說，第一走線L1與第二走線L2自顯示區R1分別沿列方向D1延伸，並在行方向D2上交替排列。具體而言，以第一走線與第二走線分別與畫素結構120之閘極G電性連接為例，第一走線L1與第二走線L2分別交替地與顯示區R1內的各掃描線SL電性連接，舉例而言，在本實施例中，顯示區R1內的每一掃描線SL例如沿著列方向D1延伸，並令最鄰近端子區R2_B的掃描線SL作為第一條掃描線，本實施例之第一走線L1是從偶數條之掃描線SL的末端自顯示區R1沿列方向D1延伸至周邊電路區R2，而第二走線L2是從奇數條之掃描線SL的末端自顯示區R1沿列方向D1延伸至周邊電路區R2，且第一走線L1與第二走線L2是沿著行方向D2交替地排列。然，本發明不限於此，在其他實施例中，以第一走線L1與第二走線L2亦可以分別與畫素結構 120之源極S電性連接。請參照圖1B，圖1B為本發明一實施例之畫素陣列基板上視示意圖，第一走線L1亦可與自端子區R2_B算起偶數列之畫素結構120之源極S電性連接，而第二走線L2亦可與奇數列之畫素結構120之源極S電性連接。

在本實施例中，第二走線L2位於第一走線L1上方並與第一走線L1電性絕緣。換言之，第二走線L2與第一走線L1係屬不同膜層，舉例而言，第一走線L1可與主動元件T之閘極G同屬一膜層，而第二走線L2可與閘極G上方之源極S及汲極D同屬另一膜層，其中第一走線L1與第二走線L2可藉由夾於兩者間的閘絕緣層而彼此電性絕緣。本實施例之第一走線L1及第二走線L2係用以傳輸訊號之用，基於導電性的考量，第一走線L1及第二走線L2一般是使用金屬材料。然，本發明不限於此，第一走線L1及第二走線L2亦可使用其他導電材料，例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。

為了清楚說明本發明之畫素陣列基板以及顯示面板中之第一走線與第二走線的佈局，以下分別將第一走線與第二走線劃分為不同的部分，並搭配圖1A、圖2A與圖2B詳細說明。詳細來說，實務上，第一走線L1與第二走線L2分別電性連接於顯示區R1中的訊號線(掃描線SL或資料線DL)以及驅動晶片(掃描驅動晶片或資料驅動晶片)接墊組之間，在實際運作時，驅動晶片裝設於驅動晶 片接墊組上，且驅動晶片輸出對應的驅動訊號分別經由對應的走線(第一走線L1與第二走線L2)而輸入顯示區R1中對應的訊號線上，並藉此驅動顯示區R1中的各畫素結構120。因此，在下文的說明中，將第一走線L1與第二走線L2連接驅動晶片接墊組的一區段稱為訊號接收部L1_I、L2_I，並將第一走線L1與第二走線L2連接顯示區R1內訊號線的一區段稱為訊號輸出部L1_O、L2_O。此外，將第二走線L2自訊號輸出部L2_O開始匯入第一走線L1成為雙層走線的重疊區域定義為傾斜部，並且將雙層走線L中有別於傾斜部的區域定義為重疊延伸部。

詳細說明如下。各第一走線L1與相鄰之第二走線L2的其中之一在基板110上的投影係藉由斜率相同的傾斜部Ls彼此交會並重疊，而構成一組雙層走線L。請參照圖2A及圖2B，第二走線L2之第二傾斜部L2_S在基板110上之投影與第一走線L1之部分的第一傾斜部L1_S在基板110上之投影完全重疊，故統稱第一傾斜部L1_S與第二傾斜部L2_S為傾斜部Ls。詳言之，傾斜部包括延伸方向不同於列方向D1及行方向D2的第一傾斜部L1_S及第二傾斜部L2_S，各第一走線L1之第一傾斜部L1_S的長度大於各第二走線L2之第二傾斜部L2_S的長度，且各第二走線L2藉由其第二傾斜部L2_S與相鄰之第一走線L的第一傾斜部L1_S重疊，其中各第二走線L2之第二傾斜部L2_S與相鄰之第一走線L的部分第一傾斜部L1_S重合。更進一步地說，在各組雙層走線L中，第一傾斜部L1_S具有第一首端L1_SA以及 第一末端L1_SB，第二傾斜部L2_S具有第二首端L2_SA以及第二末端L2_SB，第一末端L1_SB與第二末端L2_SB重合，且第二首端L2_SA位於第一首端L1_SA至第一末端L1_SB之間。

另外，各第一走線L1與各第二走線L2分別具有第一訊號輸出部L1_O以及第二訊號輸出部L2_O。第一訊號輸出部L1_O以及第二訊號輸出部L2_O自顯示區R1沿列方向D1延伸，第一訊號輸出部L1_O與第二訊號輸出部L2_O彼此平行，並在行方向D2上交替排列。

值得一提的是，在各組雙層走線L中，第二走線L2藉由第二訊號輸出部L2_O匯入第二傾斜部L2_S之第二首端L2_SA。換言之，沿列方向D1延伸之第二訊號輸出部L2_O係由位於第一傾斜部之第一首端L1_SA與第一傾斜部之第一末端L1_SB間匯入第二傾斜部之第二首端L2_SA。這樣一來，各第二走線L2之第二訊號輸出部L2_O與相鄰之第一走線L1之第一傾斜部L1_S之夾角θ，其可設計的範圍則較大。舉例而言，各第二走線L2之第二訊號輸出部L2_O與相鄰之第一走線L1之第一傾斜部L1_S之夾角θ不需侷限於角度很小之銳角，夾角θ可選擇性地設計為大於等於45且小於等於90度的任一角度，可以避免兩走線在構成雙層走線時因逐漸減少間距而產生靜電放電的機率，藉此可以有效降低第一走線L1或第二走線L2發生靜電損害之機率。

另外，需特別說明的是，在本實施例中，第一走線L1之第一傾斜部L1_S之間的間距P實質上相等。換言之，第 一走線L1與第二走線L2在沿著行方向D2的任意位置上所導致的光穿透率損失是維持恆定的，例如第一走線L1與第二走線L2在圖中區域B的任意位置上所導致的光穿透率損失是維持恆定的。如此一來，在後續的框膠製程中，當框膠沿著行方向D2塗佈於第一走線L1與第二走線L2上時，由於第一走線L1與第二走線L2在沿著行方向D2的任意位置上所導致的光穿透率損失是維持恆定的，因此當以紫外光從基板110之外表面(即不含畫素結構120之表面)照射塗佈於區域B上之框膠時，可使框膠在區域B的硬化程度實質上相同，因此可以改善習知第一走線L1與第二走線L2在沿著行方向D2的任意位置上之光穿透率不一致而導致的框膠硬化程度不一(或硬化不完全)的問題。如此一來，具有本實施例之畫素陣列基板100之顯示面板其上下基板間的黏著強度便可有效提升，且於後續製程中不易發生顯示介質與框膠污染的問題。

此外，請參照圖1A，本實施例之畫素陣列基板100更可包括多組驅動晶片接墊組130。各組雙層走線L之第一走線L1與第二走線L2自顯示區R1延伸至額緣區R2_A，而各驅動晶片接墊組130位於端子區R2_B，且各驅動晶片接墊組130之二驅動晶片接墊132分別與對應之一組雙層走線L之第一走線L1以及第二走線L2電性連接，以傳輸驅動訊號。

詳言之，各組雙層走線L之第一走線L1及第二走線L2更分別包括自第一傾斜部L1_S延伸之第一重疊延伸部 L1_E及自第二傾斜部L2_S延伸之第二重疊延伸部L2_E，其中第一重疊延伸部L1_E與第二重疊延伸部L2_E相重合，藉以將第一走線L1以及第二走線L2的重疊區域往位於相鄰側之驅動晶片接墊組132延伸。並且，各組雙層走線L之第一走線L1與第二走線L2分別具有第一訊號接收部L1_I以及第二訊號接收部L2_I，藉以與驅動晶片接墊組132連接。詳言之，第一重疊延伸部L1_E的一端及第二重疊延伸部L2_E的一端分別與第一傾斜部L1_S及第二傾斜部L2_S連接，而各第一走線L1及各第二走線L1分別自第一重疊延伸部L1_E的另一端及第二重疊延伸部L2_E的另一端分離成第一訊號接收部L1_I及第二訊號接收部L2_I。各雙層走線L之第一走線L1以及第二走線L2即分別藉由第一訊號接收部L1_I及第二訊號接收部L2_I與各驅動晶片接墊組130電性連接。如此一來，與各驅動晶片接墊組130電性連接之驅動晶片140便可透過由第一走線L1及第二走線L2驅動畫素結構120，進而使具有本實施例之畫素陣列基板100之顯示面板可顯示各種不同的畫面。

圖3為本發明一實施例之顯示面板之剖面示意圖。請同時參照圖1A及圖3，本實施例之顯示面板1000包括上述之畫素陣列基板100、相對於畫素陣列基板100之對向基板200以及位於畫素陣列基板100與對向基板200之間的顯示介質300。在本實施例中，對向基板200例如為彩色濾光片(Color Filter)，顯示介質300例如為液晶，但本發明不以此為限。

另外，本實施例之顯示面板1000更包括框膠400，其位於畫素陣列基板100與對向基板200之間並環繞顯示介質300，且同時位於周邊電路區R2並覆蓋第一走線L1之第一傾斜部L1_S及第二走線L2之第二傾斜部L2_S。在本實施例中，框膠400例如為光硬化型框膠或複合型框膠(即可利用光與熱使其硬化之框膠)。

類似地，在本實施例之顯示面板1000中，由於第一走線L1與第二走線L2在沿著行方向D2的任意位置上所導致的光穿透率損失是維持恆定的，因此當以紫外光從基板110之外表面110a(即不含畫素結構120之表面)照射塗佈於區域B上之框膠400時，可使框膠在區域B的硬化程度實質上相同，因此可以改善習知第一走線L1與第二走線L2在沿著行方向D2的任意位置上之光穿透率不一致而導致的框膠硬化程度不一(或硬化不完全)的問題。如此一來，本實施例之顯示面板1000其畫素陣列基板100與對向基板200間的黏著強度便可有效提升，且於後續製程中不易發生顯示介質300與框膠400污染的問題。

此外，在本實施例之顯示面板1000中，由於各第二走線L2之第二訊號輸出部L2_O與相鄰之第一走線L1之第一傾斜部L1_S之夾角θ可選擇性地設計為大於等於45度小於等於90度的任一角度，可以避免兩走線L1、L2在構成雙層走線時因逐漸減少間距而產生靜電放電的機率，藉此可以有效降低第一走線L1或第二走線L2發生靜電損害之機率。

綜上所述，在本發明之畫素陣列基板及顯示面板中，由於各第一走線與相鄰之第二走線的其中之一在基板上的投影係藉由斜率相同的傾斜部彼此交會並重疊，因此，各第二走線之第二訊號輸出部與相鄰之第一走線之傾斜部間之夾角可設計為大角度，可以避免兩走線在構成雙層走線時因逐漸減少間距而產生靜電放電的機率，藉此可以有效降低第一走線或第二走線發生靜電損害之機率。

此外，在本發明之畫素陣列基板及顯示面板中，由於第一走線之第一傾斜部之間的間距實質上相等，即第一走線與第二走線在沿著行方向的任意位置上所導致的光穿透率損失是維持恆定的。如此一來，當欲從之畫素陣列的外表面照射沿著行方向塗佈於第一走線與第二走線上之框膠時，因第一走線與第二走線在沿著行方向的任意位置上之光穿透率不一致而導致的框膠硬化程度不一(或硬化不完全)的問題便可獲得改善。如此一來，具有本實施例之畫素陣列基板之顯示面板其畫素陣列基板與對向基板間的黏著強度便可提升，且於後續製程中不易發生顯示介質與框膠污染的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000‧‧‧顯示面板

100‧‧‧畫素陣列基板

100a‧‧‧畫素陣列基板之外表面

110‧‧‧基板

120‧‧‧畫素結構

130‧‧‧驅動晶片接墊組

132‧‧‧驅動晶片接墊

140‧‧‧驅動晶片

200‧‧‧對向基板

300‧‧‧顯示介質

400‧‧‧框膠

L、L1、L2‧‧‧走線

Ls、L1_S、L2_S‧‧‧傾斜部

L1_SA、L2_SA‧‧‧傾斜部之首端

L1_SB、L2_SB‧‧‧傾斜部之末端

L1_O、L2_O‧‧‧訊號輸出部

L1_E、L2_E‧‧‧重疊延伸部

L1_I、L2_I‧‧‧訊號接收部

R1‧‧‧顯示區

S1、S2‧‧‧顯示區側邊

R2‧‧‧周邊電路區

R2_A‧‧‧額緣區

R2_B‧‧‧端子區

S‧‧‧源極

D‧‧‧汲極

G‧‧‧閘極

PE‧‧‧畫素電極

T‧‧‧主動元件

D1、D2‧‧‧方向

θ‧‧‧角度

P‧‧‧間距

B‧‧‧區域

SL‧‧‧資料線

DL‧‧‧掃描線

圖1A、圖1B為本發明一實施例之畫素陣列基板上視示意圖。

圖2A為圖1A之局部區域放大圖。

圖2B為根據圖2A之剖線AA’所繪之傾斜部剖面示意圖。

圖3為本發明一實施例之顯示面板剖面示意圖。

100‧‧‧畫素陣列基板

110‧‧‧基板

120‧‧‧畫素結構

130‧‧‧驅動晶片接墊組

132‧‧‧驅動晶片接墊

140‧‧‧驅動晶片

L、L1、L2‧‧‧走線

L1_S、L2_S‧‧‧傾斜部

L1_SA‧‧‧傾斜部之首端

L1_SB、L2_SB‧‧‧傾斜部之末端

L1_O、L2_O‧‧‧訊號輸出部

L1_E、L2_E‧‧‧重疊延伸部

L1_I、L2_I‧‧‧訊號接收部

R1‧‧‧顯示區

R2‧‧‧周邊電路區

R2_A‧‧‧額緣區

R2_B‧‧‧端子區

S‧‧‧源極

D‧‧‧汲極

G‧‧‧閘極

PE‧‧‧畫素電極

T‧‧‧主動元件

D1、D2‧‧‧方向

P‧‧‧間距

B‧‧‧區域

S1、S2‧‧‧顯示區側邊

DL‧‧‧資料線

SL‧‧‧掃描線

Claims (9)

1. 一種畫素陣列基板，包括：一基板，包括一顯示區以及一周邊電路區，該周邊電路區位於該顯示區外，該基板具有相垂直且相連接的一第一邊緣以及一第二邊緣，該周邊電路區具有相鄰的一額緣區與一端子區，該端子區位於該顯示區與該第一邊緣之間，該額緣區位於該顯示區與該第二邊緣之間；多個畫素結構，陣列排列於該顯示區；多條第一走線以及多條第二走線，位於該周邊電路區，該些第一走線與該些第二走線分別與對應之畫素結構電性連接，該些第二走線位於該些第一走線上方並與該些第一走線電性絕緣，該些第一走線與該些第二走線自該顯示區分別沿列方向延伸，並在與該列方向垂直的一行方向上交替排列，各該第一走線與相鄰之該些第二走線的其中之一在基板上的投影藉由斜率相同的傾斜部彼此交會並重疊，而構成一組雙層走線，其中該傾斜部相對於該行方向及該列方向傾斜且位於該額緣區；以及多組驅動晶片接墊組，配置於該端子區，各該驅動晶片接墊組與對應之該組雙層走線之該第一走線以及該第二走線電性連接，該傾斜部在該第一邊緣上的正投影與該些驅動晶片接墊組在該第一邊緣上的正投影分離，該傾斜部在該第二邊緣上的正投影與該些驅動晶片接墊組在該第二邊緣上的正投影分離，其中該傾斜部包括一第一傾斜部以及一第二傾斜部，各該第一走線之該第一傾斜部的長度大於各該第 二走線之該第二傾斜部的長度，且各該第二走線藉由其第二傾斜部與相鄰之該第一走線之部分該第一傾斜部重疊，其中在各該組雙層走線中，該第一傾斜部具有一第一首端以及一第一末端，該第二傾斜部具有一第二首端以及一第二末端，該第一末端與該第二末端重合，且該第二傾斜部自該第二首端起與該第一傾斜部重疊，各該第一走線與各該第二走線更分別具有一第一訊號輸出部以及一第二訊號輸出部，自該顯示區沿列方向延伸，該些第一訊號輸出部與該些第二訊號輸出部彼此平行，並在行方向上交替排列，在各該組雙層走線中，該第二走線藉由該第二訊號輸出部匯入該第二傾斜部之該第二首端，各該第二走線之該第二訊號輸出部與相鄰之該第一走線之該第一傾斜部夾有一角度θ，45⁰<θ<90⁰。
2. 如申請專利範圍第1項所述之畫素陣列基板，其中該些第一走線之該些傾斜部之間的間距實質上相等。
3. 如申請專利範圍第1項所述之畫素陣列基板，其中各該畫素結構包括：一主動元件，包括一源極、一閘極以及一汲極；以及一畫素電極，與該主動元件電性連接。
4. 如申請專利範圍第3項所述之畫素陣列基板，其中該些第一走線以及該些第二走線分別與該些主動元件之該些閘極電性連接。
5. 如申請專利範圍第3項所述之畫素陣列基板，其中該些第一走線與該些第二走線分別與該些主動元件之該些 源極電性連接。
6. 如申請專利範圍第1項所述之畫素陣列基板，其中各該組雙層走線更包括自該傾斜部延伸之一重疊延伸部，各該第一走線與各該第二走線分別具有一第一訊號接收部以及一第二訊號接收部，該重疊延伸部的一端與該傾斜部連接，各該第一走線與各該第二走線自該重疊延伸部的另一端分離成該第一訊號接收部以及該第二訊號接收部。
7. 一種顯示面板，包括：一種畫素陣列基板，包括：一基板，包括一顯示區以及一周邊電路區，該周邊電路區位於該顯示區外，該基板具有相垂直且相連接的一第一邊緣以及一第二邊緣，該周邊電路區具有相鄰的一額緣區與一端子區，該端子區位於該顯示區與該第一邊緣之間，該額緣區位於該顯示區與該第二邊緣之間；多個畫素結構，陣列排列於該顯示區；多條第一走線以及多條第二走線，位於該周邊電路區，該些第一走線與該些第二走線分別與對應之畫素結構電性連接，該些第二走線位於該些第一走線上方並與該些第一走線電性絕緣，該些第一走線與該些第二走線自該顯示區分別沿列方向延伸，並在與該列方向垂直的一行方向上交替排列，各該第一走線與相鄰之該些第二走線的其中之一在基板上的投影藉由斜率相同的傾斜部彼此交會並重疊，而構成一組雙層走線，其中該傾 斜部相對於該行方向及該列方向傾斜且位於該額緣區；以及多組驅動晶片接墊組，配置於該端子區，各該驅動晶片接墊組與對應之該組雙層走線之該第一走線以及該第二走線電性連接，該傾斜部在該第一邊緣上的正投影與該些驅動晶片接墊組在該第一邊緣上的正投影分離，該傾斜部在該第二邊緣上的正投影與該些驅動晶片接墊組在該第二邊緣上的正投影分離，其中該傾斜部包括一第一傾斜部以及一第二傾斜部，各該第一走線之該第一傾斜部的長度大於各該第二走線之該第二傾斜部的長度，且各該第二走線藉由其第二傾斜部與相鄰之該第一走線之部分該第一傾斜部重疊，其中在各該組雙層走線中，該第一傾斜部具有一第一首端以及一第一末端，該第二傾斜部具有一第二首端以及一第二末端，該第一末端與該第二末端重合，且該第二傾斜部自該第二首端起與該第一傾斜部重疊，各該第一走線與各該第二走線更分別具有一第一訊號輸出部以及一第二訊號輸出部，自該顯示區沿列方向延伸，該些第一訊號輸出部與該些第二訊號輸出部彼此平行，並在行方向上交替排列，在各該組雙層走線中，該第二走線藉由該第二訊號輸出部匯入該第二傾斜部之該第二首端，各該第二走線之該第二訊號輸出部與相鄰之該第一走線之該第一傾斜部夾有一角度θ，45⁰<θ<90⁰；一對向基板，相對於該畫素陣列基板；以及 一顯示介質，位於該畫素陣列基板與該對向基板之間。
8. 如申請專利範圍第7項所述之顯示面板，更包括一框膠，位於該畫素陣列基板與該對向基板之間並環繞該顯示介質，且該框膠位於該周邊電路區並覆蓋該些傾斜部。
9. 如申請專利範圍第8項所述之顯示面板，其中該框膠包括光硬化型框膠或複合型框膠。