TWI695367B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI695367B
TWI695367B TW108116206A TW108116206A TWI695367B TW I695367 B TWI695367 B TW I695367B TW 108116206 A TW108116206 A TW 108116206A TW 108116206 A TW108116206 A TW 108116206A TW I695367 B TWI695367 B TW I695367B
Authority
TW
Taiwan
Prior art keywords
pixel
sub
data line
substrate
protective layer
Prior art date
Application number
TW108116206A
Other languages
English (en)
Other versions
TW202042206A (zh
Inventor
張翔睿
丘兆仟
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108116206A priority Critical patent/TWI695367B/zh
Priority to CN202010017176.3A priority patent/CN111198464B/zh
Application granted granted Critical
Publication of TWI695367B publication Critical patent/TWI695367B/zh
Publication of TW202042206A publication Critical patent/TW202042206A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素陣列基板包括基板、多條掃描線配置於基板上、 多條資料線配置於基板上、多條觸控訊號線配置於基板上、多個畫素組配置於基板上排成陣列以及多個第一連接結構。資料線延伸交錯掃描線且包括第一資料線。資料線與觸控訊號線交替排列。畫素組中的每一者包括多個子畫素。各子畫素包括薄膜電晶體與連接薄膜電晶體的畫素電極。第一連接結構於基板上的正投影部分對應重疊觸控訊號線於基板上的正投影。第一連接結構橫跨觸控訊號線以電性連接於薄膜電晶體與畫素電極之間。第一子畫素或第二子畫素透過第一連接結構以電性連接至第一資料線。

Description

畫素陣列基板
本發明是有關於一種畫素陣列基板，且特別是有關於一種具有橫跨觸控訊號線之連接結構的畫素陣列基板。
顯示器的應用日益廣泛，舉凡家用的視聽娛樂、公共場合的訊息顯示看板、電競用的顯示器及可攜式電子產品都可見其蹤跡。為了使用方便，顯示器多具有觸控功能。具有觸控及顯示功能的電子裝置稱為觸控顯示裝置。一般而言，觸控顯示裝置可分為外掛式(out cell)、屏上式(on cell)及內嵌式(In-cell)。內嵌式觸控顯示裝置具有易薄型化的優勢，因此，近幾年逐漸成為觸控顯示裝置的主流。
內嵌式觸控顯示裝置包括具有畫素、資料線及掃描線的畫素陣列基板以及整合在畫素陣列基板中的觸控走線。為了將觸控走線整合在畫素陣列基板中的觸控走線，大多使用另一道工序製作觸控走線，造成畫素陣列基板的製程繁多。
此外，一般採用的半源極驅動(half source driving，HSD)架構藉著將掃描線的數目加倍可以使得資料線的數目減半，然而 其驅動方式採用行反轉(column inversion)，導致相鄰行上的畫素之極性不同。因此，在觀察者與顯示器有相對運動時，會觀察到豎紋(又稱為搖頭紋)，降低顯示品質。
本發明提供一種畫素陣列基板，其可減少製造成本並達到單點反轉的顯示效果，而提升顯示品質。
本發明的畫素陣列基板包括基板、多條掃描線配置於基板上、多條資料線配置於基板上、多條觸控訊號線配置於基板上、多個畫素組配置於基板上排成陣列以及多個第一連接結構。資料線延伸交錯掃描線且資料線包括第一資料線。觸控訊號線延伸交錯掃描線，且資料線與觸控訊號線交替排列。畫素組中的每一者包括多個子畫素。各子畫素包括薄膜電晶體與連接於薄膜電晶體的畫素電極。第一連接結構於基板上的正投影部分對應重疊觸控訊號線於基板上的正投影。第一連接結構的其中一者橫跨觸控訊號線的其中一者，以電性連接於薄膜電晶體與畫素電極之間。畫素組包括第一畫素組，第一畫素組包括第一子畫素以及第二子畫素電性連接至第一資料線，且第一子畫素或第二子畫素的其中一者透過第一連接結構的其中一者以電性連接至第一資料線。第一子畫素與第二子畫素分別電性連接至掃描線中的其中二者。
基於上述，本發明一實施例的畫素陣列基板可以透過在製作畫素電極的相同步驟中同時完成畫素電極以及第一連接結構 的設置，因此不需繞線而可以直接完成畫素電極與所對應的資料線的電性連接，以解決跨越觸控訊號線的問題。藉此，可以簡化畫素陣列基板的製造工藝並降低製造成本。此外，透過上述第一連接結構的設置，可以使資料線兩側的子畫素具有相反的極性。因此，本實施例的畫素陣列基板可以達到利用行反轉的驅動方式，實現單點反轉的顯示效果。藉此，畫素陣列基板可以避免豎紋/搖頭紋的產生，提升顯示效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、10A、10B、10C、10D:畫素陣列基板
100:基板
110:閘絕緣層
120:第一保護層
130:觸控訊號線
140:第二保護層
160、160A:共用電極
162:電極部
164:連接部
166、166A:接觸部
181:第一連接結構
182:第二連接結構
190:狹縫
A、B:區域
A-A’、B-B’、C-C’:剖面線
CH、CH2、CH3、CH4:半導體層
D、D2、D3、D4:汲極
DL、DLn+3、DLn+4、DLn+5:資料線
DLn:第一資料線
DLn+1:第二資料線
DLn+2:第三資料線
G、G2、G3、G4:閘極
O1:開口
P1:第一畫素組
P2:第二畫素組
P3:第三畫素組
PA:畫素陣列
PE、PE1、PE2、PE3、PE4、PE5、PE6、PE7、PE8:畫素電極
PX1:第一子畫素
PX2:第二子畫素
PX3:第三子畫素
PX4:第四子畫素
PX5:第五子畫素
PX6:第六子畫素
S、S2、S3、S4:源極
SL、SLm+1、SLm+2、SLm+3:掃描線
T、T1、T2、T3、T4、T5、T6:薄膜電晶體
V1:第一接觸孔
V2、V2’:第二接觸孔
V3:第三接觸孔
+:正極性
-:負極性
圖1繪示為本發明一實施例的畫素陣列基板的畫素陣列示意圖。
圖2A繪示為本發明一實施例的畫素陣列基板的掃描線、資料線與觸控訊號線的局部放大上視示意圖。
圖2B繪示為本發明一實施例的畫素陣列基板的共用電極的局部放大上視示意圖。
圖2C繪示為本發明一實施例的畫素陣列基板的局部放大上視示意圖。
圖3A繪示為圖2C沿剖面線A-A’的剖面示意圖。
圖3B繪示為圖2C沿剖面線B-B’的剖面示意圖。
圖4A繪示為本發明另一實施例的畫素陣列基板的掃描線、資料線與觸控訊號線的局部放大上視示意圖。
圖4B繪示為本發明一實施例的畫素陣列基板的共用電極的局部放大上視示意圖。
圖4C繪示為本發明另一實施例的畫素陣列基板的局部放大上視示意圖。
圖5繪示為圖4C沿剖面線C-C’的剖面示意圖。
圖6繪示為本發明另一實施例的畫素陣列基板的剖面示意圖。
圖7繪示為本發明又一實施例的畫素陣列基板的畫素陣列示意圖。
圖8繪示為本發明再一實施例的畫素陣列基板的畫素陣列示意圖。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。如本領域技術人員將認識到的，可以以各種不同的方式修改所描述的實施例，而不脫離本發明的精神或範圍。
在附圖中，為了清楚起見，放大了各元件等的厚度。在整個說明書中，相同的附圖標記表示相同的元件。應當理解，當諸如層、膜、區域或基板的元件被稱為在“另一元件上”、或“連接到另一元件”、“重疊於另一元件”時，其可以直接在另一元 件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電連接。
應當理解，儘管術語“第一”、“第二”、“第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的“第一元件”、“部件”、“區域”、“層”、或“部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
本文使用的“約”、“實質上”、“基本上”、或“近似”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量(即，測量系統的限制)。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30%、±20%、±10%、±5%內。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的 含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
圖1繪示為本發明一實施例的畫素陣列基板的畫素陣列示意圖，圖1為了方便說明及觀察，僅示意性地繪示部分構件。圖2A繪示為本發明一實施例的畫素陣列基板的掃描線、資料線與觸控訊號線的局部放大上視示意圖。圖2B繪示為本發明一實施例的畫素陣列基板的共用電極的局部放大上視示意圖。圖2C繪示為本發明一實施例的畫素陣列基板的局部放大上視示意圖，圖2C為了方便說明及觀察，而將部分被覆蓋的元件以實線繪示。請先參考圖1及圖2C，在本實施例中，畫素陣列基板10包括基板100、多條掃描線SL配置於基板100上、多條資料線DL配置於基板100上、多條觸控訊號線130(繪示於圖2A中)配置於基板100上、多個畫素組(包括：如後續說明的第一畫素組P1及第二畫素組 P2)組成的畫素陣列PA配置於基板100上排成陣列以及多個第一連接結構181。這些資料線DL延伸交錯這些掃描線SL，且資料線DL的延伸方向垂直於掃描線SL的延伸方向。觸控訊號線130延伸交錯掃描線SL，且資料線DL與觸控訊號線130交替排列。在本實施例中，具有多個畫素組的畫素陣列PA可在掃描線SL與資料線DL的訊號控制下提供顯示區動電場以實現顯示操作。在本實施例中，畫素陣列基板10還包括共用電極160配置於基板100上以及多個第二連接結構182電性連接於共用電極160以及觸控訊號線130之間。如此，共用電極160可在觸控訊號線130的訊號控制與傳遞之下實現觸控感測的操作。因此，畫素陣列基板10可應用於觸控顯示裝置中，以實現觸控與顯示的雙重功能。在此先說明的是，圖1為了清楚表示，而省略繪示觸控訊號線130、共用電極160、第一保護層120以及第二保護層140。
請先參考圖1及圖2A，在本實施例中，基板100的材料可以是玻璃、石英、有機聚合物或是其他可適用的材料，但本發明不以此為限。
如圖1所示，畫素陣列PA設置於基板100上，且畫素陣列PA中的多個畫素組以陣列排列並電性連接至掃描線SL及資料線DL。這些畫素組中的每一者包括多個子畫素，且各子畫素包括薄膜電晶體與連接薄膜電晶體的畫素電極。舉例而言，如圖1所示，畫素組例如包括第一畫素組P1以及第二畫素組P2。第一畫 素組P1電性連接至多條資料線DL中的第一資料線DLn，且n為大於或等於0的正整數。詳細而言，第一畫素組P1可包括第一子畫素PX1及第二子畫素PX2，且第一子畫素PX1及第二子畫素PX2均電性連接至第一資料線DLn。第二畫素組P2可包括第三子畫素PX3及第四子畫素PX4，且第三子畫素PX3及第四子畫素PX4均電性連接至多條資料線DL中的第二資料線DLn+1。以此類推，每一畫素組包括多個連接至相同資料線DL的子畫素。每一畫素組可以包括兩個、三個或更多個子畫素，其子畫素的數量並不以圖1所示為限，而可依據使用者的需求而設置。在本實施例中，各畫素組陣列排列成多列以形成畫素陣列PA，但本發明不以此為限。
請參考圖1及圖2A，在本實施例中，多條掃描線SL線可以成對設置。舉例而言，掃描線SL例如包括掃描線SLm、SLm+1、SLm+2，且m為大於或等於0的正整數，但本發明不以此為限。如圖1所示，掃描線SLm+1與掃描線SLm+2相鄰設置且位於相鄰兩橫列的畫素組(例如：圖1中，第一畫素組P1與其下方的畫素組)之間。請參考圖1及圖2A，資料線DL與觸控訊號線130交錯於掃描線SL，且資料線DL與觸控訊號線130交替排列。如圖2A所示，兩相鄰的資料線DL(例如第一資料線DLn與第二資料線DLn+1)之間及設置有一條觸控訊號線130，而兩相鄰觸控訊號線130之間即設置有一條資料線DL(例如圖2A所示的第二資料線DLn+1)。在本實施例中，基於導電性的考量，掃描線SL、資料線 DL及觸控訊號線130一般是使用金屬材料。然而，本發明不限於此。根據其他實施例，掃描線SL、資料線DL及觸控訊號線130也可以使用其他導電材料例如是包括合金、金屬材料的氧化物、金屬材料的氮化物、金屬材料的氮氧化物或是金屬材料與其他導電材料的堆疊層。在此需注意的是，圖1所示的掃描線SL、資料線DL以及畫素陣列PA中的畫素組的數量僅為示意性，實際上的數量可以使用者的需求而設置，而不以此為限。
如圖1所示，多個畫素組所排成的橫列會位於多條掃描線SL之間。舉例而言，第一畫素組P1及第二畫素組P2所組成的橫列可以位於掃描線SLm及掃描線SLm+1之間。於圖1中，第一畫素組P1及第二畫素組P2下方的多個畫素組所組成的橫列可位於掃描線SLm+2及掃描線SLm+3之間，但本發明不以此為限。在本實施例中，第一畫素組P1中的第一子畫素PX1電性連接至掃描線SLm+1，而第二子畫素PX2電性連接至掃描線SLm。第二畫素組P2中的第三子畫素PX3電性連接至掃描線SLm+1，而第四子畫素PX4電性連接至掃描線SLm。換句話說，在上述的設置下，第一畫素組P1中的第一子畫素PX1與第二子畫素PX2電性連接至第一資料線DLn，並分別電性連接至掃描線SL中的兩者，例如掃描線SLm+1以及掃描線SLm。如此一來，畫素陣列基板10為應用半源極驅動(HSD)架構的技術。半源極驅動架構藉著增加掃描線的數目，可以減半源極配線的數目，以達到源極驅動器(source driver)的使用數量也可以減半之目的。因此，可大幅減少面板模組的成本。
在本實施例中，各子畫素所包括的薄膜電晶體T包括閘極G、半導體層CH以及與半導體層CH電性連接的源極S以及汲極D(如圖6所示)。如圖1所示，第一子畫素PX1的薄膜電晶體T1電性連接畫素電極PE1以及第一資料線DLn。第二子畫素PX2的薄膜電晶體T2電性連接畫素電極PE2以及第一資料線DLn。在本實施例中，如圖1所示，第一子畫素PX1的畫素電極PE1可以直接電性連接薄膜電晶體T1的汲極(未標示)以電性連接至第一資料線DLn，而第二子畫素PX2的畫素電極PE2是透過第一連接結構181電性連接薄膜電晶體T2的汲極D2(標示於圖2C)以電性連接至第一資料線DLn，但本發明不以此為限。依據使用者的需求，也可以使第二子畫素PX2的畫素電極PE2直接電性連接薄膜電晶體T2以電性連接至第一資料線DLn，而第一子畫素PX1的畫素電極PE1是透過第一連接結構181電性連接薄膜電晶體T1以電性連接至第一資料線DLn。
如圖1，第一子畫素PX1與第二子畫素PX2分別位於第一資料線DLn的兩側，且第三子畫素PX3與第四子畫素PX4分別位於第二資料線DLn+1的兩側。第三子畫素PX3的畫素電極PE3是透過第一連接結構181電性連接薄膜電晶體T3的汲極D3以電性連接至第二資料線DLn+1，而第四子畫素PX4的畫素電極PE4 可以直接電性連接薄膜電晶體T4的汲極D4以電性連接至第二資料線DLn+1。
由圖1可知，相鄰的兩條資料線DL的極性可以不同。具體而言，驅動資料線DLn的源極驅動器(未繪示)可以使第一資料線DLn具有第一極性而第二資料線DLn+1具有第二極性，且第一極性與第二極性相反。舉例而言，第一資料線DLn的第一極性例如為正極性(圖1中以+號表示)，而第二資料線DLn+1的第二極性例如為負極性(圖1中以-號表示)。以此類推，第三資料線DLn+2的極性可為正極性而資料線DLn+3~DLn+5的極性則依序為負、正、負等的方式設置。在本實施例中，在畫素陣列基板10的一個畫面期間(frame period)中，這些資料線DL的極性可以轉換一次。舉例來說，如圖1所示，於一個畫面期間中，第一資料線DLn為正極性而第二資料線DLn+1為負極性；而在下一個畫面期間中，第一資料線DLn與第二資料線DLn+1的極性分別轉為負極性及正極性。換言之，本實施例的畫素陣列基板10可以利用行反轉(column inversion)的驅動方式以驅動畫素陣列PA。然而，習知的行反轉驅動方式會使相鄰行上的畫素電極具有相反的極性，因此容易產生豎紋，降低顯示品質。
值得注意的是，在本實施例中，第三子畫素PX3的畫素電極PE3位於第一子畫素PX1的畫素電極PE1與第二子畫素PX2的畫素電極PE2之間，而第二子畫素PX2的畫素電極PE2位於第 三子畫素PX3的畫素電極PE3與第四子畫素PX4的畫素電極PE4之間。詳細而言，如圖1所示，第一畫素組P1中連接至第一資料線DLn的第一子畫素PX1的畫素電極PE1具有第一極性(正極性)，且連接至第一資料線DLn的第二子畫素PX2的畫素電極PE2具有第一極性(正極性)。而第二畫素組P2中連接至第二資料線DLn+1的第三子畫素PX3的畫素電極PE3具有第二極性(負極性)。在上述的設置下，位於第一資料線DLn兩側的第一子畫素PX1與第三子畫素PX3的極性可以相反。此外，連接至第二資料線DLn+1的第四子畫素PX4的畫素電極PE4具有第二極性(負極性)。如此，位於第二資料線DLn+1兩側的第二子畫素PX2與第四子畫素PX4的極性可以相反。換句話說，位於任一條資料線DL兩側的子畫素具有相反的極性，因此本實施例的畫素陣列基板10可以利用行反轉的驅動方式，實現單點反轉(dot inversion)的顯示效果。藉此，畫素陣列基板10可以避免豎紋的產生，提升顯示效果。
然而，上述實現單點反轉顯示方式的方法會受到整合至畫素陣列PA中的觸控訊號線130以及其他訊號走線的影響。以下將簡單說明設置畫素組的方式及結構。
首先，如圖2A所示，將多條掃描線SL、多條資料線DL及多條觸控訊號線130形成於基板100上。接著，如圖2B所示，形成多個薄膜電晶體(例如薄膜電晶體T2、T3、T4)分別電性連接至掃描線SL以及資料線DL。然後，將共用電極160設置於掃 描線SL及資料線DL上且共用電極160於基板100上的正投影不重疊薄膜電晶體於基板100上的正投影。接著，如圖2C所示，將畫素電極(例如畫素電極PE2、PE3、PE4)重疊設置於共用電極160上，並使畫素電極透過接觸孔(例如第一接觸孔V1)電性連接至薄膜電晶體。
舉例而言，如圖1所示，第一子畫素PX1的畫素電極PE1與第四子畫素PX4的畫素電極PE4可直接分別電性連接至薄膜電晶體T1以及薄膜電晶體T4。以第四子畫素PX4為例，如圖2B及圖2C所示，第四子畫素PX4的薄膜電晶體T4包括閘極G4、半導體層CH4以及電性連接半導體層CH4的源極S4及汲極D4。源極S4電性連接至第二資料線DLn+1，而畫素電極PE4電性連接至汲極D4。藉此，靠近所連接的資料線DL的子畫素的畫素電極可以直接電性連接至薄膜電晶體。
接著，將繼續說明子畫素中薄膜電晶體與畫素電極分別位於觸控訊號線相對兩側的設置方法及結構。
圖3A繪示為圖2C沿剖面線A-A’的剖面示意圖。圖3B繪示為圖2C沿剖面線B-B’的剖面示意圖。以下以第二子畫素PX2為例，簡單說明子畫素的製程方法以及結構。如圖2C及3A所示，第二子畫素PX2的薄膜電晶體T2設置於基板100上。薄膜電晶體T2的閘極G2設置於基板100上與掃描線SLm電性連接。基板100與閘極G2上整面地覆蓋一層閘絕緣層110。閘絕緣層110上設置 有半導體層CH2，且半導體層CH2於基板100上的正投影重疊閘極G2。薄膜電晶體T2的源極S2電性連接至第一資料線DLn及半導體層CH2。汲極D2電性連接至半導體層CH2。如圖3B所示，觸控訊號線130可以設置在閘絕緣層110上，與第一資料線DLn、源極S2、汲極D2屬於同一膜層。也就是說，觸控訊號線130是整合在畫素陣列PA(標示於圖1)中。在本實施例中，閘極G2與掃描線SLm可在同一道製程中由相同材質製成，但本發明不以此為限。源極S2、汲極D2與第一資料線DLn可在同一道製程中由相同材質製成，但本發明不以此為限。
類似地，請參考圖2B及圖2C，薄膜電晶體T3包括閘極G3、半導體層CH3以及電性連接半導體層CH3的源極S3及汲極D3。源極S3電性連接至第二資料線DLn+1，故不再贅述。
如圖3A及圖3B所示，接著，在薄膜電晶體T2以及觸控訊號線130上覆蓋一層第一保護膜120。在本實施例中，第一保護層120的材質包括無機絕緣材料，例如(但不限於)：氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。在本實施例中，第一保護膜120是正面地形成於閘絕緣層110上因此還會覆蓋薄膜電晶體T3、T4以及其他的薄膜電晶體，不僅以圖3A所示為限。
在本實施例中，共用電極160形成於第一保護層120上。如圖2B及圖2C所示，可透過圖案化共用電極160以形成電極部162、接觸部166以及連接電極部162及接觸部166的連接部164。 在本實施例中，共用電極160的電極部162於基板100上的正投影重疊子畫素的畫素電極(例如畫素電極PE2、PE3、PE4)於基板100上的正投影。舉例來說，如圖3A所示，電極部162於基板100上的正投影重疊畫素電極PE3於基板100上的正投影。如圖2B及圖2C所示，電極部162還可以重疊其他子畫素的畫素電極，例如：畫素電極PE2及畫素電極PE4，但本發明不以此為限。如圖2B及圖2C所示，接觸部166於基板100上的正投影位於相鄰兩條掃描線SL於基板100上的正投影之間。例如掃描線SLm與其上方的掃描線或掃描線SLm+1與掃描線SL+2之間，但本發明不以此為限。連接部164則可以橫跨掃描線SL(例如掃描線SLm)以連接電極部162及接觸部166。在本實施例中，共用電極160的材質可為透明的導體材料，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁錫氧化物(ATO)、鋁鋅氧化物(AZO)或銦鍺鋅氧化物(IGZO)等金屬氧化物，但本發明不以此為限。
如圖2C、圖3A及圖3B所示，第二保護層140整面地設置於第一保護層120上並覆蓋共用電極160。在本實施例中，第二保護層140的材質包括無機絕緣材料，例如(但不限於)：氧化矽、氮化矽、氮氧化矽或上述至少二種材料的堆疊層。接著，在第一保護層120及第二保護層140中形成貫穿第一保護層120及第二保護層140的第一接觸孔V1。第一接觸孔V1於基板100上的正投影重疊汲極D2於基板100上的正投影，以暴露出汲極D2。在 本實施例中，形成第一接觸孔V1的方法包括微影蝕刻或雷射鑽孔，但本發明不以此為限。
如圖2C、圖3A及圖3B所示，畫素電極(例如畫素電極PE2、PE3、PE4)形成於第二保護層140上。在本實施例中，共用電極160位於畫素電極(例如圖3A所示的畫素電極PE3)與基板100之間。也就是說，本實施例的畫素陣列基板10是畫素電極在上(top pixel electrode)的架構。在本實施例中，畫素電極PE2、PE3、PE4還包括多個狹縫190，但本發明不以此為限。
在本實施例中，相較於畫素電極PE2、PE3，畫素電極PE4可以直接透過第一保護層120與第二保護層140上的接觸孔電性連接至薄膜電晶體T4的汲極D4。畫素電極PE2、PE3、PE4的材質可為透明的導體材料，例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、鋁錫氧化物(ATO)、鋁鋅氧化物(AZO)或銦鍺鋅氧化物(IGZO)等金屬氧化物，但本發明不以此為限。
值得注意的是，如圖1及圖2C所示，相較於鄰近第二資料線DLn+1設置的第四子畫素PX4，其薄膜電晶體T4與畫素電極PE4之間不存在觸控訊號線130。位於第三子畫素PX3與第四子畫素PX4之間的第二子畫素PX2的薄膜電晶體T2與畫素電極PE2之間存在觸控訊號線130。此外，如圖1及圖2C所示，位於第一子畫素PX1與第二子畫素PX2之間的第三子畫素PX3的薄膜電晶體T3與畫素電極PE3之間也會存在觸控訊號線130(圖1為了圖 式清楚，省略繪示觸控訊號線130，實際上觸控訊號線130會位於畫素電極PE2與畫素電極PE3之間)。換句話說，與觸控訊號線130屬於相同膜層的汲極D2、D3無法跨線以與對應的畫素電極PE2、PE3重疊。
在本實施例中，第一連接結構181可與畫素電極PE2、PE3在同一道製程中，以相同材料完成。換句話說，第一連接結構181可與畫素電極PE2、PE3屬於相同膜層。在上述的設置下，第一連接結構181與畫素電極PE2、PE3均配置於第二保護層140上，因此可以使第二子畫素PX2的畫素電極PE2橫跨觸控訊號線130以電性連接至薄膜電晶體T2。具體而言，如圖2C及圖3A所示，第一連接結構181於基板100上的正投影部分對應觸控訊號線130於基板100上的正投影。如此一來，第一連接結構181橫跨觸控訊號線130以電性連接畫素電極PE2，且共形地填入第一接觸孔V1，以電性連接暴露的薄膜電晶體T2的汲極D2。藉此，第一連接結構181能電性連接於薄膜電晶體T2與畫素電極PE2之間，作為橫跨觸控訊號線130的橋梁。相似地，第三子畫素PX3的畫素電極PE3也可以藉由橫跨觸控訊號線130的第一連接結構181以電性連接薄膜電晶體T3。藉此，第一連接結構181能電性連接於薄膜電晶體T3與畫素電極PE3之間，作為橫跨觸控訊號線130的橋梁。
簡言之，在上述的設置下，除了可以透過與製作畫素電 極PE2、PE3、PE4相同的步驟中以一道光罩同時完成畫素電極PE2、PE3、PE4以及第一連接結構181的設置，還可以解決跨越觸控訊號線130的問題，不需繞線而可以直接完成畫素電極PE2、PE3與所對應的第一資料線DLn及第二資料線DLn+1的電性連接。因此，可以簡化畫素陣列基板10的製造工藝以及降低製造成本。此外，透過上述第一連接結構181的設置，還可以將第三子畫素PX3的畫素電極PE3設置於第一子畫素PX1的畫素電極PE1與第二子畫素PX2的畫素電極PE2之間，及將第二子畫素PX2的畫素電極PE2設置於第三子畫素PX3的畫素電極PE3與第四子畫素PX4的畫素電極PE4之間。如此，位於第一資料線DLn兩側的第一子畫素PX1的畫素電極PE1與第三子畫素PX3的畫素電極PE3的極性可以相反。因此，本實施例的畫素陣列基板10可以達到利用行反轉的驅動方式，實現單點反轉的顯示效果。藉此，畫素陣列基板10可以避免豎紋的產生，提升顯示效果。
請再參考圖2C及圖3B，在本實施例中，畫素陣列基板10還可透過第二連接結構182將共用電極160電性連接至觸控訊號線130。詳細而言，如圖3A及圖3B所示，於形成第一接觸孔V1的同時，可以同時形成貫穿第一保護層120與第二保護層140的第二接觸孔V2。第二接觸孔V2於基板100上的正投影重疊觸控訊號線130於基板100上的正投影，以暴露出觸控訊號線130。在本實施例中，形成第二接觸孔V2的方法包括微影蝕刻或雷射鑽 孔，但本發明不以此為限。
接著，形成貫穿第二保護層140的第三接觸孔V3。第三接觸孔V3於基板100上的正投影重疊共用電極160的接觸部166於基板100上的正投影。具體而言，第三接觸孔V3於基板100上的正投影位於接觸部166於基板100上的正投影之內，以暴露出接觸部166。在本實施例中，形成第三接觸孔V3的方法包括微影蝕刻或雷射鑽孔，但本發明不以此為限。
然後，在形成畫素電極(例如畫素電極PE2)以及第一連接結構181的同時，形成第二連接結構182於第二保護層140上。也就是說，第二連接結構182與畫素電極為相同膜層。在本實施例中，第二連接結構182於基板100上的正投影可以重疊觸控訊號線130以及共用電極160的接觸部166於基板100上的正投影。如圖3B所示，第二連接結構182可以共形地填入第二接觸孔V2中以電性連接觸控訊號線130，且第二連接結構182還可以共形地填入第三接觸孔V3中以電性連接接觸部166。在上述的設置下，共用電極160可通過第二連接結構182電性連接觸控訊號線130而實現內嵌式觸控的技術。如此，不須使用另外工序製作觸控訊號線130以簡化製作工藝，更可以節省光罩的使用，進一步降低製作成本。
下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，關於省略了相同技 術內容的部分說明可參考前述實施例，下述實施例中不再重複贅述。
圖4A繪示為本發明另一實施例的畫素陣列基板的掃描線、資料線與觸控訊號線的局部放大上視示意圖。圖4B繪示為本發明一實施例的畫素陣列基板的共用電極的局部放大上視示意圖。圖4C繪示為本發明另一實施例的畫素陣列基板的局部放大上視示意圖。圖5繪示為圖4C沿剖面線C-C’的剖面示意圖。以下先簡單說明畫素陣列基板10A的製作方法。請參考圖2A及圖4A，圖4A與圖2A所繪示的掃描線SL、資料線DL及觸控訊號線130相似，故於此不再贅述。接著，請參考圖4B，將共用電極160A設置於基板100上覆蓋部分掃描線SL、資料線DL及觸控訊號線130。然後，將畫素電極(例如畫素電極PE2、PE3、PE4)重疊設置於共用電極160A上以透過薄膜電晶體(例如薄膜電晶體T2、T3、T4)與掃描線SL及資料線DL電性連接。
請參考圖2C及圖4C，本實施例的畫素陣列基板10A與圖2C的畫素陣列基板10相似，主要的差異在於：共用電極160A的接觸部166A於基板100上的正投影重疊觸控訊號線130於基板100上的正投影。如圖4C及圖5所示，第一保護層120中具有貫穿第一保護層120的第二貫孔V2’。第二貫孔V2’於基板100上的正投影重疊觸控訊號線130於基板100上的正投影，以暴露出觸控訊號線130。共用電極160A設置於第一保護層120上且接觸部 166A共形地填入第二接觸孔V2’以電性連接觸控訊號線130。在本實施例中，第二保護層140可整面地設置於第一保護層120上覆蓋共用電極160A，並共形地填入第二接觸孔V2’中，但本發明不以此為限。在上述的設置下，相較於畫素陣列基板10，可不透過第二連接結構182而直接將共用電極160A電性連接至觸控訊號線130，以實現內嵌式觸控的技術。如此，畫素陣列基板10A可以更簡化製作工藝，並進一步降低製作成本。此外，畫素陣列基板10A還可獲致與上述實施例類似的技術功效。
圖6繪示為本發明另一實施例的畫素陣列基板的剖面示意圖。請參考圖3A、圖3B及圖6，本實施例的畫素陣列基板10B與圖3A、圖3B的畫素陣列基板10相似，主要的差異在於：畫素陣列基板10B還包括了平坦層170。平坦層170配置於區域A及區域B中的第一保護層120上，且第二保護層140配置於平坦層170上。也就是說，平坦層170位於第一保護層120與第二保護層140之間。在本實施例中，區域A所示範為例如可等同於圖3A所示的薄膜電晶體T2及第一接觸孔V1所在的相對位置圖，而區域B所示範為例如可等同於圖3B所示的觸控訊號線130與第二接觸孔V2所在的相對位置圖。
如圖6所示，共用電極160配置於平坦層170與第二保護層140之間。平坦層170具有開口O1。第二保護層140可以填入開口O1中。第一保護層120與第二保護層140中還具有貫穿第 一保護層120與第二保護層140的第一接觸孔V1。第一接觸孔V1重疊薄膜電晶體T的汲極D，以暴露汲極D。此外，第一接觸孔V1於基板100上的正投影位於開口O1於基板100上的正投影之內。在本實施例中，畫素電極PE與第一連接結構181設置於第二保護層140上，且第一連接結構181共形地填入第一接觸孔V1中以電性連接汲極D。在本實施例中，畫素電極PE可以重疊共用電極160以產生電場，藉此可以轉動顯示裝置中的液晶分子(未繪示)。在本實施例中，平坦層170的材質包括有機絕緣材料，例如是(但不限於)：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
如圖6所示，第一保護層120與第二保護層140中還包括貫穿第一保護層120與第二保護層140的第二接觸孔V2。在本實施例中，平坦層170不重疊第二接觸孔V2。第二保護層140還包括貫穿第二保護層140的第三接觸孔V3。第二接觸孔V2暴露觸控訊號線130，而第三接觸孔V3暴露共用電極160。如此，第二連接結構182可以透過第二接觸孔V2電性連接觸控訊號線130，並透過第三接觸孔V3電性連接共用電極160，以將共用電極160電性連接至觸控訊號線130。在上述的設置下，平坦層170可提供畫素陣列基板10B更加平坦的表面，提升顯示品質及性能。畫素陣列基板10B還可獲致與上述實施例類似的技術功效。
圖7繪示為本發明又一實施例的畫素陣列基板的畫素陣 列示意圖。請參考圖1及圖7，本實施例的畫素陣列基板10C與圖1的畫素陣列基板10相似，主要的差異在於：第一畫素組P1的第一子畫素PX1與第二子畫素PX2位於第一資料線DLn與第二資料線DLn+1之間。第二畫素組P2的第三子畫素PX3與第四子畫素PX4位於第二資料線DLn+1與第三資料線DLn+2之間。從另一角度而言，第一畫素組P1與第二畫素組P2分別位於第二資料線DLn+1的相對兩側。在本實施例中，第一子畫素PX1與第二子畫素PX2電性連接至第一資料線DLn，而第三子畫素PX3與第四子畫素PX4電性連接至第二資料線DLn+1。如圖7所示，第二子畫素PX2可透過第一連接結構181橫跨位於畫素電極PE1與畫素電極PE2之間的觸控訊號線(未繪示)。在上述的設置下，連接至相同資料線DL的子畫素可以位於相鄰兩條資料線DL之間。
在本實施例中，第一資料線DLn具有第一極性(正極性)，而第二資料線DLn+1具有第二極性(負極性)。由於第一畫素組P1電性連接至第一資料線DLn，因此第一子畫素PX1與第二子畫素PX2具有正極性。第二畫素組P2電性連接至第二資料線DLn+1，因此第三子畫素PX3與第四子畫素PX4具有負極性。如此一來，相鄰兩個畫素組的極性可以對應所連接的資料線DL的極性。也就是說，在採用行反轉驅動之下，位於任一資料線DL兩側的畫素組可具有相反的極性。藉此，畫素陣列基板10C可以利用行反轉的驅動方式，實現雙點反轉(two dots inversion)的顯示效果。藉此， 畫素陣列基板10C可以避免豎紋的產生，提升顯示效果，還可獲致與上述實施例類似的技術功效。
圖8繪示為本發明再一實施例的畫素陣列基板的畫素陣列示意圖。請參考圖1及圖8，本實施例的畫素陣列基板10D與圖1的畫素陣列基板10相似，主要的差異在於：畫素陣列基板10D更包括第三畫素組P3。第三畫素組P3包括第五子畫素PX5以及第六子畫素PX6。第五子畫素PX5與第六子畫素PX6電性連接至第三資料線DLn+2，且分別位於第三資料線DLn+2的相對兩側。相較於一畫素組P1與第二畫素組P2，第三畫素組P3中的第五子畫素PX5與第六子畫素PX6均直接電性連接至其所靠近的第三資料線DLn+2。也就是說，第五子畫素PX5與第六子畫素PX6的極性與第三資料線DLn+2相同。因此，當第三資料線DLn+2具有第一極性(正極性)時，第五子畫素PX5與第六子畫素PX6也具有正極性。
在本實施例中，由於畫素電極PE5下方的畫素電極PE7是電性連接至相鄰第二資料線DLn+1，因此PE7的極性(負極性)可與PE5(正極性)的極性相反。此外，畫素電極PE6下方的畫素電極PE8是電性連接至相鄰資料線DLn+3，因此PE8的極性(負極性)可與PE6(正極性)的極性相反。藉此，電性連接第三資料線DLn+2的畫素電極PE5、PE6、PE7、PE8，於直行的方向上仍能實現點反轉的顯示效果。藉此，畫素陣列基板10D可以避免豎 紋的產生，提升顯示效果，還可獲致與上述實施例類似的技術功效。
綜上所述，本發明一實施例的畫素陣列基板可以透過在製作畫素電極的相同步驟中同時完成畫素電極以及第一連接結構的設置，因此不需繞線而可以直接完成畫素電極與所對應的資料線的電性連接，以解決跨越觸控訊號線的問題。藉此，可以簡化畫素陣列基板的製造工藝並降低製造成本。
此外，透過上述第一連接結構的設置，還可以將第三子畫素的畫素電極設置於第一子畫素的畫素電極與第二子畫素的畫素電極之間，及將第二子畫素的畫素電極設置於第三子畫素的畫素電極與第四子畫素的畫素電極之間。如此，位於第一資料線兩側的第一子畫素的畫素電極與第三子畫素的畫素電極可以分別電性連接至兩條極性相反的資料線，而使第一子畫素的畫素電極與第三子畫素的畫素電極具有相反的極性。因此，本實施例的畫素陣列基板可以達到利用行反轉的驅動方式，實現單點反轉的顯示效果。藉此，畫素陣列基板可以避免豎紋/搖頭紋的產生，提升顯示效果。
另外，還可以在製作畫素電極時，同時製作第二連接結構，且共用電極可通過第二連接結構電性連接觸控訊號線而實現內嵌式觸控的技術。如此，不須使用另外工序製作觸控訊號線以簡化製作工藝，更可以節省光罩的使用，進一步降低製作成本。
此外，畫素陣列基板還可以直接將共用電極電性連接至觸控訊號線，以實現內嵌式觸控的技術。如此，畫素陣列基板可以更簡化製作工藝，並進一步降低製作成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:畫素陣列基板
100:基板
130:觸控訊號線
160:共用電極
162:電極部
164:連接部
166:接觸部
181:第一連接結構
182:第二連接結構
190:狹縫
A-A’、B-B’:剖面線
CH2、CH3、CH4:半導體層
D2、D3、D4:汲極
DL:資料線
DLn:第一資料線
DLn+1:第二資料線
DLn+2:第三資料線
G2、G3、G4:閘極
PE2、PE3、PE4:畫素電極
PX2:第二子畫素
PX3:第三子畫素
PX4:第四子畫素
S2、S3、S4:源極
SL、SLm、SLm+1、SLm+2:掃描線
T2、T3、T4:薄膜電晶體
V1:第一接觸孔
V2:第二接觸孔
V3:第三接觸孔

Claims (13)

  1. 一種畫素陣列基板，包括：一基板；多條掃描線配置於該基板上；多條資料線配置於該基板上，該些資料線延伸交錯該些掃描線，且該些資料線包括一第一資料線；多條觸控訊號線配置於該基板上，各該觸控訊號線延伸交錯該些掃描線，且該些資料線與該些觸控訊號線交替排列；多個畫素組配置於該基板上，排成陣列，該些畫素組中的每一者包括多個子畫素，各該子畫素包括一薄膜電晶體與連接於該薄膜電晶體的一畫素電極；以及多個第一連接結構，該些第一連接結構於該基板上的正投影部分對應重疊該些觸控訊號線於該基板上的正投影，其中該些第一連接結構的其中一者橫跨該些觸控訊號線的其中一者，以電性連接於該薄膜電晶體與該畫素電極之間，其中該些畫素組包括一第一畫素組，該第一畫素組包括一第一子畫素以及一第二子畫素電性連接至該第一資料線，且該第一子畫素或該第二子畫素的其中一者透過該些第一連接結構的其中一者以電性連接至該第一資料線，其中該第一子畫素與該第二子畫素分別電性連接至該些掃描線中的其中二者； 其中該第一子畫素與該第二子畫素分別位於該些掃描線中的其中該二者之間。
  2. 如申請專利範圍第1項所述的畫素陣列基板，更包括：一共用電極配置於該基板上，該共用電極的部分重疊該些畫素組；以及多個第二連接結構，該些第二連接結構於該基板上的正投影對應重疊該共用電極於該基板上的正投影以及該些觸控訊號線的其中一者於該基板上的正投影，且該些第二連接結構的一者電性連接於該共用電極以及該些觸控訊號線的其中一者之間。
  3. 如申請專利範圍第2項所述的畫素陣列基板，其中該些第一連接結構、該些第二連接結構與該畫素電極為相同膜層。
  4. 如申請專利範圍第2項所述的畫素陣列基板，其中該共用電極位於該畫素電極與該基板之間，且該畫素電極具有多個狹縫。
  5. 如申請專利範圍第2項所述的畫素陣列基板，更包括：一第一保護層，該第一保護層覆蓋該些觸控訊號線及該薄膜電晶體，該共用電極配置於該第一保護層上；以及一第二保護層，該第二保護層覆蓋該共用電極，該畫素電極、該些第一連接結構與該些第二連接結構配置於該第二保護層上，其中該些第一連接結構的其中一者藉由貫穿該第一保護層與該第二保護層的一第一接觸孔而接觸該其中一個子畫素的該薄膜 電晶體，其中該些第二連接結構的其中一者藉由貫穿該第一保護層與該第二保護層的一第二接觸孔而接觸該其中一條觸控訊號線，且該第二連接結構藉由貫穿該第二保護層的一第三接觸孔而接觸該共用電極。
  6. 如申請專利範圍第5項所述的畫素陣列基板，其中該第一保護層及該第二保護層的材質包括無機絕緣材料。
  7. 如申請專利範圍第5項所述的畫素陣列基板，更包括：一平坦層配置於該第一保護層與該第二保護層之間，該共用電極配置於該平坦層與該第二保護層之間，且該平坦層具有一開口，該第一接觸孔於該基板上的正投影位於該開口於該基板上的正投影內。
  8. 如申請專利範圍第7項所述的畫素陣列基板，其中該平坦層的材質包括有機絕緣材料。
  9. 如申請專利範圍第1項所述的畫素陣列基板，更包括：一共用電極配置於該基板上，該共用電極的部分重疊該些畫素組；以及一第一保護層，該第一保護層覆蓋該些觸控訊號線及該薄膜電晶體，該共用電極配置於該第一保護層；以及一第二保護層，該第二保護層覆蓋該共用電極，而該畫素電極與該些第一連接結構配置於該第二保護層上， 其中該些第一連接結構的其中一者藉由貫穿該第一保護層與該第二保護層的一第一接觸孔而接觸該其中一個子畫素的該薄膜電晶體，其中該共用電極藉由貫穿該第一保護層的一第二接觸孔而接觸該其中一條觸控訊號線，且該第二保護層共形地填入該第二接觸孔。
  10. 如申請專利範圍第1項所述的畫素陣列基板，更包括：一第二畫素組，該第二畫素組包括一第三子畫素，該第三子畫素電性連接至該些資料線中的一第二資料線，且該第三子畫素位於該第一子畫素與該第二子畫素之間，其中該第三子畫素透過該些第一連接結構的其中另一者以電性連接至該第二資料線，其中該第一資料線具有一第一極性，該第二資料線具有一第二極性，且該第一極性相反於該第二極性，其中該第一子畫素與該第二子畫素的極性與該第一資料線相同，且該第三子畫素的極性與該第二資料線相同。
  11. 如申請專利範圍第1項所述的畫素陣列基板，更包括：一第二畫素組，該第二畫素組包括一第三子畫素以及一第四子畫素分別電性連接至該些資料線中的一第二資料線，且該第三 子畫素或該第四子畫素的其中一者透過該第一連接結構的其中另一者以電性連接至該第二資料線，其中該第一畫素組與該第二畫素組分別位於該第二資料線的相對兩側，其中該第一資料線具有一第一極性，該第二資料線具有一第二極性，且該第一極性相反於該第二極性，其中該第一子畫素與該第二子畫素的極性與該第一資料線相同，且該第三子畫素與該第四子畫素的極性與該第二資料線相同。
  12. 如申請專利範圍第1項所述的畫素陣列基板，更包括：一第二畫素組，該第二畫素組包括一第三子畫素以及一第四子畫素分別電性連接至該些資料線中的一第二資料線，該第三子畫素透過該第一連接結構的其中另一者以電性連接至該第二資料線，且該第三子畫素位於該第一子畫素與該第二子畫素之間，該第二子畫素位於該第三子畫素與該第四子畫素之間，其中該第一資料線具有一第一極性，該第二資料線具有一第二極性，且該第一極性相反於該第二極性，其中該第一子畫素與該第二子畫素的極性與該第一資料線相同，且該第三子畫素與該第四子畫素的極性與該第二資料線相同。
  13. 如申請專利範圍第12項所述的畫素陣列基板，更包括： 一第三畫素組，該第三畫素組包括一第五子畫素以及一第六子畫素分別電性連接至該些資料線中的一第三資料線，且該第五子畫素或該第六子畫素直接電性連接至該第三資料線，其中該第五子畫素與該第六子畫素分別位於該第三資料線的相對兩側，其中該第三資料線具有該第一極性，且該第五子畫素與該第六子畫素的極性與該第三資料線相同。
TW108116206A 2019-05-10 2019-05-10 畫素陣列基板 TWI695367B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108116206A TWI695367B (zh) 2019-05-10 2019-05-10 畫素陣列基板
CN202010017176.3A CN111198464B (zh) 2019-05-10 2020-01-08 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108116206A TWI695367B (zh) 2019-05-10 2019-05-10 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI695367B true TWI695367B (zh) 2020-06-01
TW202042206A TW202042206A (zh) 2020-11-16

Family

ID=70744649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116206A TWI695367B (zh) 2019-05-10 2019-05-10 畫素陣列基板

Country Status (2)

Country Link
CN (1) CN111198464B (zh)
TW (1) TWI695367B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113703236B (zh) * 2021-08-18 2023-05-02 Tcl华星光电技术有限公司 显示面板及其阵列基板
CN113985671B (zh) * 2021-10-28 2023-09-29 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201643643A (zh) * 2015-06-05 2016-12-16 群創光電股份有限公司 觸控顯示裝置
US20170192569A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Touch screen-integrated display device and method for fabricating the same
TW201903573A (zh) * 2017-06-08 2019-01-16 友達光電股份有限公司 觸控面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102513640B1 (ko) * 2016-09-30 2023-03-23 엘지디스플레이 주식회사 터치스크린 내장형 표시장치 및 이의 구동방법
CN107085487B (zh) * 2017-04-28 2020-04-14 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
TWI649607B (zh) * 2017-11-20 2019-02-01 友達光電股份有限公司 畫素結構及曲面顯示裝置
CN108446051B (zh) * 2018-03-16 2020-10-30 深圳市华星光电技术有限公司 阵列基板及触控显示装置
CN108628047B (zh) * 2018-04-02 2021-07-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
TWI690917B (zh) * 2019-03-13 2020-04-11 友達光電股份有限公司 畫素陣列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201643643A (zh) * 2015-06-05 2016-12-16 群創光電股份有限公司 觸控顯示裝置
US20170192569A1 (en) * 2015-12-31 2017-07-06 Lg Display Co., Ltd. Touch screen-integrated display device and method for fabricating the same
TW201903573A (zh) * 2017-06-08 2019-01-16 友達光電股份有限公司 觸控面板

Also Published As

Publication number Publication date
CN111198464A (zh) 2020-05-26
CN111198464B (zh) 2022-08-09
TW202042206A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
US9196640B2 (en) Array substrate with a gate driver on array (GOA) circuit and display device
US9778526B2 (en) Display panel and pixel array thereof
TWI424234B (zh) 畫素陣列、聚合物穩定配向液晶顯示面板以及光電裝置
US9791733B2 (en) Array substrate, manufacture method thereof, and display device
WO2017219702A1 (zh) 一种显示基板、其制作方法及显示装置
KR20080009796A (ko) 어레이 기판 및 이를 갖는 표시패널
JP2018063348A (ja) 液晶表示パネルおよび液晶表示装置
WO2021016745A1 (zh) 显示基板、显示装置、显示基板的制作方法及驱动方法
US11231800B2 (en) Touch substrate, touch screen, and touch display apparatus
WO2015096209A1 (zh) 一种内嵌式触控阵列基板结构
TW201508928A (zh) 液晶顯示器的陣列基板
US20210303093A1 (en) Array substrate and method for manufacturing same, and display device
CN103811499A (zh) 薄膜晶体管阵列面板及其制造方法
WO2018054098A1 (zh) 阵列基板及其制造方法、显示面板和显示设备
JP2020529642A (ja) タッチ表示基板および表示装置
TWI695367B (zh) 畫素陣列基板
WO2023217261A1 (zh) 显示面板和显示装置
TW201743118A (zh) 顯示面板
WO2019169975A1 (zh) 显示基板、显示面板、显示装置及显示基板的制备方法
JP2007248903A (ja) 液晶表示装置及び液晶表示装置の製造方法
TWI439778B (zh) 畫素陣列基板及顯示面板
US9134565B2 (en) Pixel unit and display panel having the same
JP2015197584A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
TWI628497B (zh) 畫素結構
WO2020237731A1 (zh) 阵列基板及其制作方法与显示装置