TWI431777B - 高電壓金氧半導體電晶體及其製作方法 - Google Patents
高電壓金氧半導體電晶體及其製作方法 Download PDFInfo
- Publication number
- TWI431777B TWI431777B TW100100683A TW100100683A TWI431777B TW I431777 B TWI431777 B TW I431777B TW 100100683 A TW100100683 A TW 100100683A TW 100100683 A TW100100683 A TW 100100683A TW I431777 B TWI431777 B TW I431777B
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier
- region
- drift
- high voltage
- regions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000000605 extraction Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 21
- 239000007943 implant Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 101100079529 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NDD1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係相關於一種高電壓金氧半導體(high voltage metal-oxide-semiconductor，HVMOS)電晶體，尤指一種可改善熱載子(hot carrier)效應之高電壓金氧半導體電晶體以及相關之高電壓金氧半導體電晶體製作方法。
當一金氧半導體電晶體被施加高電場應力(stress)時，在用以將載子由源極(source)傳送至汲極(drain)的一通道(channel)上，亦會出現極強的垂直電場，該通道中的部分載子會因此被強制注入閘極(gate)，造成矽/二氧化矽(Si/SiO2)介面的破壞。請參照第1圖，其為一N型金氧半導體電晶體(N-type metal-oxide-semiconductor，NMOS)的示意圖。該N型金氧半導體電晶體包含有位於一基板SUB上之一P井(P well)、由兩個間隔元件(spacer)SP所保護之一多晶矽閘極(gate poly)PO以及分別位在兩載子汲取漂移區(carrier drain drift region)NDD中的兩載子附加區(carrier plus region)N+。當該N型金氧半導體電晶體被啟動而進入一開啟狀態(on-state)時，多晶矽閘極PO之下會形成一通道NC，以透過載子汲取漂移區NDD以及載子附加區N+來連結該汲極以及該源極。當該閘極的一偏壓電壓被提昇到如同該汲極的一偏壓電壓一樣高時，即可說該N型金氧半導體電晶體承受著高電場應力，在這樣的情況之下，通道NC的周邊會建立起一強力電場，而熱載子(hot carrier)，亦即負載有極高能量的載子，會被強制注入多晶矽閘極PO，並被限制在一閘極氧化層(gate oxide layer)之中，對該N型金氧半導體電晶體造成永久性的傷害，而閘極電壓亦因此無法有效地控制通道的傳導性。
對於應用高電壓製程所產生的一習知高電壓金氧半導體電晶體(high voltage MOS，HVMOS)而言，通道熱載子可能會導致十分嚴重的問題。舉例來說，當一高電壓金氧半導體電晶體在最大操作電壓下運作或是承受高電場應力的情況過久，閥值電壓(threshold voltage)亦會因此而有所漂移而造成永久傷害。請參照第2圖，其為當一習知高電壓金氧半導體電晶體在最大運作電壓下操作時，該電晶體之一閥值電壓Vt的變化相對於時間的變化之示意圖。假若在140℃的溫度之下，該習知高電壓金氧半導體電晶體的閘極與汲極均承受20V的最大運作電壓，由圖可知，在24小時之後，其閥值電壓Vt會有大約150%的漂移。
於是，為了製造更加可靠的半導體產品，高電壓金氧半導體電晶體的熱載子問題仍需要解決以及改進，以使得閥值電壓在各種情況下皆能維持穩定。
有鑑於此，本發明提供了一種高電壓金氧半導體(high voltage metal-oxide-semiconductor，HVMOS)電晶體以及相關之製作方法，以改善通道熱載子的問題。
依據本發明之一實施例，其提供了一種高電壓金氧半導體電晶體，包含有：一多晶矽閘極(gate poly)，其中當該高電壓金氧半導體電晶體被啟動時，該多晶矽閘極在一深度方向之一投影區域會產生一通道；兩載子汲取漂移區(carrier drain drift region)，分別位於該多晶矽閘極之該投影區域旁，其中該兩載子汲取漂移區之中至少一載子汲取漂移區具有一漸變雜質(gradient doping)濃度；以及兩載子附加區(carrier plus region)，分別位於該兩載子汲取漂移區之中，其中當該高電壓金氧半導體電晶體被啟動時，該兩載子附加區以及該兩載子汲取漂移區分別藉由該通道與相對應之一方互相連結。
依據本發明之另一實施例，其提供了一種高電壓金氧半導體電晶體的製作方法，包含有：形成一多晶矽閘極；於該多晶矽閘極之一投影區域旁，分別形成兩載子汲取漂移區，其中該兩載子汲取漂移區之中至少一載子汲取漂移區具有一漸變雜質濃度；以及於該兩載子汲取漂移區之中，分別形成兩載子附加區。
請參照第3圖，其為依據本發明之一實施例來製作一高電壓金氧半導體電晶體(high voltage metal-oxide-semiconductor，HVMOS)中之一N型載子汲取漂移區(N-type carrier drain drift region，NDD region)的部分流程示意圖。首先，在一基板SUB上的一多晶矽閘極之預定位置設置一光阻(photo resist) PR，並以一第一傾斜角度θ1(例如：7°到45°之間的其中一角度)來執行一第一N型雜質佈植(doping implantation)以形成一第一佈植區NDD1，如圖中的箭頭所示。接下來，在不同方向分別以一第二傾斜角度θ2與一第三傾斜角度θ3來執行一第二N型雜質佈植與一第三N型雜質佈植，以形成一第二佈植區NDD2。請參照第4圖來進一步了解該第二N型雜質佈植與該第三N型雜質佈植的細節。第4圖為第3圖中該第二N型雜質佈植與該第三N型雜質佈植的前視示意圖，該些箭頭記號分別代表執行該第二N型雜質佈植與該第三N型雜質佈植的角度。最後，在一第四傾斜角度θ4執行一第四N型雜質佈植以形成一第三佈植區NDD3。
請參照第5圖以更加清楚地了解前述的流程。第5圖為第3圖中的製作流程之一俯瞰示意圖。經由第3圖、第4圖以及第5圖，應可清楚地看出上述流程所產生的一載子汲取漂移區(包括有第一佈植區NDD1、第二佈植區NDD2以及第三佈植區NDD3)具有漸變雜質(gradient doping)濃度，在該載子汲取漂移區，雜質的濃度會隨所在區域的不同而漸增或漸減。在此實施例中，假設第一佈植區NDD1具有25%的濃度(亦即，在四次的佈植之中，第一佈植區NDD1僅受到其中一次佈植的處理影響)，而第二佈植區NDD2則會具有75%的濃度(亦即，在四次的佈植之中，第二佈植區NDD2僅受到其中三次佈植的處理影響)，最後，第三佈植區NDD3則會具有100%的濃度(亦即，第三佈植區NDD3會受到完整的四次佈植的處理影響)。
請參照第6圖，其為依據本發明之一實施例所實現之一N型高電壓金氧半導體電晶體N1的結構示意圖。N型高電壓金氧半導體電晶體N1具有由兩個間隔元件(spacer) SP所保護之一多晶矽閘極(gate poly) PO以及分別位在兩載子汲取漂移區(包含有第一佈植區NDD1、第二佈植區NDD2以及第三佈植區NDD3)中的兩載子附加區N+。當該N型金氧半導體電晶體N1承受高電場應力時，該些載子汲取漂移區中的漸次分佈的雜質濃度會減少熱載子的產生，是故閥值電壓的漂移問題便可大幅地獲得改善。
上述之設計流程僅為本發明之一較佳實施例，並非用來限制本發明之範圍。舉例來說，該些具有漸變雜質濃度的載子汲取漂移區亦可應用一熱擴散(thermal diffusion)處理來加以產生，而這一類設計上的變化亦屬於本發明的範疇之內。
總結來說，本發明提供了一種高電壓金氧半導體電晶體以及相關之製作方法，經由製作具有漸變雜質濃度的載子汲取漂移區，可大幅降低熱載子的數量以及通道熱載子的問題，而閥值電壓飄移的問題亦可因而獲得改善。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
N1．．．N型高電壓金氧半導體電晶體
NC．．．通道
NDD．．．載子汲取漂移區
NDD1．．．第一佈植區
NDD2．．．第二佈植區
NDD3．．．第三佈植區
N+．．．載子附加區
PO．．．多晶矽閘極
PR．．．光阻
SP．．．間隔元件
SUB．．．基板
Vt．．．閥值電壓
θ2、θ3．．．角度
第1圖為習知N型金氧半導體電晶體的示意圖。
第2圖為習知高電壓金氧半導體電晶體之閥值電壓變化在該電晶體操作於最大運作電壓之下相對於時間變化的示意圖。
第3圖為依據本發明之一實施例來製作一高電壓金氧半導體電晶體中之一N型載子汲取漂移區的部分流程示意圖。
第4圖為第3圖中該第二雜質佈植與該第三雜質佈植的前視示意圖。
第5圖為第3圖中的製作流程之一俯瞰示意圖。
第6圖為依據本發明之一實施例所實現之一N型高電壓金氧半導體電晶體的結構示意圖。
N1．．．N型高電壓金氧半導體電晶體
PO．．．多晶矽閘極
NDD1．．．第一佈植區
NDD2．．．第二佈植區
NDD3．．．第三佈植區
N+．．．載子附加區
SP．．．間隔元件
SUB．．．基板
Claims (14)
- 一種高電壓金氧半導體(high voltage metal-oxide-semiconductor，HVMOS)電晶體，包含有：一多晶矽閘極(gate poly)，其中當該高電壓金氧半導體電晶體被啟動時，該多晶矽閘極在一深度方向(thickness direction)之一投影(projected)區域會產生一通道(channel)；兩載子汲取漂移區(carrier drain drift region)，分別位於該多晶矽閘極之該投影區域旁；以及兩載子附加區(carrier plus region)，分別位於該兩載子汲取漂移區之中，每個該載子附加區係完全被每個所對應的該載子汲取漂移區包圍，其中當該高電壓金氧半導體電晶體被啟動時，該兩載子附加區以及該兩載子汲取漂移區分別藉由該通道來與相對應之一方互相連結，且至少一該載子汲取漂移區包含一第一區、一第二區以及一第三區從該通道依序設置到該兩載子附加區，至少一該載子汲取漂移區具有一漸變雜質(gradient doping)濃度從該第一區、該第二區往該第三區遞增，且該載子附加區與該第一區、該第二區以及該第三區中的至少兩者直接接觸。
- 如申請專利範圍第1項所述之高電壓金氧半導體電晶體，其中該兩載子汲取漂移區中每一載子汲取漂移區均具有該漸變雜質濃度。
- 如申請專利範圍第1項所述之高電壓金氧半導體電晶體，其中該高電壓金氧半導體電晶體係為一N型(N-type)電晶體。
- 如申請專利範圍第3項所述之高電壓金氧半導體電晶體，其中該兩載子汲取漂移區係為N型汲取漂移(N-type drain drift，NDD)區。
- 如申請專利範圍第3項所述之高電壓金氧半導體電晶體，其中該兩載子附加區係為N型載子附加(N+)區。
- 一種高電壓金氧半導體電晶體(high voltage metal-oxide-semiconductor，HVMOS)的製作方法，包含有：形成一多晶矽閘極(gate poly)，其中當該高電壓金氧半導體電晶體被啟動時，該多晶矽閘極在一深度方向(thickness direction)之一投影(projected)區域會產生一通道(channel)；於該多晶矽閘極之一投影區域旁，分別形成兩載子汲取漂移區(carrier drain drift region)；以及於該兩載子汲取漂移區之中，分別形成兩載子附加區(carrier plus region)，其中每個該載子附加區係完全被每個所對應的該載子汲取漂移區包圍，且至少一該載子汲取漂移區包含一第一區、一第二區以及一第三區從該通道依序設置到該兩載子附加區，至少一該載子汲取漂移區具有一漸變雜質(gradient doping)濃度從該第一區、該第二區往該第三區遞增，且該載子附加區與 該第一區、該第二區以及該第三區中的至少兩者直接接觸。
- 如申請專利範圍第6項所述之製作方法，其中該兩載子汲取漂移區係應用不同傾斜角度之佈植(implantation)所形成。
- 如申請專利範圍第7項所述之製作方法，其中該不同傾斜角度係分佈於7°至45°之間。
- 如申請專利範圍第6項所述之製作方法，其中該兩載子汲取漂移區係應用一熱擴散(thermal diffusion)處理所形成。
- 如申請專利範圍第6項所述之製作方法，其中該兩載子汲取漂移區中每一載子汲取漂移區均具有該漸變雜質濃度。
- 如申請專利範圍第6項所述之製作方法，其中該高電壓金氧半導體電晶體係為一N型(N-type)電晶體。
- 如申請專利範圍第11項所述之製作方法，其中該兩載子汲取漂移區係為N型汲取漂移(N-type drain drift，NDD)區。
- 如申請專利範圍第12項所述之製作方法，其中該兩載子附加區係為N型載子附加(N+)區。
- 如申請專利範圍第7項所述之製作方法，其中應用不同傾斜角度 之佈植以形成該兩載子汲取漂移區的步驟包含有：於一第一傾斜角度執行一第一佈植處理以形成一第一佈植區域；於一第二傾斜角度執行一第二佈植處理以形成一第二佈植區域；於一第三傾斜角度執行一第三佈植處理以形成一第三佈植區域；以及於一第四傾斜角度執行一第四佈植處理以形成一第四佈植區域；其中該第一、第二、第三以及第四傾斜角度均不相同，且該第一、第二、第三以及第四傾斜角度均部分相互重疊在一起以形成具有該漸變雜質濃度之該載子汲取漂移區。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/898,668 US8278709B2 (en) | 2010-10-05 | 2010-10-05 | High voltage metal-oxide-semiconductor transistor with stable threshold voltage and related manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201216466A TW201216466A (en) | 2012-04-16 |
| TWI431777B true TWI431777B (zh) | 2014-03-21 |
Family
ID=45889070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100100683A TWI431777B (zh) | 2010-10-05 | 2011-01-07 | 高電壓金氧半導體電晶體及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8278709B2 (zh) |
| TW (1) | TWI431777B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10600649B2 (en) | 2017-09-21 | 2020-03-24 | General Electric Company | Systems and method for charge balanced semiconductor power devices with fast switching capability |
| CN115642182B (zh) * | 2022-11-16 | 2023-02-28 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352914A (en) * | 1992-08-03 | 1994-10-04 | Hughes Aircraft Company | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor |
| US7011998B1 (en) * | 2004-01-12 | 2006-03-14 | Advanced Micro Devices, Inc. | High voltage transistor scaling tilt ion implant method |
-
2010
- 2010-10-05 US US12/898,668 patent/US8278709B2/en active Active
-
2011
- 2011-01-07 TW TW100100683A patent/TWI431777B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US8278709B2 (en) | 2012-10-02 |
| TW201216466A (en) | 2012-04-16 |
| US20120080752A1 (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104662666A (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| US8133790B2 (en) | Semiconductor device and method for fabricating the same | |
| US9543411B2 (en) | Lateral double diffusion metal-oxide-semiconductor (LDMOS) transistors and fabrication method thereof | |
| CN104347518A (zh) | 分裂栅非易失性存储器单元 | |
| JP2018515939A (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ及びその製造方法 | |
| CN101452884B (zh) | 复合器件及其制造方法 | |
| KR101987811B1 (ko) | 고 전압 mosfet과 이의 제조방법 | |
| TWI431777B (zh) | 高電壓金氧半導體電晶體及其製作方法 | |
| CN102468178A (zh) | 晶体管的制作方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| CN105304492A (zh) | 一种半导体器件及其制造方法 | |
| WO2016119697A1 (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| TWI521683B (zh) | 具可程式可抹除的單一多晶矽層非揮發性記憶體 | |
| CN106847897B (zh) | 平面栅超级结器件的制造方法 | |
| CN102956494B (zh) | 半导体装置及其制造方法 | |
| CN111834221B (zh) | Ldmos和其制作方法 | |
| KR100897821B1 (ko) | 반도체 소자 제조 방법 | |
| CN106033726B (zh) | 场效应晶体管的制作方法 | |
| CN105023831A (zh) | Cmos工艺中多晶硅电阻的制造方法 | |
| CN106169506A (zh) | Ddd mos器件结构及其制造方法 | |
| CN102386131B (zh) | 一种同时实现ddmos和ldmos漂移区的工艺 | |
| KR100948304B1 (ko) | 트랜지스터 제조 방법 | |
| KR100649026B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| CN105590863B (zh) | 高压mos轻掺杂扩展区的制备工艺 | |
| KR100529656B1 (ko) | 모스 트랜지스터의 제조 방법 |