TWI431290B - Silicon perforated test architecture device - Google Patents

Silicon perforated test architecture device Download PDF

Info

Publication number
TWI431290B
TWI431290B TW099122911A TW99122911A TWI431290B TW I431290 B TWI431290 B TW I431290B TW 099122911 A TW099122911 A TW 099122911A TW 99122911 A TW99122911 A TW 99122911A TW I431290 B TWI431290 B TW I431290B
Authority
TW
Taiwan
Prior art keywords
output
test
input
control signal
component
Prior art date
Application number
TW099122911A
Other languages
English (en)
Other versions
TW201202719A (en
Original Assignee
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp filed Critical Global Unichip Corp
Priority to TW099122911A priority Critical patent/TWI431290B/zh
Priority to US12/929,881 priority patent/US8487645B2/en
Publication of TW201202719A publication Critical patent/TW201202719A/zh
Application granted granted Critical
Publication of TWI431290B publication Critical patent/TWI431290B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

矽穿孔的測試架構裝置
本發明係有關於一種矽穿孔測試架構，特別是一種可簡化測試步驟的矽穿孔測試架構。
系統級封裝(System in Package，SIP)為現今主要的封裝技術之一，因為系統級封裝能夠使用更先進的離線接合方式(例如直通矽晶穿孔封裝技術(Through-Silicon Via，TSV)等)於半導體製程上，直通矽晶穿孔封裝統稱為矽穿孔封裝。由於製程微縮和低介電值材料的限制，三度空間(3D)堆疊式封裝技術已被視為能否以較小尺寸來製造高效能晶片的關鍵，而矽穿孔封裝技術是透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連。矽穿孔封裝可以提供比線接合更短的路徑以及更低的電阻與電感，更適合作為訊號和電力的傳輸。
然而，在完成矽穿孔封裝後，需要進行系統的測試以確認矽穿孔封裝是否正確。傳統的矽穿孔封裝測試是利用邊界掃描(Boundary-Scan，BSD)的技術對矽穿孔進行測試，如第1圖所示。然而傳統的邊界掃描測試方式十分的繁複，需要一連串組合的電路才可以進行邊界掃描測試，所以需要較多的空間以進行測試。另一方面，邊界掃描測試所需要的指令也較繁複，需要耗費較多的時間進行邊界掃描測試，測試時間的運用也十分沒有效率。
故，根據上述之缺失，需要一種針對矽穿孔封裝測試的架構，且無需繁複的架構與測試步驟，更可進一步加速封裝測試的時間。
本發明之主要目的在於提供一種矽穿孔測試架構，根據此測試架構可以簡化測試的步驟與使用的元件。
本發明之另一目的在於提供一種矽穿孔測試架構可以簡化了其測試架構，而且不需許多複雜的控制指令。
根據上述之目的，本發明揭露一種矽穿孔測試架構，其至少包含複數個控制元件、複數個輸出元件與複數個輸入元件。控制元件用於輸出第一控制訊號與第二控制訊號。輸出元件分別連接矽穿孔的輸出端與其中一個控制元件，且根據第一控制訊號與第二控制訊號輸出一測試輸出訊號。輸入元件分別連接矽穿孔的輸入端與其中一個控制元件，且根據該第一控制訊號與該第二控制訊號輸入一測試輸入訊號。
根據上述之目的，本發明揭露一種矽穿孔測試架構，其至少包含含複數個控制元件、複數個輸出元件與複數個輸入元件。控制元件用於輸出第一控制訊號與第二控制訊號。輸出元件連接矽穿孔的輸出端與其中一個控制元件，且根據第一控制訊號與第二控制訊號輸出一測試輸出訊號。輸入元件連接矽穿孔的輸入端與其中一個控制元件，且根據該第一控制訊號與該第二控制訊號輸入一測試輸入訊號。其中一個控制元件結合複數個輸出元件與複數個輸入元件構成一第一連結方向控制模組，而另一個該控制元件結合複數個輸出元件與複數個輸入元件構成一第二連結方向控制模組，資料可以分別從該第一連結方向控制模組或該第二連結方向控制模組傳輸。
本發明的一些實施例將詳細描述如下。然而，除了如下描述外，本發明還可以廣泛地在其他的實施例施行，且本發明的範圍並不受實施例之限定，其以之後的專利範圍為準。再者，為提供更清楚的描述及更易理解本發明，圖式內各部分並沒有依照其相對尺寸繪圖，某些尺寸與其他相關尺度相比已經被誇張；不相關之細節部分也未完全繪出，以求圖式的簡潔。
第2圖係顯示本發明之矽穿孔測試架構的主要元件電路圖。此矽穿孔測試架構20主要是由多個控制元件202、多個輸出元件204與多個輸入元件206所組成。而且分別由一個控制元件202、多個輸出元件204與多個輸入元件206組成第一連結方向控制模組208與第二連結方向控制模組210。其中資料可以分別從第一連結方向控制模組208或第二連結方向控制模組210傳輸，且第一連結方向控制模組208與第二連結方向控制模組210的資料訊號傳輸方向相反。控制元件202用於產生第一控制訊號(mode0)2022與第二控制訊號(mode1)2024，控制元件202藉由第一控制訊號2022與第二控制訊號2024控制輸出元件204與輸入元件206的訊號傳輸。輸出元件204為連接矽穿孔輸出端的電路元件，而輸入元件206為連接矽穿孔輸入端的電路元件。藉由比較輸出元件204與輸入元件206的測試訊號輸入與輸出，本發明的測試架構可判斷待測元件是否為一正常元件。由第一連結方向控制模組208與第二連結方向控制模組210組成的單一矽穿孔測試架構20，相較於傳統邊界掃瞄的矽穿孔測試架構，大大簡化了其測試架構，而且不需許多複雜的控制指令。
第3A圖係顯示矽穿孔測試架構之控制元件的電路圖。如第3A圖所述，控制元件202包含第一控制訊號(mode0)2022、第二控制訊號(mode1)2024與四個輸出訊號(out0_0,out0_1,out1_0與out1_1)。而且分別在第一控制訊號2022與輸出訊號(out0_1)之間以及在第二控制訊號2024與輸出訊號(out1_1)之間放置一反相器2026，藉由第3A圖的電路設計，由輸出訊號產生第一控制訊號2022與第二控制訊號2024。
第3B圖係顯示控制元件之訊號的真值表(truth table)。由第3B圖可以看出，當四個輸出訊號分別為0101，第一控制訊號2022與第二控制訊號分別為00，此時控制元件202在工作(function)模式；當四個輸出訊號分別為1100，第一控制訊號2022與第二控制訊號分別為01，此時控制元件202在第一矽穿孔測試模式(TSV test mode1)；當四個輸出訊號分別為0011，第一控制訊號2022與第二控制訊號分別為01，此時控制元件202在第二矽穿孔測試模式(TSV test mode2)。
第4A圖顯示矽穿孔測試架構之輸出元件的電路圖。如第4A圖所示，輸出元件204包含4個輸入(工作輸入端(From_fun)2041、測試輸入端(chain input(CI))2042、第一控制訊號輸入端2043與第二控制訊號輸入端2044)以及兩個輸出(矽穿孔輸出端(To TSV)2045與測試輸出端(chain output(CO))2046)。第一控制訊號輸入端2043與第二控制訊號輸入端2044用於輸入第一控制訊號2022與第二控制訊號2024，進而控制輸出元件204將資料從工作輸入端2041、測試輸出端2046或測試輸入端2042至矽穿孔輸出端2045。
第4B圖顯示輸出元件與控制訊號的關係圖。如第4B圖所示，當第一控制訊號2022與第二控制訊號2024分別為01，此時輸出元件204在工作路徑模式(functional path mode)，資料會從工作輸入端2041至矽穿孔輸出端2045；當第一控制訊號2022與第二控制訊號2024分別為00或10，此時輸出元件204在到下一元件模式(next elemnt mode)，資料會從測試輸出端2046至矽穿孔輸出端2045；當第一控制訊號2022與第二控制訊號2024分別為11，此時輸出元件204在到矽穿孔模式(to TSV mode)，資料會從測試輸入端2042到矽穿孔輸出端2045。
第5A圖顯示矽穿孔測試架構之輸入元件的電路圖。而在第4B圖中，輸入元件206包含四個輸入(矽穿孔輸入端(From TSV)2061、測試輸入端2062、第一控制訊號輸入端2063與第二控制訊號輸入端2064)以及兩個輸出(工作輸出端(To_fun)2065與測試輸出端2066)。第一控制訊號輸入端2063與第二控制訊號輸入端2064用於輸入第一控制訊號2022與第二控制訊號2024，進而控制輸入元件204將資料從測試輸入端2062或測試輸出端2066傳輸至矽穿孔輸入端2061，或是將資料從矽穿孔輸入端2061傳送至工作輸出端2065。
第5B圖顯示輸入元件與控制訊號的關係圖。如第5B圖所示，當第一控制訊號2022與第二控制訊號2024分別為01，此時輸入元件206在工作路徑模式，資料會從矽穿孔輸出端2045至工作輸出端2065；當第一控制訊號2022與第二控制訊號2024分別為00，此時輸入元件206在到下一元件模式，資料會從測試輸出端2066至矽穿孔輸入端2061；當第一控制訊號2022與第二控制訊號2024分別為11，此時輸入元件204在到矽穿孔模式，資料會從測試輸入端2062至矽穿孔輸出端2045。
第6A至第6C圖分別顯示本發明之不同實施例的矽穿孔測試架構的示意圖。如第6A至第6C圖所示，在不同實施例中，本發明的矽穿孔測試架構20可以有不同的排列方式。如第6A至第6C圖所示，在第一連結方向控制模組208中，控制元件202分別先連接三個、兩個或一個輸出元件204，然後再連接到三個、兩個或一個輸入元件206；第二連結方向控制模組210中，控制元件同樣分別先連接三個、兩個或一輸入元件206，然後再連結到三個、兩個或一個輸出元件204。由圖式可以明顯看出，本發明的矽穿孔測試架構20的輸出元件204與輸入元件206可以有不同的排列方式，而更換不同的排列方式並不會影響矽穿孔測試的結果。最後，利用輸出元件204和輸入元件206將不同層級的矽穿孔連接起來。假設測試輸入訊號輸入0101..的值，如果矽穿孔沒有發生缺失，應當在最後測試輸出訊號(CO)看到0101..的值。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
20．．．矽穿孔測試架構
202．．．控制元件
2022．．．第一控制訊號
2024．．．第二控制訊號
204．．．輸出元件
2041．．．工作輸入端
2042．．．測試輸入端
2043．．．第一控制訊號輸入端
2044．．．第二控制訊號輸入端
2045．．．矽穿孔輸出端
2046．．．測試輸出端
206．．．輸入元件
2061．．．矽穿孔輸入端
2062．．．測試輸入端
2063．．．第一控制訊號輸入端
2064．．．第二控制訊號輸入端
2065．．．工作輸出端
2066．．．測試輸出端
208．．．第一連結方向控制模組
210．．．第二連結方向控制模組
第1圖為傳統之邊界掃描測試架構的示意圖；
第2圖為本發明之矽穿孔測試架構的主要元件電路圖；
第3A圖為矽穿孔測試架構之控制元件的電路圖；
第3B圖為控制元件之訊號的真值表(truth table)；
第4A圖為矽穿孔測試架構之輸出元件的電路圖；
第4B圖為輸出元件與控制訊號的關係圖；
第5A圖為矽穿孔測試架構之輸入元件的電路圖；
第5B圖為輸入元件與控制訊號的關係圖；及
第6A圖至第6C圖分別為本發明之不同實施例的矽穿孔測試架構的示意圖。
20．．．矽穿孔測試架構
204．．．輸出元件
206．．．輸入元件
208．．．第一連結方向控制模組
210．．．第二連結方向控制模組

Claims (23)

  1. 一種矽穿孔測試架構裝置，其至少包含：複數個控制元件，用於輸出一第一控制訊號與一第二控制訊號；複數個輸出元件，連接該矽穿孔的複數個輸出端與其中一個該控制元件，且根據該第一控制訊號與該第二控制訊號輸出一測試輸出訊號；以及複數個輸入元件，連接該矽穿孔的複數個輸入端與其中一個該控制元件，且根據該第一控制訊號與該第二控制訊號輸入一測試輸入訊號，其中該第一控制訊號與該第二控制訊號控制該複數個輸入元件與該複數個輸出元件在一工作路徑模式(functional path mode)、一下一元件模式(next element mode)以及一到矽穿孔模式(to TSV mode)。
  2. 如申請專利範圍第1項所述之測試架構裝置，其中藉由該控制元件的四個輸出訊號控制該第一控制訊號與該第二控制訊號的訊號輸出在一工作(function)模式、一第一測試模式與一第二測試模式。
  3. 如申請專利範圍第2項所述之測試架構裝 置，其中該輸出元件包含一矽穿孔輸入端、一測試輸入端、一第一控制訊號輸入端、一第二控制訊號輸入端、一矽穿孔輸出端與一測試輸出端。
  4. 如申請專利範圍第3項所述之測試架構裝置，其中該輸入元件包含一矽穿孔輸入端、一測試輸入端、一第一控制訊號輸入端、一第二控制訊號輸入端、一工作輸出端與一測試輸出端。
  5. 如申請專利範圍第1項所述之測試架構裝置，其中該輸入元件在該工作路徑模式時，資料會從該工作輸入端傳輸至該矽穿孔輸出端。
  6. 如申請專利範圍第5項所述之測試架構裝置，其中該輸入元件在該工作路徑模式時，資料會從該矽穿孔輸出端傳輸至該工作輸出端。
  7. 如申請專利範圍第6項所述之測試架構裝置，其中該輸出元件在該到下一元件模式時，資料會從該測試輸出端傳輸至該矽穿孔輸出端。
  8. 如申請專利範圍第7項所述之測試架構裝 置，其中該輸入元件在該到下一元件模式，資料會從該測試輸出端傳輸至該矽穿孔輸入端。
  9. 如申請專利範圍第8項所述之測試架構裝置，其中該輸出元件在該到矽穿孔模式時，資料會從該測試輸入端傳輸至該矽穿孔輸出端。
  10. 如申請專利範圍第9項所述之測試架構裝置，其中該輸入元件在該到矽穿孔模式，資料會從該測試輸入端傳輸至該矽穿孔輸出端。
  11. 如申請專利範圍第9項所述之測試架構裝置，其中若從該輸入元件輸入的該輸入測試訊號與從該輸出元件輸出的該輸出測試訊號為相同訊號，則該矽穿孔沒有缺失。
  12. 一種矽穿孔測試架構裝置，其至少包含：複數個控制元件，用於輸出一第一控制訊號與一第二控制訊號；複數個輸出元件，連接該矽穿孔的複數個輸出端與其中一個該控制元件，根據該第一控制訊號與該第二控制訊號輸出一測試輸出訊號；以及 複數個輸入元件，連接該矽穿孔的複數個輸入端與其中一個該控制元件，根據該第一控制訊號與該第二控制訊號輸入一測試輸入訊號；其中一個該控制元件結合該複數個輸出元件與該複數個輸入元件構成一第一連結方向控制模組，而另一個該控制元件結合該複數個輸出元件與該複數個輸入元件構成一第二連結方向控制模組，資料可以分別從該第一連結方向控制模組或該第二連結方向控制模組傳輸。
  13. 如申請專利範圍第12項所述之測試架構裝置，其中藉由該控制元件的四個輸出訊號控制該第一控制訊號與該第二控制訊號的訊號輸出在一工作(function)模式、一第一測試模式與一第二測試模式。
  14. 如申請專利範圍第13項所述之測試架構裝置，其中該輸出元件包含一矽穿孔輸入端、一測試輸入端、一第一控制訊號輸入端、一第二控制訊號輸入端、一矽穿孔輸出端與一測試輸出端。
  15. 如申請專利範圍第14項所述之測試架構裝置，其中該輸入元件包含一矽穿孔輸入 端、一測試輸入端、一第一控制訊號輸入端、一第二控制訊號輸入端、一工作輸出端與一測試輸出端。
  16. 如申請專利範圍第15項所述之測試架構裝置，其中該第一控制訊號與該第二控制訊號控制該輸入元件與該輸出元件在一工作路徑模式(functional path mode)、一下一元件模式(next element mode)與一到矽穿孔模式(to TSV mode)。
  17. 如申請專利範圍第16項所述之測試架構裝置，其中該輸入元件在該工作路徑模式時，資料會從該工作輸入端傳輸至該矽穿孔輸出端。
  18. 如申請專利範圍第17項所述之測試架構裝置，其中該輸入元件在該工作路徑模式時，資料會從該矽穿孔輸出端傳輸至該工作輸出端。
  19. 如申請專利範圍第18項所述之測試架構裝置，其中該輸出元件在該到下一元件模式時，資料會從該測試輸出端傳輸至該矽穿孔輸出端。
  20. 如申請專利範圍第19項所述之測試架構裝 置，其中該輸入元件在該到下一元件模式，資料會從該測試輸出端傳輸至該矽穿孔輸入端。
  21. 如申請專利範圍第20項所述之測試架構裝置，其中該輸出元件在該到矽穿孔模式時，資料會從該測試輸入端傳輸至該矽穿孔輸出端。
  22. 如申請專利範圍第21項所述之測試架構裝置，其中該輸入元件在該到矽穿孔模式，資料會從該測試輸入端傳輸至該矽穿孔輸出端。
  23. 如申請專利範圍第22項所述之測試架構裝置，其中若從該輸入元件輸入的該輸入測試訊號與從該輸出元件輸出的該輸出測試訊號為相同訊號，則該矽穿孔沒有缺失。
TW099122911A 2010-07-13 2010-07-13 Silicon perforated test architecture device TWI431290B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099122911A TWI431290B (zh) 2010-07-13 2010-07-13 Silicon perforated test architecture device
US12/929,881 US8487645B2 (en) 2010-07-13 2011-02-23 Through silicon via testing structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122911A TWI431290B (zh) 2010-07-13 2010-07-13 Silicon perforated test architecture device

Publications (2)

Publication Number Publication Date
TW201202719A TW201202719A (en) 2012-01-16
TWI431290B true TWI431290B (zh) 2014-03-21

Family

ID=45466226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122911A TWI431290B (zh) 2010-07-13 2010-07-13 Silicon perforated test architecture device

Country Status (2)

Country Link
US (1) US8487645B2 (zh)
TW (1) TWI431290B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531199B2 (en) * 2009-10-01 2013-09-10 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US20110080184A1 (en) * 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US8237460B1 (en) * 2010-02-18 2012-08-07 Amkor Technology, Inc. Pogo pin inserting device for testing semiconductor devices and method therefor
KR101902938B1 (ko) * 2012-02-14 2018-11-13 에스케이하이닉스 주식회사 반도체 집적회로
EP2722680B1 (en) 2012-10-19 2018-10-10 IMEC vzw Transition delay detector for interconnect test
US9024315B2 (en) 2013-03-13 2015-05-05 Qualcomm, Incorporated Daisy chain connection for testing continuity in a semiconductor die
US9136843B2 (en) 2013-04-21 2015-09-15 Industrial Technology Research Institute Through silicon via repair circuit of semiconductor device
KR102650497B1 (ko) * 2017-02-28 2024-03-25 에스케이하이닉스 주식회사 적층형 반도체 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246398B1 (en) * 2001-03-02 2011-01-05 Broadcom Corporation Method and apparatus for performing diagnostic test using an assisting transceiver

Also Published As

Publication number Publication date
TW201202719A (en) 2012-01-16
US20120012841A1 (en) 2012-01-19
US8487645B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
TWI431290B (zh) Silicon perforated test architecture device
CN103777090B (zh) 用于互连测试的转变延迟检测器
US8593170B2 (en) Method and device for testing TSVS in a 3D chip stack
CN102315845B (zh) 半导体集成电路
JP5629309B2 (ja) 半導体装置およびそのテスト方法
US8866488B2 (en) Power compensation in 3DIC testing
US20120319717A1 (en) Method and apparatus for 3d ic test
CN107068661B (zh) 半导体装置
KR101977699B1 (ko) 멀티 칩 반도체 장치 및 그것의 테스트 방법
TW200636966A (en) Method and system for fabricating semiconductor components with through wire interconnects
TW201027102A (en) Testing circuit split between tiers of through silicon stacking chips
CN102520340B (zh) 具有测试结构的半导体封装元件及其测试方法
TWI484615B (zh) 雙重矽晶穿孔結構
TWI667766B (zh) 半導體積體電路及包含其之半導體系統
Rahman et al. Die stacking technology for terabit chip-to-chip communications
CN103778966A (zh) 堆叠芯片模块及其制造和维修方法
CN209804604U (zh) 三维集成电路芯片的修复系统
KR101208960B1 (ko) 반도체 장치 및 이의 테스트 방법
KR20160006542A (ko) 적층 반도체 장치
US20190164856A1 (en) Semiconductor device and repair operation method thereof
US11994553B2 (en) Signal transmission circuit and method, and integrated circuit (IC)
US9726722B1 (en) Systems and methods for automatic test pattern generation for integrated circuit technologies
CN109975693A (zh) 一种系统级封装后芯片互联测试方法及系统
KR102715979B1 (ko) 마이크로 범프를 구비한 반도체 장치 및 그의 테스트 방법
US9194912B2 (en) Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking