CN103778966A - 堆叠芯片模块及其制造和维修方法 - Google Patents

堆叠芯片模块及其制造和维修方法 Download PDF

Info

Publication number
CN103778966A
CN103778966A CN201310499513.7A CN201310499513A CN103778966A CN 103778966 A CN103778966 A CN 103778966A CN 201310499513 A CN201310499513 A CN 201310499513A CN 103778966 A CN103778966 A CN 103778966A
Authority
CN
China
Prior art keywords
chip
integrated circuit
stacking
controller
functional block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310499513.7A
Other languages
English (en)
Other versions
CN103778966B (zh
Inventor
K.W.戈尔曼
D.H.勒
K.蒙代尔
S.塞瑟拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103778966A publication Critical patent/CN103778966A/zh
Application granted granted Critical
Publication of CN103778966B publication Critical patent/CN103778966B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本文公开了一种堆叠芯片模块及其制造和维修方法，该堆叠芯片模块具有集成电路芯片，该集成电路芯片具有可集成的内置自我维护块。该模块包括芯片的堆叠，每个芯片包括具有第一和第二控制器的自我维护块。第一控制器控制对芯片上功能块的晶片级和模块级维修（即自我测试或自我修复）。第二控制器在晶片级维修期间提供芯片外测试器与第一控制器之间的接口。每个芯片还包括多个互连结构（例如多路复用器和穿通基板通道），其集成位于堆叠中的相邻芯片的自我维护块，使得在模块级维修期间，位于堆叠中单个芯片（例如底部芯片）上的单个第二控制器仅提供芯片外测试器与所有第一控制器之间的接口。

Description

堆叠芯片模块及其制造和维修方法
技术领域
所公开的实施例涉及堆叠芯片模块，更具体地说，涉及具有集成电路芯片的堆叠芯片模块，该集成电路芯片具有可集成的内置自我维护块，其允许在晶片级和堆叠芯片模块级两者下维修（service）（例如自我测试或自我修复）功能块（例如，存储器阵列）。
背景技术
当单独的集成电路（IC）芯片并排安装在印刷电路板（PCB）上时，它们占据大量表面区域。另外，信号通常经由大的高功率、高速链路（link）从PCB上的芯片传送至芯片。最近开发的堆叠芯片模块（这里还称为堆叠芯片封装体、三维（3D）芯片堆叠或3D多芯片模块）允许减小形状因子、界面延迟（interface latency）和功耗以及增加带宽。这些益处源于以下事实：在堆叠芯片模块内，信号通过简单的基于线的互连（例如，穿通基板通道（through-substrate-via）（TSV）和微可控塌陷芯片连接（C4连接））而传送通过芯片。因此，线延迟减小，这导致界面延迟和功耗相应地减少，带宽增加。不幸地，位于堆叠芯片模块上的单独IC芯片的自我维护（即，自我维修，比如自我测试和/或自我修复）带来了许多特殊挑战，这样的自我维护对于保证产品可靠性是重要的。
发明内容
鉴于前述内容，这里公开了具有集成电路芯片的堆叠芯片模块的实施例，该集成电路芯片具有可集成的内置自我维护块，以允许在晶片级和堆叠芯片模块级两者下维修（例如，自我测试或自我修复）功能块。具体地，堆叠芯片模块可包括集成电路芯片的堆叠。每个集成电路芯片可包括功能块和自我维护块。每个自我维护块可包括第一控制器和第二控制器。第一控制器可控制对功能块的晶片级和模块级维修。第二控制器可在晶片级维修期间提供芯片外测试器与第一控制器之间的接口。每个集成电路芯片还可包括多个互连结构（例如多路复用器和穿通基板通道），其集成位于堆叠中的相邻集成电路芯片的自我维护块，使得在堆叠芯片模块级维修期间，位于堆叠中单个集成电路芯片（例如位于堆叠中的底部集成电路芯片）上的单个第二控制器仅提供芯片外测试器与所有第一控制器之间的接口。这里还公开了制造和维修这种堆叠芯片模块的相关方法的实施例。
具体地，这里公开了堆叠芯片模块的实施例。堆叠芯片模块可包括集成电路芯片的堆叠。位于堆叠中的每个集成电路芯片可包括基板、位于基板上的功能块和用于维修功能块的自我维护块以及多个互连结构。
位于每个芯片上的功能块可包括存储器阵列。例如，功能块可包括动态随机存取存储器（DRAM）阵列、静态随机存取存储器（SRAM）阵列或者任何其它适合的存储器阵列。或者，功能块可包括能够经受自我维护的另外其它类型的数字或模拟电路。
自我维护块可包括第一控制器和第二控制器。第一控制器既可在晶片级维修期间（即在集成电路芯片结合进堆叠芯片模块之前）控制对功能块的维修，又可在堆叠芯片模块级维修期间（即在集成电路芯片结合进堆叠芯片模块中之后）控制对功能块的维修。第二控制器可在晶片级维修期间提供芯片外测试器与第一控制器之间的接口。
位于每个芯片上的互连结构可集成自我维护块与位于堆叠中任何相邻集成电路芯片的任何相邻自我维护块，使得在堆叠芯片模块级维修期间，位于堆叠中单个集成电路芯片上的单个第二控制器仅提供芯片外测试器与位于堆叠中每个集成电路芯片上的每个第一控制器之间的接口。
例如，在堆叠芯片模块的一个实施例中，位于每个芯片上的互连结构可包括多个多路复用器和穿通基板通道，其集成自我维护块与位于堆叠中任何相邻集成电路芯片的任何相邻自我维护块，使得在堆叠芯片模块级维修期间，位于堆叠中底部集成电路芯片上的单个第二控制器仅提供芯片外测试器与位于堆叠中每个集成电路芯片上的每个第一控制器之间的接口。
这里还公开了堆叠芯片模块的制造和维修方法的实施例。该方法可包括制造集成电路芯片以结合进堆叠芯片模块中。每个集成电路芯片可制造成其包括基板、位于基板上的功能块和用于维修（例如自我测试或自我修复）功能块的自我维护块以及多个互连结构（例如，多个多路复用器和穿通基板通道）。位于每个芯片上的功能块可包括存储器阵列。例如，功能块可包括动态随机存取存储器（DRAM）阵列、静态随机存取存储器（SRAM）阵列或者任何其它适合的存储器阵列。或者，功能块可包括能够经受自我维护的另外其它类型的数字或模拟电路。
然后，可使用芯片上自我维护块对每个集成电路芯片的功能块进行晶片级维修。这种晶片级维修可包括通过位于集成电路芯片上的自我维护块的第一控制器控制对功能块的维修。这种晶片级维修还可包括通过位于集成电路芯片上的自我维护块的第二控制器提供芯片外测试器与第一控制器之间的接口。
在对每个集成电路芯片执行晶片级维修之后，可将集成电路芯片封装进堆叠芯片模块中。具体地，集成电路芯片可以布置成堆叠，可使用互连结构（例如使用多路复用器和穿通基板通道）集成位于每个集成电路芯片上的自我维护块与位于堆叠中任何相邻集成电路芯片的任何相邻自我维护块。
一旦集成电路芯片封装进堆叠芯片模块中，便可执行对堆叠中的集成电路芯片上的功能块的堆叠芯片模块级维修，使得在堆叠芯片模块级维修期间，位于堆叠中的单个集成电路芯片（例如位于堆叠中的底部集成电路芯片）上的单个第二控制器仅提供芯片外测试器与位于堆叠中每个集成电路芯片上的每个第一控制器之间的接口。
附图说明
通过下面参考附图的详细说明，本文的实施例会变得更好理解，附图未必按比例绘制，附图中：
图1是示出堆叠芯片模块的实施例的示意图；
图2是示出堆叠芯片模块的实施例的示意图；
图3是示出根据这里所公开的实施例可以并入堆叠芯片模块的每个集成电路芯片中的示例性枚举电路的示意图；
图4是示出可与图3的枚举电路结合的示例性寄存器的示意图；以及
图5是示出堆叠芯片模块的制造和维修方法的实施例的流程图。
具体实施方式
如上所述，当单独的集成电路（IC）芯片并排安装在印刷电路板（PCB）上时，它们占据大量表面区域。另外，信号通常经由大的高功率、高速链路从PCB上的芯片传送至芯片。最近开发的堆叠芯片模块（这里中还称为堆叠芯片封装体、三维（3D）芯片堆叠或3D多芯片模块）允许减小形状因子、界面延迟和功耗以及增加带宽。这些益处源于以下事实：在堆叠芯片模块内，信号通过简单的基于线的互连（例如，穿通基板通道（TSV）和微可控塌陷芯片连接（C4连接））而传送通过芯片。因此，线延迟减少，这导致界面延迟和功耗相应地减少，带宽增加。不幸地，位于堆叠芯片模块上的单独IC芯片的自我维护（即，自我维修，比如自我测试和/或自我修复）带来了许多特殊挑战，这样的自我维护对于保证产品可靠性是重要的。
例如，IC芯片，尤其是结合存储器阵列的IC芯片还通常结合一个或多个内置自我维护块（例如内置自我测试（BIST）电路，以及可选的内置自我修复（BISR）电路）。BIST电路用于有效地测试阵列中的存储器元件，并确定是否需要修复。BISR电路确定需要什么修复，还可通常指示出这些修复如何记录在熔断器中，使得在测试完成之后，修复也完成。BIST和BISR电路具体设计用于晶片级（即，在二维（2D）结构上）。然而，当IC芯片相继封装在堆叠芯片模块（即，在3D结构上）中时，这样的内置自我维护块通常变得无效，这是因为它们没有集成在IC芯片之间，从而不允许堆叠芯片模块级的自我维护。因此，提供其中IC芯片具有可集成的内置自我维护块的堆叠芯片模块，以允许在晶片级和堆叠芯片模块级两者下进行维修（例如自我测试或自我修复）是有利的。
鉴于前述内容，这里公开了具有集成电路芯片的堆叠芯片模块的实施例，该集成电路芯片具有可集成的内置自我维护块，以允许在晶片级和堆叠芯片模块级两者的情况下维修（例如自我测试或自我修复）功能块。具体地，堆叠芯片模块可包括堆叠的集成电路芯片。每个集成电路芯片可包括功能块和自我维护块。每个自我维护块可包括第一控制器和第二控制器。第一控制器可控制在晶片级和堆叠芯片模块级下对功能块的维修。第二控制器可在晶片级维修期间提供芯片外测试器和第一控制器之间的接口（interface）。每个集成电路芯片还可包括集成堆叠中的相邻集成电路芯片的自我维护块的多个互连结构（例如，多路复用器和穿通基板通道），使得在堆叠芯片模块级维修期间，位于堆叠中的单个集成电路芯片（例如堆叠中的底部堆叠电路芯片）上的单个第二控制器仅提供芯片外测试器和所有第一控制器之间的接口。这里还公开了制造和维修这样的堆叠芯片模块的相关方法的实施例。
确切地说，参见图1，这里公开了堆叠芯片模块100的实施例。堆叠芯片模块100可包括堆叠的集成电路芯片101a-101n。为了说明，堆叠芯片模块100显示为具有三个堆叠的集成电路芯片。然而，应理解，备选地，堆叠芯片模块100可包括任何数量的两个或多个集成电路芯片。
堆叠中的每个集成电路芯片101a-101n可包括基板105、位于基板105上的功能块120和用于维修（例如自我测试或自我修复）功能块120的自我维护块110以及多个互连结构130。
位于每个芯片101a-101n上的功能块120可包括存储器阵列。例如，功能块120可包括动态随机存取存储器（DRAM）阵列、静态随机存取存储器（SRAM）阵列或者任何其它适合的存储器阵列。或者，功能块可包括能够经受自我维护（即自我测试或自我修复）的另外其它类型的数字或模拟电路。
例如，位于每个芯片101a-101n上的自我维护块110可以是用于测试功能块120的内置自我测试（BIST）电路或用于修复功能块120的内置自我修复电路。在任一情况下，自我维护块110可包括控制器（例如嵌入式处理器），具体地说，第一控制器111和第二控制器112。第一控制器111可在晶片级维修（即，在集成电路芯片结合进堆叠芯片模块之前）期间控制（即可适于控制、可构造成控制、可编程为控制等）对功能块120的维修。即，在BIST电路的情况下，第一控制器111可包括BIST控制器，其在晶片级自我测试期间控制功能块120的自我测试。例如，BIST控制器可控制存储器测试，并在这种存储器测试期间收集诊断数据。在BISR电路的情况下，第一控制器111可包括熔断器控制器（fuse controller），其在晶片级自我修复期间控制功能块120的自我修复。例如，熔断器控制器可获得存储器修复数据，并可控制将该存储器修复数据压缩和熔固（blow）进熔断器中，以为了随后的存储器修复。第二控制器112（这里中还称为时钟控制器）可在晶片级维修以及所需的信号缓冲期间提供（即，可适于提供、可构造成提供、可编程为提供等）芯片外测试器和第一控制器111之间的接口（未示出）。用于晶片级维修的BIST电路和BISR电路在本领域中是熟知的，因此，本公开中省略了对这种BIST电路和BISR电路的进一步详细说明，以使读者关注于实施例的突出方面。
位于每个芯片101a-101n上的互连结构130可包括不同类型互连结构的组合，例如线、穿通基板通道（TSV）、可控塌陷芯片连接（C4连接）、多路复用器、开关和/或逻辑门。这些互连结构130可通过提供所需电连接而集成堆叠中的每个集成电路芯片101a-101n上的自我维护块110与堆叠中的任何相邻集成电路芯片的任何相邻自我维护块，使得在堆叠芯片模块级维修（即在集成电路芯片封装进堆叠芯片模块中之后的维修期间）期间，每个集成电路芯片101a-101n上的第一控制器111继续控制对它们各自功能块120的维修，而位于堆叠中单个集成电路芯片上的单个第二控制器112仅提供芯片外测试器150和位于堆叠中每个集成电路芯片101a-101n上的每个第一控制器111之间的接口141。在该情况下，堆叠中每个其它集成电路芯片上的第二控制器112简单地提供在维修期间需要的所需缓冲（buffering）。
例如，在堆叠芯片模块100的一个实施例中，每个芯片105上的互连结构130可包括多个多路复用器和穿通基板通道（TSV）的组合，其集成自我维护块110与堆叠中任何相邻集成电路芯片的任何相邻自我维护块，使得在堆叠芯片模块级维修期间，每个集成电路芯片101a-101n上的第一控制器111继续控制对它们各自功能块120的维修，而位于堆叠中底部集成电路芯片101a上的单个第二控制器112仅提供芯片外测试器150和位于堆叠中每个集成电路芯片101a-101n上的每个第一控制器111之间的接口141。在该情况下，位于堆叠中每个较高集成电路芯片101b-101n上的第二控制器112简单地提供维修需要的所需缓冲。
具体地，如图2所示，集成位于每个集成电路芯片101a-101n上的自我维护块110的互连结构可包括第一和第二穿通基板通道131-132以及第一、第二和第三多路复用器136-138。第一多路复用器136可接收（即，可适于接收、构造成接收等）来自第一穿通基板通道131和第二控制器112的第一输入信号。第一多路复用器136可还被第一控制信号191控制（即可适于被控制、可构造成被控制等），第一控制信号指示出集成电路芯片是否是堆叠中的底部集成电路芯片101a。第二多路复用器137可接收（即，可适于接收、构造成接收等）来自堆叠中下一较高集成电路芯片的第一控制器110和第二穿通基板通道132的第二输入信号。第二多路复用器137可被第二控制信号192控制（即，可适于被控制、可构造成被控制等），第二控制信号指示出集成电路芯片是否是堆叠中的顶部集成电路芯片101n。第三多路复用器138可接收（即可适于接收、构造成接收等）来自第一多路复用器136和第一控制器111的第三输入信号，并可输出（即可适于输出、可构造成输出等）输出信号到堆叠中的下一较高集成电路芯片的第一穿通基板通道131。该第三多路复用器138可被第三控制信号193控制（即，可适于被控制、可构造成被控制等），第三控制信号指示出位于集成电路芯片上的第一控制器111和/或第二控制器112的状况（例如，有故障或正在工作）。
在晶片级维修（即，在封装到堆叠芯片模块100之前的维修）期间，第一控制信号191和第二控制信号192总是处于1，指示出芯片是底部和顶部集成电路芯片两者（即，仅是集成电路芯片）。因此，来自位于该集成电路芯片上的第二控制器112的信号会穿过第一多路复用器136，到达第一控制器111，使得第二控制器112提供与芯片外测试器150的所需接口。
在堆叠芯片模块级维修（即，在封装到堆叠芯片模块100之后的维修）期间，第一控制信号191仅对于堆叠中的底部集成电路芯片101a而言是1，对于其它为0。类似地，第二控制信号192仅对于堆叠中的顶部集成电路芯片101n而言是1，其它情况下为0。因此，仅来自位于堆叠中的底部集成电路芯片101a上的第二控制器112的信号会穿过第一多路复用器136，到达第一控制器111。在该情况下，对于底部集成电路芯片101a而言为1、对于所有其它芯片为0的第一控制信号191导致形成电连接，该电连接从位于底部集成电路芯片101a上的第二控制器112穿过位于该底部集成电路芯片101a上的第一多路复用器136、第一控制器111和第三多路复用器138，向上穿过位于堆叠中下一较高集成电路芯片101b的第一穿通基板通道131，穿过位于该下一较高集成电路芯片101b上的第一多路复用器136、第一控制器111和第三多路复用器138，直到到达位于顶部集成电路芯片101n上的第一控制器111。然后，对于顶部集成电路芯片101n为1、对于所有其它芯片为0的第二控制信号192导致形成回环电连接（loopback electrical connection），该回环电连接从位于顶部集成电路芯片101n上的第一控制器111穿过第二多路复用器137，向下穿过位于该顶部集成电路芯片101n上的第二穿通基板通道132，随后顺次穿过每个较低集成电路芯片上的每个第二多路复用器137和第二穿通基板通道132，直到到达底部集成电路芯片101a，其中，连接到位于底部集成电路芯片101a上的第二控制器112。如上所述，位于堆叠中每个较高集成电路芯片101b-101n上的第二控制器112简单地提供维修需要的所需额外缓冲。
本领域技术人员应明白，为了集成位于堆叠芯片模块100中的每个集成电路芯片101a-101n的自我维护块110，如上所述，如图2所示，必须在每个集成电路芯片上提供额外的电路，以用于芯片级识别以及随后的第一、第二信号产生。即，如图3所示，堆叠中的每个集成电路芯片101a-101n还可包括位于基板105上的枚举电路180（即，芯片级识别电路）。位于每个集成电路芯片101a-101n上的枚举电路180可串联电连接到位于堆叠中任何相邻集成电路芯片上的任何相邻枚举电路。枚举电路180可接收和处理（即，可适于接收和处理）枚举信号（enumeration signal）185，以确定集成电路芯片在堆叠中的层级，并输出第一控制信号191和第二控制信号192。在一个实施例中，堆叠中的每个集成电路芯片101a-101n还可包括额外的穿通基板通道182，枚举电路180可包括锁存器（latch）183、计数器181和一个或多个寄存器186（即比较器）。锁存器183可接收（即，可适于接收、可构造成接收等）来自额外穿通基板通道182的枚举信号185。计数器181可串联电连接到锁存器183，并计算（即，可适于计算、可构造成计算等）周期数量184，直到接收到枚举信号185。寄存器186可以与计数器183连通，并接收（即，可适于接收、可构造成接收等）指示数量184的信号，并可比较（即，可适于比较、可构造成比较）数量184与预定最小数量，以输出第一控制信号191（指示出集成电路芯片是否是堆叠中的底部集成电路芯片101a），并进一步与预定最大数量比较，以输出第二控制信号192（指示出集成电路芯片是否是堆叠中的顶部集成电路芯片101n）。
例如，如图4所示，单个寄存器186可以以指示最小周期数量402（指示最小层（即，底部集成电路芯片101a））和最大周期数量403（指示最大层（即，顶部集成电路芯片101n））的信息预编程。当使得可以进行堆叠芯片模块级维修时（如使能信号401指示），寄存器186可接收指示由计数器181计算出的实际周期数量184的信号，比较数量184与最小数量402和最大数量403两者，并可输出（即，可适于输出、可构造成输出等）第一控制信号191和第二控制信号192两者。如上所示，第一控制信号191仅对于堆叠中的底部集成电路芯片101a而言是1（即，当数量184等于最小数量402时），否则为0。类似地，第二控制信号192仅对于堆叠中的顶部集成电路芯片101n而言是1（即，当数量184等于最大数量403时），否则为0。或者，离散的寄存器可用于确定和输出第一控制信号191和第二控制信号192。
应注意，位于每个集成电路芯片101a-101n上的第三多路复用器138允许进行堆叠芯片模块级维修，即使在位于任何给定集成电路芯片上的第一控制器111和/或第二控制器112之前（例如在晶片级维修期间）被确定为有故障时也如此。具体地，如上所述，对于给定的集成电路芯片，第三控制信号193可指示出第一控制器111和/或第二控制器112的状况。例如，如果第一控制器111和第二控制器112之一或两者有故障，则第三控制信号193将是1，否则为0（即，仅当第一控制器111和第二控制器112两者可工作时其为0）。该有故障1或可工作0的状态可例如在晶片级维修期间确定，并可存储在任何非易失性存储器（例如，芯片上熔断器（on-chip fuse）、闪存等）中。因此，在操作时，当第三控制信号193为0时，在堆叠芯片模块级维修期间形成的电连接会如上详细所述而形成。然而，当第三控制信号193为1时，会自动地绕过具有有故障的第一控制器111和/或有故障的第二控制器112的集成电路芯片，而不会中断连接。例如，如果集成电路芯片101b的第一控制器111和/或第二控制器112有故障，使得其第三控制信号193为1，则位于该集成电路芯片101b上的第三多路复用器138会将来自位于集成电路芯片101b上的第一多路复用器136的输出信号直接向上传送至位于堆叠中下一较高集成电路芯片的第一穿通基板通道131（不会传送来自位于该集成电路芯片101b上的第一控制器111的输出信号）。
还应注意，每个集成电路芯片101a-101n还可包括电连接在第一穿通基板通道131和第一多路复用器136之间的第一终端逻辑（termination logic）161。第一终端逻辑161可被第一控制信号191控制（即可适于被控制，可构造成被控制等），以确保在底部集成电路芯片101a的情况下，当第一穿通基板通道131浮置时（即，未连接到下面的集成电路芯片），其可替代地接收一些恒定输入（即，其可电连接到地面），使得不会发生电短路。类似地，每个集成电路芯片101a-101n还可包括电连接到第二多路复用器137的第二终端逻辑162。该第二终端逻辑162可被第二控制信号192控制（即，可适于被控制、可构造成被控制等），以确保在顶部集成电路芯片101n的情况下，当第二多路复用器137没有接收来自堆叠中下一较高集成电路芯片的输入时，其可替代地接收一些恒定输入（例如，其可电连接到地面），所以不会发生电短路。
如上所述，通过集成位于堆叠芯片模块100中的相邻集成电路芯片的自我维护块110，正如被芯片外测试器150控制，（例如位于底部集成电路芯片101a上的）单个第二控制器112会导致（即，可适于导致、可构造成导致、可被编程为导致等）在堆叠芯片模块级维修期间以各种不同方式维修位于堆叠中每个集成电路芯片101a-101n上的功能块120。例如，为了减少测试时间，可以并行地维修位于堆叠中每个集成电路芯片101a-101n上的功能块120。或者，为了避免噪声/功率问题，可以连续地维修位于堆叠中每个集成电路芯片101a-101n上的功能块120。或者，为了平衡减少测试时间的需求与避免噪声/功率问题的需求，可将维修划分而使得少于堆叠中所有集成电路芯片的所选组中的集成电路芯片（例如仅集成电路芯片101a和101n）上的功能块被并行维修。
参见图5，这里还公开了堆叠芯片模块制造和维修方法的实施例。该方法可包括制造集成电路芯片以结合进堆叠芯片模块中（502）。
如图1-2所示，如以上详细所述，每个集成电路芯片101a-101n可制造成包括基板105、位于基板105上的功能块120和用于维修（例如自我测试或自我修复）功能块120的自我维护块110以及多个互连结构130。功能块120可包括存储器阵列。例如，功能块120可包括动态随机存取存储器（DRAM）阵列、静态随机存取存储器（SRAM）阵列或者任何其它适合的存储器阵列。或者，功能块可包括能够经受自我维护的另外其它类型的数字或模拟电路。例如，自我维护块110可以是用于测试功能块的内置自我测试（BIST）电路或用于修复功能块的内置自我修复电路。在任一情况下，自我维护块110可包括第一控制器111和第二控制器112。第一控制器111（例如，在BIST电路情况下的BIST控制器以及在BISR电路情况下的熔断器控制器）可构造成控制对功能块的维修（即，自我测试或自我修复，如适用）。第二控制器112（这里中还称为时钟控制器）可构造成提供芯片外测试器与第一控制器111之间的接口以及所需信号缓冲。互连结构130可包括不同类型互连结构的组合，例如线、穿通基板通道（TSV）131-132、可控塌陷芯片连接（C4连接）、多路复用器136-138、开关和/或逻辑门，其可用于当在工艺506将集成电路芯片相继封装进堆叠芯片模块中时集成（即在其间提供电连接）相邻自我维护块。如图3所示，如上详细所述，每个集成电路芯片101a-101n还可以制造成包括位于基板105上的枚举电路180（即，芯片级识别电路）的芯片101。
在于工艺502制造集成电路芯片101a-101n之后，可使用芯片上自我维护块110对每个集成电路芯片101a-101n的功能块120进行晶片级维修（即，在集成电路芯片结合进堆叠芯片模块中之前的维修）（504）。对于每个集成电路芯片，这种晶片级维修可包括通过自我维护块110的第一控制器111控制对功能块120的维修。对于每个集成电路芯片，这种晶片级维修还可包括通过自我维护块120的第二控制器112提供芯片外测试器与第一控制器111之间的接口。此外，这种晶片级维修可包括确定第一控制器111和/或第二控制器112是否有故障，并将该信息存储在位于集成电路芯片上的非易失性存储器（例如芯片上熔断器）中，以用于随后在工艺510的堆叠芯片模块级维修期间使用（505）。
在于工艺504-505对每个集成电路芯片进行晶片级维修之后，集成电路芯片101a-101n可封装进堆叠芯片模块100中，如上面图1-3所示（506）。具体地，集成电路芯片101a-101n可布置成堆叠，位于每个集成电路芯片101a-101n上的自我维护块110可以使用互连结构130（例如使用多路复用器136-138和穿通基板通道131-132，如上面参考结构实施例详细所述）与位于堆叠中任何相邻集成电路芯片的任何相邻自我维护块集成。
一旦于工艺506将集成电路芯片封装进堆叠芯片模块100中，便可使用枚举电路180确定每个集成电路芯片在堆叠中的层级（508），可以执行对位于堆叠中集成电路芯片101a-101n上的功能块120的堆叠芯片模块级维修（即，自我测试或自我修复，如适用），使得在堆叠芯片模块级维修期间，位于每个集成电路芯片101a-101n上的第一控制器111继续控制对它们各自功能块120的维修，而位于堆叠中单个集成电路芯片（例如底部集成电路芯片101a）上的单个第二控制器112仅提供芯片外测试器150与位于堆叠中每个集成电路芯片101a-101n上的每个第一控制器111之间的接口141（510）。在该情况下，位于堆叠中每个其它集成电路芯片（例如位于堆叠中较高集成电路芯片101b-101n）上的第二控制器112简单地提供维修需要的所需缓冲。应注意，由于互连结构130的构造，特别是由于控制多路复用器138的控制信号（如上面参考结构实施例详细讨论），可执行该堆叠芯片模块级维修，从而可自动地绕过具有在于工艺505的晶片级维修期间识别为有故障的第一或第二控制器111、112的任何集成电路芯片（511）。
通过在工艺506集成位于堆叠芯片模块100中的相邻集成电路芯片的自我维护块110，如由芯片外测试器150控制，单个第二控制器112能使得在于工艺510的堆叠芯片模块级维修期间以各种不同方式对位于堆叠中每个集成电路芯片101a-101n上的功能块120进行维修。例如，为了减少测试时间，可以并行地维修位于堆叠中每个集成电路芯片101a-101n上的功能块120（512）。或者，为了避免噪声/功率问题，可以连续地维修位于堆叠中每个集成电路芯片101a-101n上的功能块120。或者，为了平衡减少测试时间的需求与避免噪声/功率问题的需求，可将维修划分而使得少于堆叠中所有集成电路芯片的所选组中的集成电路芯片（例如仅集成电路芯片101a和101n）上的功能块被并行维修（513）。
还应理解，这里使用的术语仅用于说明特定实施例的目的，并不意在是限制性的。如这里所使用，单数形式“一”及其变体意在也包括复数形式，除非上下文另有清楚指示。还应理解，如本说明书中所使用的，术语“包括”及其变体明确说明所列特征、整体、步骤、操作、元件和/或部件的存在，但是并不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组。此外，应理解，下面权利要求中相应的结构、材料、行为和所有装置或步骤加功能元件的等同物意在包括任何结构、材料、或行为，用于与其它所要求元件组合来执行功能，如确切所要求的。上述内容已呈现用于说明的目的，并不意在穷举或限制。在不脱离所公开实施例的范围和精神的情况下，本领域的普通技术人员可进行许多修改和变型。
因此，上面所公开的是具有集成电路芯片的堆叠芯片模块的实施例，该集成电路芯片具有可集成的内置自我维护块，以允许在晶片级和堆叠芯片模块级两者下对功能块进行维修（例如自我测试或自我修复）。具体地，堆叠芯片模块可包括堆叠的集成电路芯片。每个集成电路芯片可包括功能块和自我维护块。每个自我维护块可包括第一控制器和第二控制器。第一控制器可控制对功能块的晶片级和堆叠芯片模块级维修。第二控制器可在晶片级维修期间提供芯片外测试器与第一控制器之间的接口。每个集成电路芯片还可包括多个互连结构（例如多路复用器和穿通基板通道），其集成位于堆叠中相邻集成电路芯片的自我维护块，使得在堆叠芯片模块级维修期间，位于堆叠中单个集成电路芯片（例如位于堆叠中的底部集成电路芯片）上的单个第二控制器仅提供芯片外测试器与所有第一控制器之间的接口。本文中还公开了制造和维修这种堆叠芯片模块的相关方法的实施例。
上述实施例提供易于对三维结构（即，堆叠芯片模块）施加二维（2D）测试/修复方法（即，晶片级测试/修复方法）的装置。即，所述实施例提供了易于在晶片级和堆叠芯片模块级维修下再使用相同自我维护块和相同测试方式的技术。在自动制造环境中，该技术减少了成本、风险、调试工作等。而且，由于所述实施例包含常规的（即，可重复的，并非定制的）互连结构，所以它们可易于在专用集成电路（ASIC）环境中插入并验证。

Claims (25)

1.一种堆叠芯片模块，包括集成电路芯片的堆叠，位于所述堆叠中的每个所述集成电路芯片包括：
位于基板上的功能块；
位于所述基板上的自我维护块，所述自我维护块包括：
第一控制器，在晶片级维修和模块级维修期间控制对所述功能块的维修；以及
第二控制器，在所述晶片级维修期间提供芯片外测试器与所述第一控制器之间的接口；以及
多个互连结构，位于所述基板上，并集成所述自我维护块与位于所述堆叠中任何相邻集成电路芯片的任何相邻自我维护块，使得在所述模块级维修期间，位于所述堆叠中的单个集成电路芯片上的单个第二控制器提供所述芯片外测试器与位于所述堆叠中的每个所述集成电路芯片上的每个第一控制器之间的接口。
2.如权利要求1所述的堆叠芯片模块，所述功能块包括存储器阵列。
3.如权利要求1所述的堆叠芯片模块，对所述功能块的所述维修包括自我测试和自我修复中的任一种。
4.如权利要求1所述的堆叠芯片模块，所述单个第二控制器导致在所述模块级维修期间并行地维修位于所述堆叠中的每个所述集成电路芯片上的所述功能块。
5.如权利要求1所述的堆叠芯片模块，所述单个第二控制器导致在所述模块级维修期间并行地维修在选自所述堆叠中的所有所述集成电路芯片的所选组中的每个集成电路芯片上的所述功能块，所述所选组不包括所有集成电路芯片。
6.一种堆叠芯片模块，包括集成电路芯片的堆叠，位于所述堆叠中的每个所述集成电路芯片包括：
位于基板上的功能块；
位于所述基板上的自我维护块，所述自我维护块包括：
第一控制器，在晶片级维修和模块级维修期间控制对所述功能块的维修；以及
第二控制器，在所述晶片级维修期间提供芯片外测试器与所述第一控制器之间的接口；以及
多个多路复用器和多个穿通基板通道，位于所述基板上，并集成所述自我维护块与位于所述堆叠中任何相邻集成电路芯片的任何相邻自我维护块，使得在所述模块级维修期间，位于所述堆叠中的底部集成电路芯片上的单个第二控制器提供所述芯片外测试器与位于所述堆叠中的每个所述集成电路芯片上的每个第一控制器之间的接口。
7.如权利要求6所述的堆叠芯片模块，
所述多个穿通基板通道包括第一穿通基板通道和第二穿通基板通道；以及
所述多个多路复用器包括：
第一多路复用器，接收来自所述第一穿通基板通道和来自所述第二控制器的第一输入信号，并由第一控制信号控制，所述第一控制信号指示所述集成电路芯片是否为位于所述堆叠中的所述底部集成电路芯片；
第二多路复用器，接收来自位于所述堆叠中下一较高集成电路芯片的所述第一控制器和所述第二穿通基板通道的第二输入信号，并由第二控制信号控制，所述第二控制信号指示所述集成电路芯片是否为位于所述堆叠中的顶部集成电路芯片；以及
第三多路复用器，接收来自所述第一多路复用器和所述第一控制器的第三输入信号，向所述下一较高集成电路芯片的所述第一穿通基板通道输出输出信号，并由第三控制信号控制，所述第三控制信号指示位于所述集成电路芯片上的所述第一控制器的状况，所述状况是有故障和可工作之一。
8.如权利要求7所述的堆叠芯片模块，位于所述堆叠中的每个所述集成电路芯片还包括：
第一终端逻辑，电连接在所述第一穿通基板通道和所述第一多路复用器之间，所述第一终端逻辑由所述第一控制信号控制；以及
第二终端逻辑，电连接到所述第二多路复用器，所述第二终端逻辑由所述第二控制信号控制。
9.如权利要求7所述的堆叠芯片模块，位于所述堆叠中的每个集成电路芯片还包括枚举电路，所述枚举电路位于所述基板上并电连接到位于所述堆叠中的任何相邻集成电路芯片上的任何相邻枚举电路，所述枚举电路接收并处理枚举信号，以确定所述集成电路芯片在所述堆叠中的层级，并输出所述第一控制信号和所述第二控制信号。
10.如权利要求9所述的堆叠芯片模块，位于所述堆叠中的每个所述集成电路芯片还包括额外的穿通基板通道，所述枚举电路包括：
锁存器，接收来自所述额外的穿通基板通道的所述枚举信号；
计数器，与所述锁存器串联地电连接，所述计数器计数周期的数量，直到接收所述枚举信号；以及
至少一个寄存器，与所述计数器连通，并比较所述数量与预定最小数量以输出所述第一控制信号，并且比较所述数量与预定最大数量以输出所述第二控制信号。
11.如权利要求6所述的堆叠芯片模块，对所述功能块的所述维修包括自我测试和自我修复中的任一种。
12.如权利要求6所述的堆叠芯片模块，所述功能块包括存储器阵列。
13.如权利要求6所述的堆叠芯片模块，所述单个第二控制器导致在所述模块级维修期间并行地维修位于所述堆叠中的每个所述集成电路芯片上的所述功能块。
14.如权利要求6所述的堆叠芯片模块，所述单个第二控制器导致在所述模块级维修期间并行地维修在选自所述堆叠中的所有所述集成电路芯片的所选组中的每个集成电路芯片上的所述功能块，所述所选组不包括所有集成电路芯片。
15.一种堆叠芯片模块的制造和维修方法，包括：
制造要并入堆叠芯片模块中的集成电路芯片；
执行对每个集成电路芯片的功能块的晶片级维修，所述执行晶片级维修包括：
通过位于所述集成电路芯片上的自我维护块的第一控制器控制对所述功能块的维修；以及
通过位于所述集成电路芯片上的所述自我维护块的第二控制器提供芯片外测试器与所述第一控制器之间的接口；
在所述晶片级维修之后，将所述集成电路芯片封装进所述堆叠芯片模块中，所述封装包括将所述集成电路芯片布置成堆叠，并使用多个互连结构集成位于每个集成电路芯片上的所述自我维护块与位于所述堆叠中的任何相邻集成电路芯片的任何相邻自我维护块；以及
执行对位于所述堆叠中的所述集成电路芯片上的功能块的模块级维修，使得在所述模块级维修期间，位于所述堆叠中单个集成电路芯片上的单个第二控制器提供所述芯片外测试器与位于所述堆叠中每个所述集成电路芯片上的每个第一控制器之间的接口。
16.如权利要求15所述的方法，所述功能块包括存储器阵列。
17.如权利要求15所述的方法，对所述功能块的所述维修包括自我测试和自我修复中的任一种。
18.如权利要求15所述的方法，所述执行所述模块级维修包括并行地维修所有所述功能块。
19.如权利要求15所述的方法，所述执行所述模块级维修包括仅并行地维修一部分所述功能块。
20.一种堆叠芯片模块的制造和维修方法，包括：
制造要并入堆叠芯片模块中的集成电路芯片；
执行对每个集成电路芯片的功能块的晶片级维修，所述执行晶片级维修包括：
通过位于所述集成电路芯片上的自我维护块的第一控制器控制对所述功能块的维修；以及
通过位于所述集成电路芯片上的所述自我维护块的第二控制器提供芯片外测试器与所述第一控制器之间的接口；
在所述晶片级维修之后，将所述集成电路芯片封装进所述堆叠芯片模块中，所述封装包括将所述集成电路芯片布置成堆叠，并使用多个多路复用器和穿通基板通道集成位于每个集成电路芯片上的所述自我维护块与位于所述堆叠中任何相邻集成电路芯片的任何相邻自我维护块；以及
执行对位于所述堆叠中的所述集成电路芯片上的功能块的模块级维修，使得在所述模块级维修期间，位于所述堆叠中底部集成电路芯片上的单个第二控制器提供所述芯片外测试器与位于所述堆叠中每个所述集成电路芯片上的每个第一控制器之间的接口。
21.如权利要求20所述的方法，所述功能块包括存储器阵列。
22.如权利要求20所述的方法，对所述功能块的所述维修包括自我测试和自我修复中的任一种。
23.如权利要求20所述的方法，所述执行所述模块级维修包括并行地维修所有所述功能块。
24.如权利要求20所述的方法，所述执行所述模块级维修包括仅并行地维修一部分所述功能块.
25.如权利要求20所述的方法，还包括在所述模块级维修之前，通过位于每个集成电路芯片上的枚举电路确定所述集成电路芯片在所述堆叠中的层级。
CN201310499513.7A 2012-10-22 2013-10-22 堆叠芯片模块及其制造和维修方法 Expired - Fee Related CN103778966B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/656,844 2012-10-22
US13/656,844 US8872322B2 (en) 2012-10-22 2012-10-22 Stacked chip module with integrated circuit chips having integratable built-in self-maintenance blocks

Publications (2)

Publication Number Publication Date
CN103778966A true CN103778966A (zh) 2014-05-07
CN103778966B CN103778966B (zh) 2016-09-14

Family

ID=50484547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310499513.7A Expired - Fee Related CN103778966B (zh) 2012-10-22 2013-10-22 堆叠芯片模块及其制造和维修方法

Country Status (2)

Country Link
US (1) US8872322B2 (zh)
CN (1) CN103778966B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112313A (zh) * 2015-01-15 2017-08-29 高通股份有限公司 3d集成电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786332B2 (en) * 2015-02-17 2017-10-10 Micron Technology, Inc. Semiconductor device package with mirror mode
US9627017B1 (en) 2015-09-24 2017-04-18 International Business Machines Corporation RAM at speed flexible timing and setup control
US11631465B2 (en) * 2018-07-03 2023-04-18 Samsung Electronics Co., Ltd. Non-volatile memory device
US11054461B1 (en) * 2019-03-12 2021-07-06 Xilinx, Inc. Test circuits for testing a die stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940583A (zh) * 2005-09-06 2007-04-04 奇梦达股份公司 用于测试堆叠管芯半导体器件的方法和配置
US20090147598A1 (en) * 2007-12-10 2009-06-11 Unity Semiconductor Corporation Integrated circuits and methods to compensate for defective memory in multiple layers of memory
CN102576051A (zh) * 2009-07-17 2012-07-11 吉林克斯公司 用于测试堆叠裸片结构的设备和方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502333A (en) 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5968192A (en) 1997-05-09 1999-10-19 Artisan Components, Inc. Programmable universal test interface and method for making the same
US6560740B1 (en) 1999-08-03 2003-05-06 Advanced Micro Devices, Inc. Apparatus and method for programmable built-in self-test and self-repair of embedded memory
US6505317B1 (en) 2000-03-24 2003-01-07 Sun Microsystems, Inc. System and method for testing signal interconnections using built-in self test
US7132841B1 (en) 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US6717222B2 (en) 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
US6906361B2 (en) 2002-04-08 2005-06-14 Guobiao Zhang Peripheral circuits of electrically programmable three-dimensional memory
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7392442B2 (en) 2003-03-20 2008-06-24 Qualcomm Incorporated Built-in self-test (BIST) architecture having distributed interpretation and generalized command protocol
US7184915B2 (en) 2003-03-20 2007-02-27 Qualcomm, Incorporated Tiered built-in self-test (BIST) architecture for testing distributed memory modules
KR20050028934A (ko) 2003-09-17 2005-03-24 엘지전자 주식회사 메모리 테스트 및 피디피 구동칩이 패키징되어 있는멀티칩 모듈
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
US7434131B2 (en) 2004-11-18 2008-10-07 Nilanjan Mukherjee Flexible memory built-in-self-test (MBIST) method and apparatus
US7216278B2 (en) 2004-11-30 2007-05-08 Lsi Logic Corporation Method and BIST architecture for fast memory testing in platform-based integrated circuit
US7380191B2 (en) 2005-02-09 2008-05-27 International Business Machines Corporation ABIST data compression and serialization for memory built-in self test of SRAM with redundancy
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
JP5242397B2 (ja) 2005-09-02 2013-07-24 メタラム インコーポレイテッド Ｄｒａｍをスタックする方法及び装置
US7913202B2 (en) 2005-10-07 2011-03-22 International Business Machines Corporation Wafer level I/O test, repair and/or customization enabled by I/O layer
US7327153B2 (en) 2005-11-02 2008-02-05 Texas Instruments Incorporated Analog built-in self-test module
US8124429B2 (en) 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US7797594B1 (en) 2007-07-05 2010-09-14 Oracle America, Inc. Built-in self-test of 3-dimensional semiconductor memory arrays
US7895028B2 (en) 2007-07-10 2011-02-22 International Business Machines Corporation Structure for increasing fuse programming yield
US7735031B2 (en) 2007-08-20 2010-06-08 International Business Machines Corporation Method and apparatus for self identification of circuitry
JP5605978B2 (ja) 2008-02-26 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル 積層メモリ
US7702975B2 (en) 2008-04-08 2010-04-20 International Business Machines Corporation Integration of LBIST into array BISR flow
JP2010027658A (ja) 2008-07-15 2010-02-04 Hitachi Ulsi Systems Co Ltd プローブ試験方法と半導体ウェハ及びプローブカード
US20100332177A1 (en) 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1940583A (zh) * 2005-09-06 2007-04-04 奇梦达股份公司 用于测试堆叠管芯半导体器件的方法和配置
US20090147598A1 (en) * 2007-12-10 2009-06-11 Unity Semiconductor Corporation Integrated circuits and methods to compensate for defective memory in multiple layers of memory
CN102576051A (zh) * 2009-07-17 2012-07-11 吉林克斯公司 用于测试堆叠裸片结构的设备和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王伟等: "一种针对3D芯片的BIST设计方法", 《电子测量与仪器学报》 *
王伟等: "功耗约束下的3D多核芯片芯核级测试调度算法", 《电子测量与仪器学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112313A (zh) * 2015-01-15 2017-08-29 高通股份有限公司 3d集成电路
CN107112313B (zh) * 2015-01-15 2019-09-03 高通股份有限公司 3d集成电路

Also Published As

Publication number Publication date
US8872322B2 (en) 2014-10-28
US20140110711A1 (en) 2014-04-24
CN103778966B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
US9568536B2 (en) Transition delay detector for interconnect test
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
US8242589B2 (en) Semiconductor device
JP5420671B2 (ja) 半導体装置
US9153508B2 (en) Multi-chip package and interposer with signal line compression
CN103778966A (zh) 堆叠芯片模块及其制造和维修方法
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
CN110675903B (zh) 包括绕过物理层的硅通孔(tsv)的可配置随机存取存储器(ram)阵列
US20130326294A1 (en) 3-D Memory and Built-In Self-Test Circuit Thereof
WO2017142897A1 (en) Selectors on interface die for memory device
US8853847B2 (en) Stacked chip module with integrated circuit chips having integratable and reconfigurable built-in self-maintenance blocks
TW201507087A (zh) 半導體裝置
US20200158776A1 (en) Stacked semiconductor device and test method thereof
TWI545713B (zh) 半導體裝置
KR20170007585A (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
US20150177320A1 (en) Semiconductor chip, stack chip including the same, and testing method thereof
KR101959894B1 (ko) 반도체 집적회로 및 그의 내부전압 측정방법
KR101094945B1 (ko) 반도체 장치 및 이의 프로브 테스트 방법
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
Li et al. An efficient 3D-IC on-chip test framework to embed TSV testing in memory BIST
KR20170034178A (ko) 반도체 패키지 장치
US9188626B2 (en) Semiconductor apparatus and test method thereof
US9726722B1 (en) Systems and methods for automatic test pattern generation for integrated circuit technologies
Chi et al. On improving interconnect defect diagnosis resolution and yield for interposer-based 3-D ICs
KR20160068546A (ko) 반도체 장치의 입력 회로 및 이를 이용한 반도체 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160914

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee