TWI420818B - 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置 - Google Patents

避免在相位內插電路中時鐘切換造成脈衝的方法及裝置 Download PDF

Info

Publication number
TWI420818B
TWI420818B TW098143292A TW98143292A TWI420818B TW I420818 B TWI420818 B TW I420818B TW 098143292 A TW098143292 A TW 098143292A TW 98143292 A TW98143292 A TW 98143292A TW I420818 B TWI420818 B TW I420818B
Authority
TW
Taiwan
Prior art keywords
phase
signal
clock
state
adjacent
Prior art date
Application number
TW098143292A
Other languages
English (en)
Other versions
TW201034389A (en
Inventor
Ye Liu
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW098143292A priority Critical patent/TWI420818B/zh
Priority to US12/720,376 priority patent/US8248138B2/en
Publication of TW201034389A publication Critical patent/TW201034389A/zh
Application granted granted Critical
Publication of TWI420818B publication Critical patent/TWI420818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

避免在相位內插電路中時鐘切換造成脈衝的方法及裝置
本發明係為一種避免脈衝的方法及裝置，尤其是有關於一種避免在一相位內插電路中時鐘切換造成脈衝的方法及裝置。
相位內插電路作為一種相位產生電路，其功能為通過將指定的兩個輸入時鐘相位按任意需要的比例混合，從而產生一個相位位於兩個輸入時鐘之間的新時鐘。由於相位內插電路能夠產生指定相位的時鐘，因此該電路在時鐘乘法單元電路，時鐘產生電路以及時鐘/資料回復等應用場合下都得到廣泛應用。
圖一為一種常見的相位內插電路10架構圖。其中VO1P、VO1N及VO0P、VO0N分別為相鄰相位的一對差動時鐘信號輸入。熟悉該項技藝者可變動電流源101及102之比例即α則可決定了兩個輸入時鐘在輸出時鐘中所占比例。在實際使用中，該相位內插電路10通常與一相位旋轉器電路結合使用，由相位旋轉器電路產生所需的輸出時鐘相位資訊，相位內插電路電路10則按照該相位旋轉器電路的輸出產生需要的時鐘相位。
如圖二所示，相位旋轉器根據需要輸出的時鐘相位，選擇相鄰兩個時鐘作為該相位內插電路10的輸入，並決定這兩個時鐘在輸出相位中所占比例，即α的取值。該相位內插電路則按照α的取值對兩個輸入時鐘進行內插得到所需要的輸出相位。
對於相位旋轉器/相位內插電路系統而言，設計的關鍵點之一在於，如何在輸出時鐘相位跳變時，保證輸出相位不會出現脈衝。
如圖三所示，當指定的輸出相位從一組相鄰的兩個時鐘即時鐘1、時鐘2之間跳至另一組相鄰的時鐘即時鐘2、時鐘3之間時，相位內插電路的輸入時鐘需要進行切換。此時相位內插電路的輸入時鐘需要從時鐘1與時鐘2間之加權相位跳至時鐘2與時鐘3間之加權相位，該相位內插電路10的VO1P、VO1N端輸入時鐘需要從時鐘1切換至時鐘3。而在時鐘切換過程中，如果切換時機不當，例如致能1或致能3在上升或下降緣時，若時鐘1或時鐘3為高電位，在VO1P或VO1N端時鐘就會出現脈衝，從而導致該相位內插電路10的輸出相位也產生脈衝。為防止上述情況發生，通常的做法是，在時鐘切換時，保證時鐘1與時鐘3都處於低電平，這樣在輸入時鐘跳變時，相位不會在切換點出現突變，從而避免了脈衝的產生。而要做到這一點，通常需要額外設計一套專門的時序控制電路，並仔細模擬各種可能出現的延遲情況，從而增加了電路複雜度及設計難度。針對上述問題，本發明提出了一種新的脈衝預防機制，可以有效地避免上述複雜的時序控制電路，降低電路設計難度，並節省面積和功耗。
緣此，本案之發明人係研究出一種避免脈衝的方法及裝置，尤其是有關於一種避免在一相位內插電路中時鐘切換造成脈衝的方法及裝置，其係可改善習知技術中時鐘切換對輸出相位影響之現狀。
本發明關於一種避免在一相位內插電路中時鐘切換造成脈衝的方法，其包括：
a)提供一參考信號；
b)產生複數組對該參考信號的相關相位信號；
c)選取該複數組對該參考信號的相關相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號；
d)輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號；
e)判斷該第一相位信號或該第三相位信號是否為高電壓；若是，同時輸入該第二相位信號至該相位內插電路之該二輸入端以產生一暫態相位內插信號；若否，則直接執行下一步；以及
f)輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號。
較佳的，該第一比例及該第二比例由該相位內插電路中之二偏壓電流之比例決定。
較佳的，該複數組對該參考信號的相關相位信號係為對該參考信號的均勻相位信號。
本發明進一步關於一種避免在一相位內插電路中時鐘切換造成脈衝的方法，其包括：
a)提供一參考信號；
b)產生複數組對該參考信號的相關相位信號；
c)選取該複數組對該參考信號的相關相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號；
d)輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號；
e)判斷該第一相位信號或該第三相位信號是否為高電壓；若是，選擇該第一比例為一特定值，以使該第一相位信號對該相位內插電路為無作用；若否，則直接執行下一步；以及
f)輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號。
較佳的，該第一比例及該第二比例由該相位內插電路中之二偏壓電流之比例決定。
較佳的，該複數組對該參考信號的相關相位信號係為對該參考信號的均勻相位信號。
本發明進一步關於一種狀態機，該狀態機用以防範一相位旋轉器中的脈衝並基於由該相位旋轉器而來的一參考時鐘而產生一數位時鐘信號，其至少包含：一第一狀態，其基於一第一相位及一第二相位的一第一加權值而產生一第一時鐘信號；一第二狀態，其基於該第二相位及一第三相位的一第二加權值而產生一第二時鐘信號；一中間狀態，其基於該第二相位而產生一中間時鐘信號；一第一暫態，其於一控制信號控制下由該第一狀態到該第二狀態；以及一第二暫態，其於該控制信號控制下由該第一狀態經由該中間狀態到該第二狀態；其中，該第一相位、該第二相位、該第三相位為該參考時鐘的均勻等距相位而該數位時鐘信號為由該第一狀態、該第二狀態、該中間狀態所組成的群組中選取。
本發明進一步關於一種相位旋轉器，其接受一參考時鐘而產生一數位時鐘信號，其至少包含：一延遲鎖定迴路，其依該參考時鐘而輸出一複數組的均勻等距相位；一多工器，耦合至該延遲鎖定迴路，其依一選擇信號由該複數組的均勻等距相位選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器，耦合至該多工器，其依一相位內插加權值內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號；以及一狀態機，耦合至該多工器及該相位內插器，其接受一控制信號及該兩個鄰近相位，並控制該多工器。
本發明進一步關於一種相位旋轉器，其接受一參考時鐘而產生一數位時鐘信號，其至少包含：一延遲鎖定迴路，其依該參考時鐘而輸出一複數組的均勻等距相位；一多工器，耦合至該延遲鎖定迴路，其依一選擇信號由該複數組的均勻等距相位選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器，耦合至該多工器，其依一相位內插加權值內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號；以及一狀態機，耦合至該多工器及該相位內插器，其接受一控制信號及該兩個鄰近相位及一狀態機加權值，以控制該相位內插加權值。
為使　貴審查委員對於本發明之結構目的和功效有更進一步之了解與認同，茲配合圖示範例詳細說明如後。
本發明之較佳實施例之一如圖四a所示，為簡便起見方波至三角波轉換電路未畫出。當一相位內插電路400a的輸出相位從時鐘1與時鐘2之間跳至時鐘2與時鐘3之間時，該相位內插電路400a的VO0P、VO0N輸入端時鐘維持在時鐘2，VO1P、VO1N輸入端時鐘則從時鐘1切換至時鐘3。由於相位切換發生在時鐘1為高電位時，因此切換過程中VO1P、VO1N端的輸入時鐘出現脈衝。
如前所述，通常的無脈衝演算法是通過專門的時序控制電路，保證時鐘相位切換發生在時鐘的低電位處，從而防止了上述的脈衝產生。而本發明提出的演算法則完全不做相位切換的時序控制，而是通過在相位切換過程中，將輸出相位全部選擇在未發生相位切換的時鐘相位上，從而避免了時鐘切換帶來的脈衝對輸出時鐘的影響。
如圖四a所示，在VO1P、VO1N端輸入時鐘相位切換過程中，將輸入時鐘ψx 及時鐘ψx+1 (時鐘1與時鐘2)輸入一狀態機401a，該狀態機401a進一步接受一控制信號402a及一加權值403a，當該控制信號402a致能，ψx 相位由時鐘1跳至時鐘3且有脈衝發生時，無論該加權值403a為何值，該狀態機401a令α=1。此時該相位內插電路400a的全部電流都從VO0P、VO0N支路流過，VO1P、VO1N支路並沒有電流流過，因此此時VO1P、VO1N端的時鐘脈衝並不會傳導至該相位內插電路400a的輸出端，從而避免了輸入時鐘切換導致的輸出時鐘脈衝。當VO1P、VO1N輸入端的時鐘穩定之後或輸入時鐘ψx 及時鐘ψx+1 皆為低電位時，α再變化至需要的值如該加權值403a。因此，與通常的相位切換過程不同，此時輸出相位的變化過程需要兩個步驟，而並非一次性跳變到需要的相位。
如圖四b所示，其與圖四a的差異在於，在VO1P、VO1N端輸入時鐘相位切換過程中，另一狀態機401b接受一控制信號402b而不論一加權值403b如何變化，當該控制信號402b致能，ψx 相位由時鐘1跳至時鐘3且有脈衝發生時，無論該加權值403a為何值，該狀態機401b令一方波至三角波轉換電路404的兩個輸入端之輸入信號皆為時鐘2，此時原有的時鐘脈衝已消失。當VO1P、VO1N輸入端的時鐘穩定之後或輸入時鐘ψx 及時鐘ψx+1 皆為低電位時，該方波至三角波轉換電路404之一輸入端再接受需要的輸入值如時鐘3。
以圖五為例，假設輸出時鐘相位需要從時鐘0與時鐘1之間的A點跳變至時鐘1與時鐘2之間的B點，按照本發明提出的方法，輸出相位的跳變過程並非由A點到B點一步完成，而是由A點先跳至C點，再由C點跳至需要的B點。而C點則對應的是所有電流流過時鐘沒有發生跳變的支路(時鐘1支路)，有時鐘跳變的支路(時鐘0至時鐘2)沒有電流流過的狀態。在C狀態下，時鐘0至時鐘2切換導致的脈衝並不會出現在電路的輸出，而在最終跳至B狀態時，時鐘切換已經完成，電路的輸出也不會出現脈衝。
為實現上述無脈衝時鐘切換過程，相位旋轉器進行輸出時鐘相位切換時，需要加入額外的去脈衝狀態(即C狀態)，以實現該輸出時鐘相位的無脈衝跳變，如圖六所示，沒有無脈衝演算法時，相位旋轉器只在圖五中的時鐘1的上升緣切換新的狀態；加入無脈衝演算法後，相位旋轉器需要在時鐘1的上升緣和下降緣都切換新的狀態(其中上升緣切換無脈衝狀態，下降緣切換正常的狀態)。由於相位旋轉器電路通常操作在較相位內插電路低的工作頻率下，因此在相位旋轉器中插入過渡的去脈衝狀態比直接在相位內插電路的高頻率輸入時鐘處進行時序控制要簡單很多，而且更為可靠。因此，相較於傳統通過控制時鐘切換時序來實現去除脈衝的做法，本發明提出的方法能夠更為簡單可靠地消除輸出時鐘的脈衝，實現相位旋轉器/相位內插電路的無脈衝相位切換。
圖七為本發明中圖六的狀態圖，其包含：一初始態701；當需切換相位內插電路的輸出狀態時，判斷是否需改變相位內插電路的輸入時鐘相位702(本例為由時鐘1切換至時鐘3)；若否，按所需的輸出相位調整相位內插電路的內插比例，完成相位內插703；若是，將相位內插加權比重完全落入輸入不變的一邊704(本例為時鐘2)；以及，按所需的輸出相位配比相位內插電路的內插比例，完成相位內插705。
圖八係為本發明之較佳實施例之方法流程圖；其包括以下步驟：提供一參考信號801；產生複數組對該參考信號的均勻相位信號802；選取該複數組對該參考信號的均勻相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號803；輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號804；判斷該第一相位信號或該第三相位信號是否為高電壓805，若是，輸入該第二相位信號至該相位內插電路之該二輸入端以產生一暫態相位內插信號806；若否，則直接執行下一步；以及輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號807。
圖九係為本發明之較佳實施例之方法流程圖；其包括以下步驟：提供一參考信號901；產生複數組對該參考信號的均勻相位信號902；選取該複數組對該參考信號的均勻相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號903；輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號904；判斷該第一相位信號或該第三相位信號是否為高電壓905；若是，選擇該第一比例為一特定值，如100%，以使第一相位信號對該相位內插電路為無作用906；若否，則直接執行下一步；以及輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號907。
圖十係為本發明之一狀態機之較佳實施例，該狀態機用以防範相位旋轉器中的脈衝並基於由該相位旋轉器而來的一參考時鐘而產生一數位時鐘信號，其至少包含：一第一狀態1001，其基於一第一相位及一第二相位的一第一加權值而產生一第一時鐘信號；一第二狀態1002，其基於該第二相位及一第三相位的一第二加權值而產生一第二時鐘信號；一中間狀態1003，其基於該第二相位而產生一中間時鐘信號；一第一暫態1005，其於一控制信號控制下由該第一狀態1001到該第二狀態1002；以及一第二暫態1006，其於該控制信號控制下由該第一狀態1001經由該中間狀態1003到該第二狀態1002；該第一相位、該第二相位、該第三相位為該參考時鐘的均勻等距相位而該數位時鐘信號為由該第一狀態1001、該第二狀態1002、該中間狀態1003所組成的群組中選取。較佳的，當該控制信號致能時，若該第一相位或第三相位為高電位，該數位時鐘信號為在該第二暫態1006中。而當該控制信號致能時，若該第一相 位及第三相位皆為低電位，該數位時鐘信號為在該第一暫態1005中。而在該第二暫態1006中，該第一加權值被更改為完全依照該第二相位。
圖十一係為本發明之一相位旋轉器1101之較佳實施例，其接受一參考時鐘1106而產生一數位時鐘信號1107，其至少包含：一延遲鎖定迴路1102，其依該參考時鐘1106而輸出一複數組的均勻等距相位ψ0 ~ψN-1 ；一多工器1103，耦合至該延遲鎖定迴路1102，其依一選擇信號1108由該複數組的均勻等距相位ψ0 ~ψN-1 選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器1104，耦合至該多工器1103，其依一相位內插加權值1110內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號1107；以及一狀態機1105，耦合至該多工器1103及該相位內插器1104，其接受一控制信號1109及該兩個鄰近相位，並控制該多工器1103。其中，當該控制信號1109致能時且該第一相位或與該第二相位鄰近之一第三相位為高電位，該狀態機1101輸出該控制信號1109使該多工器1103中之該兩個鄰近第一相位及第二相位變更為兩個第二相位，之後該狀態機1101輸出該選擇信號1108使該多工器1103中之該兩個鄰近第一相位及第二相位變更為該兩個鄰近第二相位及第三相位。當該控制信號1109致能時且該第一相位以及該第三相位皆為低電位，該狀態機1101輸出該選擇信號使該 多工器1103中之該兩個鄰近第一相位及第二相位變更為兩個鄰近的該第二相位及該第三相位。
圖十二係為本發明之一相位旋轉器1201之較佳實施例，其接受一參考時鐘1206而產生一數位時鐘信號1207，其至少包含：一延遲鎖定迴路1202，其依該參考時鐘1206而輸出一複數組的均勻等距相位ψ0 ~ψN-1 ；一多工器1203，耦合至該延遲鎖定迴路1202，其依一選擇信號1208由該複數組的均勻等距相位ψ0 ~ψN-1 選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器1204，耦合至該多工器1203，其依一相位內插加權值1210內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號1207；以及一狀態機1205，耦合至該多工器1203及該相位內插器1204，其接受一控制信號1209及該兩個鄰近相位及一狀態機加權值1211，以控制該相位內插加權值1210。其中，當該控制信號1209致能時且該第一相位或與該第二相位鄰近之一第三相位為高電位，該狀態機1205先選擇該相位內插加權值1210為一特定值，如100%，以使該數位時鐘信號為該第二相位，之後再以該狀態機加權值1211作為該相位內插加權值1210。當該控制信號致能時且該第一相位及該第三相位皆為低電位，該狀態機加權值1211即為該相位內插加權值1210。
圖十三進一步揭示圖十一中相位旋轉器的致能與輸出 時鐘相位示意圖，在時刻t1 之前及時刻t2 之後，所有信號與圖三所揭示者相同，在此不在贅述。在時刻t1 之前及時刻t2 之間，該相位內插器1104之一輸入端與時鐘2是相同的；同時，在致能1/致能3的升降邊緣時，該相位內插器1104之另一輸入端由時鐘1先轉換為時鐘2，再於時刻t2 之後轉換為時鐘3，如此無論在致能1/致能3的升降邊緣時加權值如何變化皆無脈衝產生。
圖十四進一步揭示圖十二中相位旋轉器的致能與輸出時鐘相位示意圖，在時刻t1 之前及時刻t2 之後，所有信號亦與圖三所揭示者相同，在此不在贅述。在時刻t1 之前及時刻t2 之間，該相位內插器1104之一輸入端與時鐘2是相同的；同時，在致能1/致能3的升降邊緣時，該相位內插器1104之加權值先轉換為1使時鐘1或3對相位內插器1104為無作用，再於時刻t2 之後轉換所要的加權值，如此無論在致能1/致能3的升降邊緣時時鐘如何變化皆無脈衝產生。
唯以上所述者，僅為本發明之範例實施態樣爾，當不能以之限定本發明所實施之範圍。即大凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋之範圍內，謹請 貴審查委員明鑑，並祈惠准，是所至禱。
10‧‧‧相位內插電路
101~102‧‧‧電流源
400a,b‧‧‧相位內插電路
401a,b‧‧‧狀態機
402a,b‧‧‧控制信號
403a,b‧‧‧加權值
404‧‧‧方波至三角波轉換電路
701~705‧‧‧步驟
801~807‧‧‧步驟
901~907‧‧‧步驟
1001‧‧‧第一狀態
1002‧‧‧第二狀態
1003‧‧‧中間狀態
1005‧‧‧第一暫態
1006‧‧‧第二暫態
1101,1201‧‧‧相位旋轉器
1102,1202‧‧‧延遲鎖定迴路
1103,1203‧‧‧多工器
1104,1204‧‧‧相位內插器
1105,1205‧‧‧狀態機
1106,1206‧‧‧參考時鐘
1107,1207‧‧‧數位時鐘信號
1108,1208‧‧‧選擇信號
1109,1209‧‧‧控制信號
1110,1210‧‧‧相位內插加權值
1211‧‧‧狀態機加權值
圖一係為先前技藝之相位內插電路示意圖；圖二係為先前技藝之相位旋轉器的時鐘相位示意圖；圖三係為先前技藝之相位旋轉器的致能與輸出時鐘相位示意圖；圖四a係為用於本發明之較佳實施例之示意圖；圖四b係為用於本發明之較佳實施例之示意圖；圖五係為用於本發明之較佳實施例之時鐘相位示意圖；圖六係為用於說明本發明之時鐘相位更新示意圖；圖七係為本發明之較佳實施例之狀態示意圖；圖八係為本發明之較佳實施例之方法流程圖；圖九係為本發明之另一較佳實施例之方法流程圖；圖十係為本發明之一狀態機之較佳實施例；圖十一係為本發明之相位旋轉器之一較佳實施例；圖十二係為本發明之相位旋轉器之另一較佳實施例；圖十三係為本發明之相位旋轉器的致能與輸出時鐘相位示意圖；以及圖十四係為本發明之相位旋轉器的致能與輸出時鐘相位另一示意圖。
701~705．．．步驟

Claims (16)

  1. 一種避免在一相位內插電路中時鐘切換造成脈衝的方法，其包括：提供一參考信號；產生複數組對該參考信號的相關相位信號；選取該複數組對該參考信號的相關相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號；輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號；判斷該第一相位信號或該第三相位信號是否為高電壓；若是，同時輸入該第二相位信號至該相位內插電路之該二輸入端以產生一暫態相位內插信號；若否，則直接執行下一步，輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號。
  2. 如申請專利範圍第1項所述之方法，其中，該複數組對該參考信號的相關相位信號係為對該參考信號的均勻相位信號。
  3. 如申請專利範圍第1項所述之方法，其中，該第一比例及該第二比例由該相位內插電路中之二偏壓電流之比 例決定。
  4. 一種避免在一相位內插電路中時鐘切換造成脈衝的方法，其包括：提供一參考信號；產生複數組對該參考信號的相關相位信號；選取該複數組對該參考信號的相關相位信號中依序為一第一相位信號、一第二相位信號以及一第三相位信號之三個相鄰信號；輸入該第一相位信號及該第二相位信號至該相位內插電路之二輸入端以按一第一比例產生一第一相位內插信號；判斷該第一相位信號或該第三相位信號是否為高電壓；若是，選擇該第一比例為一特定值，以使該第一相位信號對該相位內插電路為無作用；若否，則直接執行下一步，輸入該第二相位信號及該第三相位信號至該相位內插電路之該二輸入端以按一第二比例產生一第二相位內插信號。
  5. 如申請專利範圍第4項所述之方法，其中：該複數組對該參考信號的相關相位信號係為對該參考信號的均勻相位信號。
  6. 如申請專利範圍第4項所述之方法，其中，該第一比例及該第二比例由該相位內插電路中之二偏壓電流之比例 決定。
  7. 如申請專利範圍第4項所述之方法，其中，該特定值為100%。
  8. 一種狀態機，該狀態機用以防範一相位旋轉器中的脈衝並基於由該相位旋轉器而來的一參考時鐘而產生一數位時鐘信號，其至少包含：一第一狀態，其基於一第一相位及一第二相位的一第一加權值而產生一第一時鐘信號；一第二狀態，其基於該第二相位及一第三相位的一第二加權值而產生一第二時鐘信號；一中間狀態，其基於該第二相位而產生一中間時鐘信號；一第一暫態，其於一控制信號控制下由該第一狀態到該第二狀態；以及一第二暫態，其於該控制信號控制下由該第一狀態經由該中間狀態到該第二狀態；其中，該第一相位、該第二相位、該第三相位為該參考時鐘的均勻等距相位而該數位時鐘信號為由該第一狀態、該第二狀態、該中間狀態所組成的群組中選取。
  9. 如申請專利範圍第8項之狀態機，其中，當該控制信號致能時，若該第一相位或第三相位為高電位，該數位時鐘信號為在該第二暫態中。
  10. 如申請專利範圍第8項之狀態機，其中，當該控制信號 致能時，若該第一相位及第三相位皆為低電位，該數位時鐘信號為在該第一暫態中。
  11. 如申請專利範圍第9項之狀態機，其中，在該第二暫態中，該第一加權值被更改為完全依照該第二相位。
  12. 一種相位旋轉器，其接受一參考時鐘而產生一數位時鐘信號，其至少包含：一延遲鎖定迴路，其依該參考時鐘而輸出一複數組的均勻等距相位；一多工器，耦合至該延遲鎖定迴路，其依一選擇信號由該複數組的均勻等距相位選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器，耦合至該多工器，其依一相位內插加權值內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號；以及一狀態機，耦合至該多工器及該相位內插器，其接受一控制信號及該兩個鄰近相位，並控制該多工器；其中，當該控制信號致能時且該第一相位以及該第三相位皆為低電位，該狀態機輸出該選擇信號使該多工器中之該兩個鄰近第一相位及第二相位變更為兩個鄰近的該第二相位及該第三相位。
  13. 如申請專利範圍第12項之相位旋轉器，其中，當該控制信號致能時且該第一相位或與該第二相位鄰近之一第 三相位為高電位，該狀態機輸出該控制信號使該多工器中之該兩個鄰近第一相位及第二相位變更為兩個第二相位，之後該狀態機輸出該選擇信號使該多工器中之該兩個鄰近第一相位及第二相位變更為該兩個鄰近第二相位及第三相位。
  14. 一種相位旋轉器，其接受一參考時鐘而產生一數位時鐘信號，其至少包含：一延遲鎖定迴路，其依該參考時鐘而輸出一複數組的均勻等距相位；一多工器，耦合至該延遲鎖定迴路，其依一選擇信號由該複數組的均勻等距相位選取兩個鄰近的第一相位及第二相位作為其輸出；一相位內插器，耦合至該多工器，其依一相位內插加權值內插該兩個鄰近第一相位及第二相位而輸出該數位時鐘信號；以及一狀態機，耦合至該多工器及該相位內插器，其接受一控制信號及該兩個鄰近相位及一狀態機加權值，以控制該相位內插加權值；其中，當該控制信號致能時且該第一相位及該第三相位皆為低電位，該狀態機加權值即為該相位內插加權值。
  15. 如申請專利範圍第14項之相位旋轉器，其中，當該控制信號致能時且該第一相位或與該第二相位鄰近之一第 三相位為高電位，該狀態機先選擇該相位內插加權值為一特定值，以使該數位時鐘信號為該第二相位，之後再以該狀態機加權值作為該相位內插加權值。
  16. 如申請專利範圍第15項之相位旋轉器，其中，該特定值為100%。
TW098143292A 2009-03-10 2009-12-17 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置 TWI420818B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098143292A TWI420818B (zh) 2009-03-10 2009-12-17 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置
US12/720,376 US8248138B2 (en) 2009-03-10 2010-03-09 Method and apparatus for preventing phase interpolation circuit from glitch during clock switching

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW98107618 2009-03-10
TW098143292A TWI420818B (zh) 2009-03-10 2009-12-17 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置

Publications (2)

Publication Number Publication Date
TW201034389A TW201034389A (en) 2010-09-16
TWI420818B true TWI420818B (zh) 2013-12-21

Family

ID=42730193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143292A TWI420818B (zh) 2009-03-10 2009-12-17 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置

Country Status (2)

Country Link
US (1) US8248138B2 (zh)
TW (1) TWI420818B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638522B (zh) * 2016-11-02 2018-10-11 瑞昱半導體股份有限公司 相位調整電路與控制方法
TWI693796B (zh) * 2019-11-08 2020-05-11 群聯電子股份有限公司 訊號產生電路、記憶體儲存裝置及訊號產生方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US8471747B1 (en) * 2011-12-12 2013-06-25 Texas Instruments Incorporated Phase averaged pulse width modulator
CN104022762B (zh) * 2013-02-28 2018-05-08 德克萨斯仪器股份有限公司 相位平均的脉冲宽度调制器
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
KR20160113341A (ko) 2015-03-18 2016-09-29 에스케이하이닉스 주식회사 위상 보간 회로, 이를 포함하는 클럭 데이터 복원 회로 및 위상 보간 방법
CN104821808B (zh) * 2015-05-20 2017-08-29 灿芯半导体(上海)有限公司 相位插值器
CN113014252A (zh) * 2016-11-11 2021-06-22 瑞昱半导体股份有限公司 相位调整电路、控制方法与测量方法
TWI831630B (zh) * 2023-03-06 2024-02-01 瑞昱半導體股份有限公司 轉相控制器與轉相控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070147564A1 (en) * 2005-12-27 2007-06-28 Yongping Fan Phase interpolator
US20080297216A1 (en) * 2007-06-01 2008-12-04 Meei-Ling Chiang Test techniques for a delay-locked loop receiver interface

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396366B1 (ko) * 2007-10-22 2014-05-20 삼성전자주식회사 선형 디지털 위상 보간기 및 이를 구비하는 세미 디지털지연동기루프

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070147564A1 (en) * 2005-12-27 2007-06-28 Yongping Fan Phase interpolator
US20080297216A1 (en) * 2007-06-01 2008-12-04 Meei-Ling Chiang Test techniques for a delay-locked loop receiver interface

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ming-ta Hsieh; Sobelman, G., "Architectures for multi-gigabit wire-linked clock and data recovery," Circuits and Systems Magazine, IEEE , vol.8, no.4, pp.45,57, Fourth Quarter 2008 *
Tanahashi, T.; Kurisu, M.; Yamaguchi, H.; Nedachi, T.; Arai, M.; Tomari, S.; Matsuzaki, T.; Nakamura, K.; Fukaishi, M.; Naramoto, S.; Sato, T., "A 2 Gb/s 21 CH low-latency transceiver circuit for inter-processor communication," Solid-State Circuits Conference, 2001. Digest of Technical Papers. ISSCC. 2001 IEEE International , vol., no., pp.60,61, 7-7 Feb. 2001 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI638522B (zh) * 2016-11-02 2018-10-11 瑞昱半導體股份有限公司 相位調整電路與控制方法
US10187068B2 (en) 2016-11-02 2019-01-22 Realtek Semiconductor Corporation Phase adjustment circuit, control method, and measurement method
TWI693796B (zh) * 2019-11-08 2020-05-11 群聯電子股份有限公司 訊號產生電路、記憶體儲存裝置及訊號產生方法

Also Published As

Publication number Publication date
US20100231283A1 (en) 2010-09-16
US8248138B2 (en) 2012-08-21
TW201034389A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
TWI420818B (zh) 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置
US6380783B1 (en) Cyclic phase signal generation from a single clock source using current phase interpolation
US6262611B1 (en) High-speed data receiving circuit and method
KR102268767B1 (ko) 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치
US7941686B2 (en) Phase controllable multichannel signal generator having interleaved digital to analog converters
KR102094684B1 (ko) 다위상 클록 신호 보정 장치
KR101046245B1 (ko) 듀티 보정 회로
JPS5857769B2 (ja) コンピュ−タ・システムのクロック・パルス発生装置
KR100594318B1 (ko) 위상점프없는 소프트 스위칭을 위한 멀티플렉서 및멀티플렉싱 방법
US6646480B2 (en) Glitchless clock output circuit and the method for the same
JPH0946197A (ja) 可変遅延回路
US6946870B1 (en) Control of simultaneous switch noise from multiple outputs
JP2007228145A (ja) 半導体集積回路
KR20100129017A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
US10187068B2 (en) Phase adjustment circuit, control method, and measurement method
CN101854162B (zh) 避免在相位内插电路中时钟切换造成脉冲的方法及装置
JP2011169594A (ja) マルチストローブ回路およびそのキャリブレーション方法および試験装置
KR100422349B1 (ko) 클럭신호발생기
WO2005036747A2 (en) Selectable delay pulse generator
JP4846215B2 (ja) パルス発生器、タイミング発生器、及びパルス幅調整方法
JP5241670B2 (ja) 半導体集積回路
JP2016127602A (ja) クロック生成装置
KR20100042388A (ko) 지연고정루프회로
JP2003234644A (ja) 可変遅延生成回路
JPH08179009A (ja) テスト回路