CN101854162B - 避免在相位内插电路中时钟切换造成脉冲的方法及装置 - Google Patents

避免在相位内插电路中时钟切换造成脉冲的方法及装置 Download PDF

Info

Publication number
CN101854162B
CN101854162B CN 201010136467 CN201010136467A CN101854162B CN 101854162 B CN101854162 B CN 101854162B CN 201010136467 CN201010136467 CN 201010136467 CN 201010136467 A CN201010136467 A CN 201010136467A CN 101854162 B CN101854162 B CN 101854162B
Authority
CN
China
Prior art keywords
phase
signal
clock
interpolation circuit
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010136467
Other languages
English (en)
Other versions
CN101854162A (zh
Inventor
刘烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN 201010136467 priority Critical patent/CN101854162B/zh
Publication of CN101854162A publication Critical patent/CN101854162A/zh
Application granted granted Critical
Publication of CN101854162B publication Critical patent/CN101854162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明为避免在相位内插电路中时钟切换造成脉冲的方法及装置，其在相位切换过程中，将输出相位全部选择在未发生相位切换的时钟相位上，从而避免了时钟切换带来的脉冲对输出时钟的影响。相较于传统通过控制时钟切换时序来实现去除脉冲的做法，本发明进一步利用相位旋转器的改善来消除输出时钟的脉冲，实现相位内插电路的无脉冲相位切换。

Description

避免在相位内插电路中时钟切换造成脉冲的方法及装置
技术领域
本发明涉及一种避免脉冲的方法及装置，特别是涉及一种避免在一相位内插电路中时钟切换造成脉冲的方法及装置。
背景技术
相位内插电路作为一种相位产生电路，其功能为通过将指定的两个输入时钟相位按任意需要的比例混合，从而产生一个相位位于两个输入时钟之间的新时钟。由于相位内插电路能够产生指定相位的时钟，因此该电路在时钟乘法单元电路，时钟产生电路以及时钟/数据回复等应用场合下都得到广泛应用。
图1为一种常见的相位内插电路10架构图。其中VO1P、VO1N及VO0P、VO0N分别为相邻相位的一对差动时钟信号输入。本领域技术人员可变动电流源101及102的比例即α则可决定了两个输入时钟在输出时钟中所占比例。在实际使用中，该相位内插电路10通常与一相位旋转器电路结合使用，由相位旋转器电路产生所需的输出时钟相位信息，相位内插电路电路10则按照该相位旋转器电路的输出产生需要的时钟相位。
如图2所示，相位旋转器根据需要输出的时钟相位，选择相邻两个时钟作为该相位内插电路10的输入，并决定这两个时钟在输出相位中所占比例，即α的取值。该相位内插电路则按照α的取值对两个输入时钟进行内插得到所需要的输出相位。
对于相位旋转器/相位内插电路系统而言，设计的关键点之一在于，如何在输出时钟相位跳变时，保证输出相位不会出现脉冲。
如图3所示，当指定的输出相位从一组相邻的两个时钟即时钟1、时钟2之间跳至另一组相邻的时钟即时钟2、时钟3之间时，相位内插电路的输入时钟需要进行切换。此时相位内插电路的输入时钟需要从时钟1与时钟2间的加权相位跳至时钟2与时钟3间的加权相位，该相位内插电路10的VO1P、VO1N端输入时钟需要从时钟1切换至时钟3。而在时钟切换过程中，如果切换时机不当，例如致能1或致能3在上升或下降缘时，若时钟1或时钟3为高电位，在VO1P或VO1N端时钟就会出现脉冲，从而导致该相位内插电路10的输出相位也产生脉冲。为防止上述情况发生，通常的做法是，在时钟切换时，保证时钟1与时钟3都处于低电平，这样在输入时钟跳变时，相位不会在切换点出现突变，从而避免了脉冲的产生。而要做到这一点，通常需要额外设计一套专门的时序控制电路，并仔细仿真各种可能出现的延迟情况，从而增加了电路复杂度及设计难度。
发明内容
针对上述问题，本发明提出了一种新的脉冲预防机制，可以有效地避免上述复杂的时序控制电路，降低电路设计难度，并节省面积和功耗。
本发明涉及一种避免在一相位内插电路中时钟切换造成脉冲的方法，其包括：
a)提供一参考信号；
b)产生多组对该参考信号的相关相位信号；
c)选取该多组对该参考信号的相关相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号；
d)输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号；
e)判断该第一相位信号或该第三相位信号是否为高电压；若是，同时输入该第二相位信号至该相位内插电路的该二输入端以产生一瞬时相位内插信号；若否，则直接执行下一步；以及
f)输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号。
较佳的，该第一比例及该第二比例由该相位内插电路中的二偏压电流的比例决定。
较佳的，该多组对该参考信号的相关相位信号为对该参考信号的均匀相位信号。
本发明进一步关于一种避免在一相位内插电路中时钟切换造成脉冲的方法，其包括：
a)提供一参考信号；
b)产生多组对该参考信号的相关相位信号；
c)选取该多组对该参考信号的相关相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号；
d)输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号；
e)判断该第一相位信号或该第三相位信号是否为高电压；若是，选择该第一比例为1∶0，以使该第一相位信号对该相位内插电路为无作用；若否，则直接执行下一步；以及
f)输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号。
较佳的，该第一比例及该第二比例由该相位内插电路中的二偏压电流的比例决定。
较佳的，该多组对该参考信号的相关相位信号为对该参考信号的均匀相位信号。
本发明进一步关于一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位，并控制该多工器。
本发明进一步关于一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位及一状态机加权值，以控制该相位内插加权值。
因此，本发明提供一种避免脉冲的方法及装置，特别是是关于一种避免在一相位内插电路中时钟切换造成脉冲的方法及装置，其可改善现有技术中时钟切换对输出相位影响的现状。
为使对本发明的结构目的和功效有更进一步的了解与认同，现结合附图对实施例详细说明如后。
附图说明
图1为现有技术的相位内插电路示意图；
图2为现有技术的相位旋转器的时钟相位示意图；
图3为现有技术的相位旋转器的致能与输出时钟相位示意图；
图4A为用于本发明的较佳实施例的示意图；
图4B为用于本发明的较佳实施例的示意图；
图5为用于本发明的较佳实施例的时钟相位示意图；
图6为用于说明本发明的时钟相位更新示意图；
图7为本发明的较佳实施例的状态示意图；
图8为本发明的较佳实施例的方法流程图；
图9为本发明的另一较佳实施例的方法流程图；
图10为本发明的一状态机的较佳实施例；
图11为本发明的相位旋转器的一较佳实施例；
图12为本发明的相位旋转器的另一较佳实施例；
图13为本发明的相位旋转器的致能与输出时钟相位示意图；以及
图14为本发明的相位旋转器的致能与输出时钟相位另一示意图。
附图符号说明
10         相位内插电路
101～102   电流源
400a，b    相位内插电路
401a，b    状态机
402a，b    控制信号
403a，b    加权值
404        方波至三角波转换电路
701～705      步骤
801～807      步骤
901～907      步骤
1001          第一状态
1002          第二状态
1003          中间状态
1005          第一瞬时
1006          第二瞬时
1101，1201    相位旋转器
1102，1202    延迟锁定回路
1103，1203    多工器
1104，1204    相位内插电路
1105，1205    状态机
1106，1206    参考时钟
1107，1207    数字时钟信号
1108，1208    选择信号
1109，1209    控制信号
1110，1210    相位内插加权值
1211          加权值
具体实施方式
本发明的较佳实施例之一如图4A所示，为简便起见方波至三角波转换电路未示出。当一相位内插电路400a的输出相位从时钟1与时钟2之间跳至时钟2与时钟3之间时，该相位内插电路400a的VO0P、VO0N输入端时钟维持在时钟2，VO1P、VO1N输入端时钟则从时钟1切换至时钟3。由于相位切换发生在时钟1为高电位时，因此切换过程中VO1P、VO1N端的输入时钟出现脉冲。
如前所述，通常的无脉冲算法是通过专门的时序控制电路，保证时钟相位切换发生在时钟的低电位处，从而防止了上述的脉冲产生。而本发明提出的算法则完全不做相位切换的时序控制，而是通过在相位切换过程中，将输出相位全部选择在未发生相位切换的时钟相位上，从而避免了时钟切换带来的脉冲对输出时钟的影响。
如图4A所示，在VO1P、VO1N端输入时钟相位切换过程中，将输入时钟ψx及时钟ψx+1(时钟1与时钟2)输入一状态机401a，该状态机401a进一步接受一控制信号402a及一加权值403a，当该控制信号402a致能，ψx相位由时钟1跳至时钟3且有脉冲发生时，无论该加权值403a为何值，该状态机401a令α＝1。此时该相位内插电路400a的全部电流都从VO0P、VO0N支路流过，VO1P、VO1N支路并没有电流流过，因此此时VO1P、VO1N端的时钟脉冲并不会传导至该相位内插电路400a的输出端，从而避免了输入时钟切换导致的输出时钟脉冲。当VO1P、VO1N输入端的时钟稳定之后或输入时钟ψx及时钟ψx+1皆为低电位时，α再变化至需要的值如该加权值403a。因此，与通常的相位切换过程不同，此时输出相位的变化过程需要两个步骤，而并非一次性跳变到需要的相位。
如图4B所示，其与图4A的差异在于，在VO1P、VO1N端输入时钟相位切换过程中，另一状态机401b接受一控制信号402b而不论一加权值403b如何变化，当该控制信号402b致能，ψx相位由时钟1跳至时钟3且有脉冲发生时，无论该加权值403a为何值，该状态机401b令一方波至三角波转换电路404的两个输入端的输入信号皆为时钟2，此时原有的时钟脉冲已消失。当VO1P、VO1N输入端的时钟稳定之后或输入时钟ψx及时钟ψx+1皆为低电位时，该方波至三角波转换电路404的一输入端再接受需要的输入值如时钟3。
以图5为例，假设输出时钟相位需要从时钟0与时钟1之间的A点跳变至时钟1与时钟2之间的B点，按照本发明提出的方法，输出相位的跳变过程并非由A点到B点一步完成，而是由A点先跳至C点，再由C点跳至需要的B点。而C点则对应的是所有电流流过时钟没有发生跳变的支路(时钟1支路)，有时钟跳变的支路(时钟0至时钟2)没有电流流过的状态。在C状态下，时钟0至时钟2切换导致的脉冲并不会出现在电路的输出，而在最终跳至B状态时，时钟切换已经完成，电路的输出也不会出现脉冲。
为实现上述无脉冲时钟切换过程，相位旋转器进行输出时钟相位切换时，需要加入额外的去脉冲状态(即C状态)，以实现该输出时钟相位的无脉冲跳变，如图6所示，没有无脉冲算法时，相位旋转器只在图5中的时钟1的上升缘切换新的状态；加入无脉冲算法后，相位旋转器需要在时钟1的上升缘和下降缘都切换新的状态(其中上升缘切换无脉冲状态，下降缘切换正常的状态)。由于相位旋转器电路通常操作在较相位内插电路低的工作频率下，因此在相位旋转器中插入过渡的去脉冲状态比直接在相位内插电路的高频率输入时钟处进行时序控制要简单很多，而且更为可靠。因此，相较于传统通过控制时钟切换时序来实现去除脉冲的做法，本发明提出的方法能够更为简单可靠地消除输出时钟的脉冲，实现相位旋转器/相位内插电路的无脉冲相位切换。
图7为本发明中图6的状态图，其包含：一初始态701；当需切换相位内插电路的输出状态时，判断是否需改变相位内插电路的输入时钟相位702(本例为由时钟1切换至时钟3)；若否，按所需的输出相位调整相位内插电路的内插比例，完成相位内插703；若是，将相位内插加权比重完全落入输入不变的一边704(本例为时钟2)；以及，按所需的输出相位配比相位内插电路的内插比例，完成相位内插705。
图8为本发明的较佳实施例的方法流程图；其包括以下步骤：提供一参考信号801；产生多组对该参考信号的均匀相位信号802；选取该多组对该参考信号的均匀相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号803；输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号804；判断该第一相位信号或该第三相位信号是否为高电压805，若是，输入该第二相位信号至该相位内插电路的该二输入端以产生一瞬时相位内插信号806；若否，则直接执行下一步；以及输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号807。
图9为本发明的较佳实施例的方法流程图；其包括以下步骤：提供一参考信号901；产生多组对该参考信号的均匀相位信号902；选取该多组对该参考信号的均匀相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号903；输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号904；判断该第一相位信号或该第三相位信号是否为高电压905；若是，选择该第一比例为一特定值，如100％，以使第一相位信号对该相位内插电路为无作用906；若否，则直接执行下一步；以及输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号907。
图10为本发明的一状态机的较佳实施例，该状态机用以防范相位旋转器中的脉冲并基于由该相位旋转器而来的一参考时钟而产生一数字时钟信号，其至少包含：一第一状态1001，其基于一第一相位及一第二相位的一第一加权值而产生一第一时钟信号；一第二状态1002，其基于该第二相位及一第三相位的一第二加权值而产生一第二时钟信号；一中间状态1003，其基于该第二相位而产生一中间时钟信号；一第一瞬时1004，其于一控制信号控制下由该第一状态1001到该第二状态1002；以及一第二瞬时1006，其于该控制信号控制下由该第一状态1001经由该中间状态1003到该第二状态1002；该第一相位、该第二相位、该第三相位为该参考时钟的均匀等距相位而该数字时钟信号为由该第一状态1001、该第二状态1002、该中间状态1003所组成的群组中选取。较佳的，当该控制信号致能时，若该第一相位或第三相位为高电位，该数字时钟信号为在该第二瞬时1006中。而当该控制信号致能时，若该第一相位及第三相位皆为低电位，该数字时钟信号为在该第一瞬时1005中。而在该第二瞬时1006中，该第一加权值被更改为完全依照该第二相位。
图11为本发明的一相位旋转器1101的较佳实施例，其接受一参考时钟1106而产生一数字时钟信号1107，其至少包含：一延迟锁定回路1102，其依该参考时钟1106而输出一多组的均匀等距相位ψ0～ψN-1；一多工器1103，耦合至该延迟锁定回路1102，其依一选择信号1108由该多组的均匀等距相位ψ0～ψN-1选取两个邻近的第一相位及第二相位作为其输出；一相位内插电路1104，耦合至该多工器1103，其依一相位内插加权值1110内插该两个邻近第一相位及第二相位而输出该数字时钟信号1107；以及一状态机1105，耦合至该多工器1103及该相位内插电路1104，其接受一控制信号1109及该两个邻近相位，并控制该多工器1103。其中，当该控制信号1109致能时且该第一相位或与该第二相位邻近的一第三相位为高电位，该状态机1101输出该控制信号1109使该多工器1103中的该两个邻近第一相位及第二相位变更为两个第二相位，之后该状态机1101输出该选择信号1108使该多工器1103中的该两个邻近第一相位及第二相位变更为该两个邻近第二相位及第三相位。当该控制信号1109致能时且该第一相位以及该第三相位皆为低电位，该状态机1101输出该选择信号使该多工器1103中的该两个邻近第一相位及第二相位变更为两个邻近的该第二相位及该第三相位。
图12为本发明的一相位旋转器1201的较佳实施例，其接受一参考时钟1206而产生一数字时钟信号1207，其至少包含：一延迟锁定回路1202，其依该参考时钟1206而输出一多组的均匀等距相位ψ0～ψN-1；一多工器1203，耦合至该延迟锁定回路1202，其依一选择信号1208由该多组的均匀等距相位ψ0～ψN-1选取两个邻近的第一相位及第二相位作为其输出；一相位内插电路1204，耦合至该多工器1203，其依一相位内插加权值1210内插该两个邻近第一相位及第二相位而输出该数字时钟信号1207；以及一状态机1205，耦合至该多工器1203及该相位内插电路1204，其接受一控制信号1209及该两个邻近相位及一状态机加权值1211，以控制该相位内插加权值1210。其中，当该控制信号1209致能时且该第一相位或与该第二相位邻近的一第三相位为高电位，该状态机1205先选择该相位内插加权值1210为一特定值，如100％，以使该数字时钟信号为该第二相位，之后再以该状态机加权值1211作为该相位内插加权值1210。当该控制信号致能时且该第一相位及该第三相位皆为低电位，该状态机加权值1211即为该相位内插加权值1210。
图13进一步揭示图11中相位旋转器的致能与输出时钟相位示意图，在时刻t1之前及时刻t2之后，所有信号与图3所揭示者相同，在此不在赘述。在时刻t1之前及时刻t2之间，该相位内插电路1104的一输入端与时钟2是相同的；同时，在致能1/致能3的升降边缘时，该相位内插电路1104的另一输入端由时钟1先转换为时钟2，再于时刻t2之后转换为时钟3，如此无论在致能1/致能3的升降边缘时加权值如何变化皆无脉冲产生。
图14进一步揭示图12中相位旋转器的致能与输出时钟相位示意图，在时刻t1之前及时刻t2之后，所有信号亦与图3所揭示者相同，在此不在赘述。在时刻t1之前及时刻t2之间，该相位内插电路1104的一输入端与时钟2是相同的；同时，在致能1/致能3的升降边缘时，该相位内插电路1104的加权值先转换为1使时钟1或3对相位内插电路1104为无作用，再于时刻t2之后转换所要的加权值，如此无论在致能1/致能3的升降边缘时时钟如何变化皆无脉冲产生。
以上所述仅为本发明的范例实施态样，而不能以此限定本发明所实施的范围。即凡依本发明的权利要求所作的均等变化与修饰，皆应仍属于本发明专利涵盖的范围。

Claims (10)

1.一种避免在一相位内插电路中时钟切换造成脉冲的方法，其包括：
提供一参考信号；
产生多组对该参考信号的相关相位信号；
选取该多组对该参考信号的相关相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号；
输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号；
判断该第一相位信号或该第三相位信号是否为高电压；若是，同时输入该第二相位信号至该相位内插电路的该二输入端以产生一瞬时相位内插信号；若否，则直接执行下一步；以及
输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号。
2.如权利要求1所述的方法，其中，该多组对该参考信号的相关相位信号为对该参考信号的均匀相位信号。
3.如权利要求1所述的方法，其中，该第一比例及该第二比例由该相位内插电路中的二偏压电流的比例决定。
4.一种避免在一相位内插电路中时钟切换造成脉冲的方法，其包括：
提供一参考信号；
产生多组对该参考信号的相关相位信号；
选取该多组对该参考信号的相关相位信号中依序为一第一相位信号、一第二相位信号以及一第三相位信号的三个相邻信号；
输入该第一相位信号及该第二相位信号至该相位内插电路的二输入端以按一第一比例产生一第一相位内插信号；
判断该第一相位信号或该第三相位信号是否为高电压；若是，选择该第一比例为1∶0，以使该第一相位信号对该相位内插电路为无作用；若否，则直接执行下一步；以及
输入该第二相位信号及该第三相位信号至该相位内插电路的该二输入端以按一第二比例产生一第二相位内插信号。
5.如权利要求4所述的方法，其中：该多组对该参考信号的相关相位信号为对该参考信号的均匀相位信号。
6.如权利要求4所述的方法，其中，该第一比例及该第二比例由该相位内插电路中的二偏压电流的比例决定。
7.一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：
一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；
一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；
一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及
一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位，并控制该多工器，
其中，当该控制信号致能时且该第一相位或与该第二相位邻近的一第三相位为高电位，该状态机输出该控制信号使该多工器中的该两个邻近第一相位及第二相位变更为两个第二相位，之后该状态机输出该选择信号使该多工器中的该两个邻近第一相位及第二相位变更为该两个邻近第二相位及第三相位。
8.一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：
一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；
一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；
一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及
一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位，并控制该多工器，
其中，当该控制信号致能时且该第一相位以及该第三相位皆为低电位，该状态机输出该选择信号使该多工器中的该两个邻近第一相位及第二相位变更为两个邻近的该第二相位及该第三相位。
9.一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：
一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；
一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；
一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及
一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位及一状态机加权值，以控制该相位内插加权值，
其中，当该控制信号致能时且该第一相位或与该第二相位邻近的一第三相位为高电位，该状态机先选择该相位内插加权值为100％，以使该数字时钟信号为该第二相位，之后再以该状态机加权值作为该相位内插加权值。
10.一种相位旋转器，其接受一参考时钟而产生一数字时钟信号，其至少包含：
一延迟锁定回路，其依该参考时钟而输出一多组的均匀等距相位；
一多工器，耦合至该延迟锁定回路，其依一选择信号由该多组的均匀等距相位选取两个邻近的第一相位及第二相位作为其输出；
一相位内插电路，耦合至该多工器，其依一相位内插加权值内插该两个邻近第一相位及第二相位而输出该数字时钟信号；以及
一状态机，耦合至该多工器及该相位内插电路，其接受一控制信号及该两个邻近相位及一状态机加权值，以控制该相位内插加权值，
其中，当该控制信号致能时且该第一相位及该第三相位皆为低电位，该状态机加权值即为该相位内插加权值。
CN 201010136467 2009-03-13 2010-03-12 避免在相位内插电路中时钟切换造成脉冲的方法及装置 Active CN101854162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010136467 CN101854162B (zh) 2009-03-13 2010-03-12 避免在相位内插电路中时钟切换造成脉冲的方法及装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200910118480 2009-03-13
CN200910118480.0 2009-03-13
CN 201010136467 CN101854162B (zh) 2009-03-13 2010-03-12 避免在相位内插电路中时钟切换造成脉冲的方法及装置

Publications (2)

Publication Number Publication Date
CN101854162A CN101854162A (zh) 2010-10-06
CN101854162B true CN101854162B (zh) 2012-06-27

Family

ID=42805463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010136467 Active CN101854162B (zh) 2009-03-13 2010-03-12 避免在相位内插电路中时钟切换造成脉冲的方法及装置

Country Status (1)

Country Link
CN (1) CN101854162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113014252B (zh) * 2016-11-11 2024-09-03 瑞昱半导体股份有限公司 相位调整电路、控制方法与测量方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060084275A (ko) * 2005-01-19 2006-07-24 삼성전자주식회사 Ｄｌｌ 회로
KR100679258B1 (ko) * 2005-04-26 2007-02-05 삼성전자주식회사 지연고정루프회로 및 그에 따른 전송코어클럭신호 발생방법
CN101242182A (zh) * 2007-02-06 2008-08-13 凌阳科技股份有限公司 具有相位旋转扩频的锁相环

Also Published As

Publication number Publication date
CN101854162A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
US8248138B2 (en) Method and apparatus for preventing phase interpolation circuit from glitch during clock switching
US6583674B2 (en) Fractional multimodulus prescaler
US5018169A (en) High resolution sample clock generator with deglitcher
CN111399588B (zh) 时钟信号产生电路、驱动方法及电子设备
JP4063001B2 (ja) 多相クロック生成回路
US7046047B2 (en) Clock switching circuit
JP3487533B2 (ja) 逓倍回路及び半導体集積回路装置
US20110043399A1 (en) Return to zero digital to analog converter and converting method thereof
CN101854162B (zh) 避免在相位内插电路中时钟切换造成脉冲的方法及装置
US7061293B2 (en) Spread spectrum clock generating circuit
CN103873055B (zh) 具有时钟同步电路的测量仪器及时钟同步方法
US6946870B1 (en) Control of simultaneous switch noise from multiple outputs
EP1130776B1 (en) Load equalization in digital delay interpolators
JP2006011704A (ja) クロック切り替え回路
US20090225917A1 (en) Phase interpolator and clock data recovery device
CN112600550A (zh) 一种基于跨时钟域的异步时钟选择电路及其切换方法
JPH06350415A (ja) モジュールクロック信号発生回路とエレクトロニクスシステム
CN111682873A (zh) 一种低功耗输出缓冲器电路
US7010714B1 (en) Prescaler architecture capable of non integer division
EP1903678A2 (en) Sequence independent non-overlapping digital signal generator with programmable delay
JPH02124627A (ja) クロックドライバー回路
US11616502B2 (en) Phase interpolator and clock signal selector thereof
JPH08251244A (ja) 搬送波再生回路
JP2000013196A (ja) クロック選択回路
US6870414B2 (en) Application of a continuously tuned phase shift to a periodic signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant