CN103873055B - 具有时钟同步电路的测量仪器及时钟同步方法 - Google Patents

Abstract

本发明公开了一种具有时钟同步电路的测量仪器，时钟同步电路用于给测量仪器提供工作时钟；时钟同步电路包括一内部时钟电路以及一外部时钟电路，内部时钟电路用于产生一内部时钟信号，外部时钟电路用于产生一外部时钟信号，还包括一时钟同步处理电路，用于将内部时钟信号的内部时钟频率调整为与外部时钟信号的外部时钟频率一致；时钟同步处理电路包括：时钟整形电路，连接外部时钟电路，用于将外部时钟信号调整为外部时钟方波信号；双D触发器，用于根据外部时钟方波信号与内部时钟信号，生成对应的脉冲串；低通有源滤波器，用于将脉冲串进行滤波，生成一对应的直流信号；选择器，用于选择直流信号作为时钟同步控制电压，输出至内部时钟电路。

Description

具有时钟同步电路的测量仪器及时钟同步方法

技术领域

本发明涉及电变量测试领域，尤其涉及具有时钟同步电路的测量仪器及时钟同步方法。

背景技术

很多测量仪器都会用到时钟同步电路提供工作时钟信号，图1为现有测量仪器中的一种时钟同步电路1的结构示意图。如图所示，该时钟同步电路包括内部时钟电路11、外部时钟电路12、时钟选择电路13以及时钟处理电路14。其中，内部时钟电路11产生一内部时钟信号传送给时钟选择电路13；外部时钟电路12产生一个外部时钟信号传送给时钟选择电路13，时钟选择电路13根据不同时钟模式选择一时钟信号传送至所述时钟处理电路14进行处理，从而提供系统工作时钟。

在正常模式下，设备或仪器使用的是内部时钟，则时钟选择电路13会选中内部时钟电路11产生的内部时钟信号，并将其送到时钟处理电路14中做进一步处理，例如倍频、分频等，从而给整个系统提供工作时钟。

当在外部时钟同步模式下，设备或仪器需要使用外部时钟作为系统工作的参考时钟，因此，时钟选择电路13将会由内部时钟切换到外部时钟，即选中外部时钟给整个系统提供工作时钟，从而达到了将内部时钟切换到外部时钟的目的。

上述时钟同步方法可实现了内部时钟与外部时钟的切换，但是，发明人发现此现有技术至少存在以下不足：

由内部时钟切换到外部时钟的切换瞬间（切换过程中），由于时钟选择电路13已经断开了内部时钟，并还没有稳定的切换到外部时钟的时候，测量仪器会出现短暂的系统时钟消失现象，这样就会导致系统工作出现暂时性的混乱，比如在信号发生器中的表现就是出现输出波形混乱等。

发明内容

本发明的目的是为了解决现有技术中存在的由内部时钟切换到外部时钟的切换瞬间，测量仪器出现的瞬时的系统时钟消失，工作出现混乱状态的问题。

为了达到上述目的，本发明实施例公开了一种具有时钟同步电路的测量仪器，所述时钟同步电路用于给所述测量仪器提供工作时钟；所述时钟同步电路包括一内部时钟电路以及一外部时钟电路，所述内部时钟电路用于产生一内部时钟信号，所述外部时钟电路用于产生一外部时钟信号，还包括一时钟同步处理电路，用于将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致；其中，所述时钟同步处理电路包括：时钟整形电路，连接所述外部时钟电路，用于将所述外部时钟信号调整为外部时钟方波信号；双D触发器，连接所述时钟整形电路与内部时钟电路，用于根据所述外部时钟方波信号与内部时钟信号，生成对应的脉冲串；低通有源滤波器，连接所述双D触发器，用于将所述脉冲串进行滤波，生成一对应的直流信号；选择器，连接所述低通有源滤波器，用于选择所述直流信号作为时钟同步控制电压，输出至所述内部时钟电路。

为了达到上述目的，本发明实施例还公开了一种时钟同步方法，包括：产生一内部时钟信号与一外部时钟信号；对所述外部时钟信号进行整形，生成一外部时钟方波信号；根据所述外部时钟方波信号与所述内部时钟信号，生成对应的脉冲串；将所述脉冲串进行滤波，生成一对应的直流信号；选择所述直流信号作为时钟同步控制电压，输出至内部时钟电路，将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致。

本发明实施例的具有时钟同步电路的测量仪器及时钟同步方法，结合锁相环原理，实现了内部时钟无缝跟踪外部时钟频率，从而避免了在切换瞬间，时钟短暂消失而导致测量仪器的信号波形出现胡乱的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有测量仪器中的一种时钟同步电路1的结构示意图

图2为本发明实施例的时钟同步电路2的结构示意图

图3为图2所示实施例的时钟同步电路2的具体电路图。

图4为图3中的时钟整形电路231的放大电路图。

图5为图3中的双D触发器232、低通有源滤波器233以及选择器234放大电路图。

图6为本发明实施例的时钟同步方法的流程图。

图7为一种应用本发明实施例的时钟同步电路2的信号发生器的结构示意图。

附图标号说明：

1 现有测量仪器中时钟同步电路

11 内部时钟电路

12 外部时钟电路

13 时钟选择电路

14 时钟处理电路

2 本发明实施例的时钟同步电路

21 内部时钟电路

22 外部时钟电路

23 时钟同步处理电路

231 时钟整形电路

232 双D触发器

233 低通有源滤波器

234 选择器

24 时钟处理电路

31 DSP芯片

32 FPGA芯片

33 波形输出DAC单元

34 信号处理单元

35 控制DAC单元

36 时钟缓冲器

S101~S105 时钟同步方法的步骤

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例的测量仪器中的时钟同步电路2的结构示意图。如图所示，本实施例的测量仪器中的时钟同步电路2包括一内部时钟电路21以及一外部时钟电路22，所述内部时钟电路21用于产生一内部时钟信号，所述外部时钟电路22用于产生一外部时钟信号。本实施例中的时钟同步电路2还包括一时钟同步处理电路23，用于将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致。在图2所示实施例中，时钟处理电路24与现有技术中的时钟处理电路14相同，都是把时钟同步电路输出的时钟信号进行分频或倍频处理，提供最终的系统工作时钟，故在此也不再赘述。

其中，本实施例中的时钟同步处理电路23包括：时钟整形电路231，连接所述外部时钟电路22，用于将所述外部时钟信号调整为外部时钟方波信号；双D触发器232，连接所述时钟整形电路231与内部时钟电路21，用于根据所述外部时钟方波信号与内部时钟信号，生成对应的脉冲串；低通有源滤波器233，连接所述双D触发器232，用于将所述脉冲串进行滤波，生成一对应的直流信号；选择器234，连接所述低通有源滤波器233，用于选择所述直流信号作为时钟同步控制电压，输出至所述内部时钟电路21。

本实施例的时钟同步电路2还连接一外部控制电压B，所述外部控制电压B连接所述选择器234，用于在没有外部时钟信号输入时（即在正常模式下），所述选择器234选择所述外部控制电压B控制所述内部时钟电路21产生的内部时钟信号的频率，并将其传送给外部时钟处理电路24进行倍频或分频操作，给整个系统提供工作时钟。

在本实施例中，通过用户在输入界面输入一选择命令切换至外部时钟同步模式，此时，外部时钟电路22输出外部时钟信号至所述时钟同步处理电路23中的时钟整形电路231，并且所述选择器234根据用户输入的此选择命令选择所述低通有源滤波器233生成的直流信号作为时钟同步控制电压A。

在本实施例中，所述双D触发器232根据时钟整形电路231产生的外部时钟方波信号与内部时钟信号的频率、相位的不同，输出对应的脉冲串。

根据图2所示实施例，当用户选择了外部时钟同步模式时，外部时钟被输出到时钟整形电路231后，变为一个外部时钟方波信号。此实施例中，时钟整形电路的原理类似为一个比较器，该比较器的作用就是将外部时钟整形成一个方波信号，然后进入到双D触发器232的一个输入端，双D触发器232的另一个输入端输入的是内部时钟信号，这两个时钟信号同时进入双D触发器232后，该双D触发器232会根据这两个输出时钟的频率、相位的不同，输出对应的变化的脉冲串（本发明实施例的双D触发器型号为MC74VHC74，当然其他型号的双D触发器也可以），然后该脉冲串被输入到低通有源滤波器233中，该低通有源滤波器233将这个变化的脉冲串滤波成一个变化的直流信号，这时选择器234选中低通有源滤波器233输出的直流电压作为时钟同步控制电压A，该时钟同步控制电压A返回控制内部时钟电路21，因此本发明的时钟同步方法是一个不断比较、调整及反馈的过程，当内部时钟的频率与外部时钟一致，相位一致且固定的时候，这个动态的调整过程达到平衡，这样内部时钟输出的频率就和外部时钟频率一致了。在内外时钟切换的过程中，系统始终使用的是内部时钟，只是内部时钟的频率在根据外部时钟的频率在跟踪、变化，这样就避免了现有方法导致的切换瞬间时钟消失，系统混乱的问题。

图3为图2所示实施例的时钟同步电路2的具体电路图。图4为图3中的时钟整形电路231的放大电路图。图5为图3中的双D触发器232、低通有源滤波器233以及选择器234放大电路图。

参看图3-图5，其中，U401和U402组成时钟整形电路231，U403A、U403B组成双D触发器232，U404B及其外围电路组成低通有源滤波器233，U405为选择器234。

在图3-图5所示的实施例中，对于内部时钟电路生成的内部时钟信号，也可以通过一整形电路（图4中的U409所示）进行信号的整形，生成一方波信号，使得信号的驱动能力更好。

图6为本发明实施例的时钟同步方法的流程图。如图所示，本实施例的时钟同步方法包括：步骤S101，产生一内部时钟信号与一外部时钟信号；步骤S102，对所述外部时钟信号进行整形，生成一外部时钟方波信号；步骤S103，根据所述外部时钟方波信号与所述内部时钟信号，生成对应的脉冲串；步骤S104，将所述脉冲串进行滤波，生成一对应的直流信号；步骤S105，选择所述直流信号作为时钟同步控制电压，输出至内部时钟电路，将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致。

在本实施例的时钟同步方法中，如果没有所述外部时钟信号输入，则根据一外部控制电压，控制产生的内部时钟信号的频率，并将其传送给外部时钟处理电路进行倍频或分频操作，给整个系统提供工作时钟。

当用户在输入界面输入的一选择命令选择外部时钟同步模式时，外部时钟电路产生一外部时钟信号，并根据所述用户输入的选择命令，选择经过整形滤波后生成的直流信号作为时钟同步控制电压。

在步骤S103中，根据所述外部时钟方波信号与所述内部时钟信号，生成对应的脉冲串的步骤包括：根据所述外部时钟方波信号与内部时钟信号的频率、相位的不同，输出对应的脉冲串。

图7为一种应用本发明实施例的时钟同步电路2的信号发生器的结构示意图。如图7所示，本实施例提供一种信号发生器，包括：DSP芯片31，FPGA芯片32，波形输出DAC单元33，信号处理单元34，控制DAC单元35、时钟缓冲器36以及时钟同步电路；其中，时钟同步电路可采用本发明图2所示实施例的时钟同步电路2，故本实施例中不再赘述。

在本实施例的信号发生器中，DSP芯片31主要负责人机接口，将用户输入的数据、参数、功能等要求反馈给FPGA芯片32。FPGA芯片32连接所述DSP芯片31，用于根据用户的设定，输出具体的数字码至波形输出DAC单元33；所述数字码经过波形输出DAC单元33处理，生成原始的模拟信号，所述模拟信号输出至信号处理单元34进行放大、衰减、直流叠加处理，最后输出得到用户希望得到的波形。控制DAC单元35连接波形输出DAC单元33，用于配合信号处理单元34来控制信号的幅度，以及配合FPGA芯片32来输出相关的调制信号。

在本实施例的信号发生器中，时钟同步电路2接收到的用户指令是通过本实施例中的DSP芯片31输入的，并且当DSP芯片31输入用户指令后，会通知FPGA芯片32控制时钟同步电路2。时钟同步电路2连接至时钟缓冲器36，时钟缓冲器36接收时钟同步电路2输出的时钟信号并进行多路分配，电平转换，来给系统中的FPGA芯片32以及波形输出DAC单元33提供争取的时钟。由于时钟同步电路2可实现内部、外部时钟无缝切换，因此，本实施例的信号发生器不会有输出波形混乱的现象产生。

本发明实施例的具有时钟同步电路的测量仪器及时钟同步方法，适用于具有外部时钟同步功能的所有测量仪器，其结合锁相环原理，实现了内部时钟无缝跟踪外部时钟频率，从而避免了在切换瞬间，时钟短暂消失导致信号波形出现胡乱的问题。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种具有时钟同步电路的测量仪器，所述时钟同步电路用于给所述测量仪器提供工作时钟；所述时钟同步电路包括一内部时钟电路以及一外部时钟电路，所述内部时钟电路用于产生一内部时钟信号，所述外部时钟电路用于产生一外部时钟信号，其特征在于，所述时钟同步电路还包括一时钟同步处理电路，用于将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致；其中，

所述时钟同步处理电路包括：

时钟整形电路，连接所述外部时钟电路，用于将所述外部时钟信号调整为外部时钟方波信号；

双D触发器，连接所述时钟整形电路与内部时钟电路，用于根据所述外部时钟方波信号与内部时钟信号，生成对应的脉冲串；

低通有源滤波器，连接所述双D触发器，用于将所述脉冲串进行滤波，生成一对应的直流信号；

选择器，连接所述低通有源滤波器，用于选择所述直流信号作为时钟同步控制电压，输出至所述内部时钟电路。

2.如权利要求1所述的具有时钟同步电路的测量仪器，其特征在于，用户在输入界面输入一选择命令选择外部时钟同步模式，所述外部时钟电路输出所述外部时钟信号至所述时钟整形电路，并且所述选择器选择所述低通有源滤波器生成的直流信号作为时钟同步控制电压。

3.如权利要求1所述的具有时钟同步电路的测量仪器，其特征在于，所述时钟同步电路还连接一外部控制电压，所述外部控制电压连接所述选择器，用于在没有外部时钟信号输入时，所述选择器选择所述外部控制电压控制所述内部时钟电路产生的内部时钟信号的频率。

4.如权利要求1所述的具有时钟同步电路的测量仪器，其特征在于，所述双D触发器根据所述外部时钟方波信号与内部时钟信号的频率、相位的不同，输出对应的脉冲串。

5.一种时钟同步方法，其特征在于，所述时钟同步方法包括：

产生一内部时钟信号与一外部时钟信号；

对所述外部时钟信号进行整形，生成一外部时钟方波信号；

根据所述外部时钟方波信号与所述内部时钟信号，生成对应的脉冲串；

将所述脉冲串进行滤波，生成一对应的直流信号；

选择所述直流信号作为时钟同步控制电压，输出至内部时钟电路，将所述内部时钟信号的内部时钟频率调整为与所述外部时钟信号的外部时钟频率一致。

6.如权利要求5所述的时钟同步方法，其特征在于，所述产生一外部时钟信号并将其进行整形的步骤，包括：

根据用户在输入界面输入的一选择命令选择外部时钟同步模式，产生一外部时钟信号并将其进行整形。

7.如权利要求6所述的时钟同步方法，其特征在于，所述选择所述直流信号作为时钟同步控制电压的步骤，包括：

根据所述用户在输入界面输入的一选择命令选择外部时钟同步模式，选择所述直流信号作为时钟同步控制电压。

8.如权利要求5所述的时钟同步方法，其特征在于，所述时钟同步方法还包括：

在没有所述外部时钟信号输入时，根据一外部控制电压，控制产生的内部时钟信号的频率。

9.如权利要求5所述的时钟同步方法，其特征在于，所述根据所述外部时钟方波信号与所述内部时钟信号，生成对应的脉冲串的步骤，包括：

根据所述外部时钟方波信号与内部时钟信号的频率、相位的不同，输出对应的脉冲串。