CN108832917A - 一种用于免滤波数字d类音频功放的扩频调制方法 - Google Patents

一种用于免滤波数字d类音频功放的扩频调制方法 Download PDF

Info

Publication number
CN108832917A
CN108832917A CN201810513908.0A CN201810513908A CN108832917A CN 108832917 A CN108832917 A CN 108832917A CN 201810513908 A CN201810513908 A CN 201810513908A CN 108832917 A CN108832917 A CN 108832917A
Authority
CN
China
Prior art keywords
upwm
clock signal
signal clk
generator
spectrum modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810513908.0A
Other languages
English (en)
Other versions
CN108832917B (zh
Inventor
于泽琦
陈晓雷
李祖贺
张春洋
白鸽
杜中州
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou University of Light Industry
Original Assignee
Zhengzhou University of Light Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou University of Light Industry filed Critical Zhengzhou University of Light Industry
Priority to CN201810513908.0A priority Critical patent/CN108832917B/zh
Publication of CN108832917A publication Critical patent/CN108832917A/zh
Application granted granted Critical
Publication of CN108832917B publication Critical patent/CN108832917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出了一种用于免滤波数字D类音频功放的扩频调制方法，利用功放主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1按照一定规则合成另一个时钟信号clk_s2，然后构建一个伪随机数生成器生成一系列的伪随机数列，通过判断该伪随机数列的奇偶性，利用时钟信号clk_s1和时钟信号clk_s2合成一个频率可变的时钟信号clk_c，最后利用主时钟信号clk、时钟信号clk_c和UPWM发生器输入信号的幅值通过阈值计算器、计数器和比较器处理输出PRF可变的左增长双边沿UPWM信号；同时基于上述扩频调制方法设计相应的免滤波脉冲宽度调制器。本发明可明显降低功放输出UPWM信号高频成分幅度，从而降低EMI，且实现简单，所需硬件资源较少。

Description

一种用于免滤波数字D类音频功放的扩频调制方法
技术领域
本发明涉及免滤波数字D类音频功放的技术领域，尤其涉及一种用于免滤波数字D类音频功放的扩频调制方法。
背景技术
基于开关模式的数字D类音频功放因其电源效率较高、方便与数字音源接口、体积小等诸多优点普遍应用在当今的音频功放领域中。传统数字D类音频功放的结构示意图如附图1所示，包括依次连接的脉冲宽度调制器、功率级和LC模拟低通滤波器。在传统数字D类音频功放中，输入的数字音频信号首先通过脉冲宽度调制器被调制成开关信号，然后由功率级的大功率晶体管进行放大，最后通过电感电容(LC)模拟低通滤波器滤除高频成分，恢复原始音频信号并驱动扬声器发声。由于LC模拟低通滤波器会大幅增加功放的成本和体积，不符合当今视听产品小型化和便携化的发展趋势，因此，免滤波数字D类音频功放逐渐成为音频功放领域的一个研究热点。
免滤波数字D类音频功放的结构示意图如附图2所示，其主要由免滤波脉冲宽度调制器和H桥式功率级组成。免滤波脉冲宽度调制器主要由插值滤波器、取反模块、Sigma-Delta调制器和均匀采样脉冲宽度调制(Uniform-sampling Pulse Width Modulation,UPWM)发生器组成，其利用过采样技术、量化噪声整形技术以及UPWM技术在基本保持输入信号基带信息不变的情况下，把数字音频信号转换为四路UPWM信号，该四路UPWM信号驱动H桥式功率级，会在扬声器负载上形成三态UPWM信号。由于三态UPWM让功放负载两端的电压在每个开关周期内的大部分时间等于零伏从而大幅减少了流过负载的电流，使功放在效率方面降低了对LC模拟低通滤波器的依赖。然而，免滤波数字D类音频功放输出信号在脉冲重复频率(Pulse Repetition Frequency，PRF)以及其谐波处有较高的能量，这些高频成分能量将导致功放输出信号产生较严重的电磁干扰(Electro-Magnetic Interference，EMI)。因此，为了进一步提高免滤波数字D类音频功放的实用性，需要利用特殊的方法来降低功放输出信号的高频能量尖峰，从而降低功放的EMI。对于D类音频功放的EMI抑制，目前较为流行的解决办法是考虑采用扩频调制技术。
目前已经公开发表的用于D类音频功放的扩频调制方法主要有：低功耗频率调制法(Yeh M L,Liou W R,Hsieh H P,et al.An electromagnetic interference(EMI)reduced high-efficiency switching power amplifier[J].IEEE Transactions onPower Electronics,2010,25(3):710-718.)、构造“PWM Chopping”模块法(Balmelli P,Khoury J M,Viegas E,et al.A low-EMI 3-W audio class-D amplifier compatiblewith AM/FM radio[J].IEEE Journal of Solid-State Circuits,2013,48(8):1771-1782.)、随机卷绕脉冲位置调制法(Adrian V,Keer C,Gwee B H,et al.A randomizedmodulation scheme for filterless digital class D audio amplifiers[C].Proceedings of the 2014IEEE International Symposium on Circuits andSystems.IEEE,2014:774-777.)等。低功耗频率调制法通过构造一个超低功耗扩频时钟发生器实时改变功放PWM信号开关频率，在降低功放EMI的同时也很好的保持了功放的高效率，但此方法需要模拟电路实现或者需要模拟输入信号参与调制，因此只适用于模拟D类音频功放。构造“PWM Chopping”模块法利用零输入Sigma-Delta调制器的噪声整形功能对输出PWM信号进行逐帧控制，使功放负载两端的共模高频尖峰降低，但系统需要较高的主时钟频率。随机卷绕脉冲位置调制法通过对UPWM信号每个脉冲在当前开关周期内的位置随机化从而实现扩频，该方法由于是基于二态PWM技术的，因此，虽然能使功放拥有较低的EMI，但是却大幅降低了效率。
发明内容
针对现有扩频调制方法适用性低，需要的主时钟频率高，效率较低的技术问题，本发明提出一种用于免滤波数字D类音频功放的扩频调制方法，可明显降低功放输出UPWM信号高频成分幅度，从而达到了降低EMI的目的，并且实现简单，实现时所需硬件资源较少。
为了达到上述目的，本发明的技术方案是这样实现的：一种用于免滤波数字D类音频功放的扩频调制方法，其步骤如下：
步骤一：利用频率合成技术在功放系统主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1的基础上合成另一个时钟信号clk_s2，fs2＝fs1·p/q，其中，fs1为时钟信号clk_s1的频率，fs2为时钟信号clk_s2的频率，且fs1大于fs2，p＝fclk/(fs1·m)，fclk为主时钟信号clk的频率，q为大于p的整数，m为UPWM发生器的级数；
步骤二：构建一个n级线性反馈移位寄存器，通过线性反馈移位寄存器生成一系列的伪随机数列，然后利用该伪随机数列以及时钟信号clk_s1和时钟信号clk_s2合成一个新的时钟信号clk_c；
步骤三：将UPWM发生器的输入信号延迟2个时钟信号clk_s1的时钟周期后再输入到UPWM发生器中；当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值；
步骤四：在m级UPWM发生器中构建一个用于产生左增长双边沿UPWM信号的阈值计算器，阈值计算器根据当前输入的时钟信号clk_c及步骤三中延迟处理后的UPWM发生器输入信号幅值x计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright，其中0≤x≤m，x为整数；
步骤五：在m级UPWM发生器中构建一个计数器，计数器对主时钟信号clk的上升沿进行计数，当检测到时钟信号clk_c的上升沿，计数器清零；
步骤六：在m级UPWM发生器中构建一个比较器，比较器在每个主时钟信号clk的上升沿判断步骤五中计数器的输出值是否大于等于左阈值yleft且小于右阈值yright；若是，比较器输出为1，反之输出为0，从而输出PRF可变的UPWM信号。
所述时钟信号clk_c的生成规则是：在当前伪随机数列的值为偶数时，时钟信号clk_c在当前周期为clk_s1；在当前伪随机数列的值为奇数时，则时钟信号clk_c在当前周期为clk_s2；
所述步骤四中，当时钟信号clk_c的下一个周期和时钟信号clk_s1的周期相同时，左阈值右阈值当时钟信号clk_c的下一个周期和时钟信号clk_s2的周期相同时，左阈值右阈值其中，[]取整为舍去小数位取整。
利用上述扩频调制方法构建一个免滤波脉冲宽度调制器，所述免滤波脉冲宽度调制器包括插值滤波器、时钟管理器、取反模块、第一Sigma-Delta调制器、第二Sigma-Delta调制器、第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器；主时钟信号clk与时钟管理器相连接；数字音频信号与插值滤波器相连接，插值滤波器分别与第一Sigma-Delta调制器和取反模块相连接，取反模块与第二Sigma-Delta调制器相连接，第一Sigma-Delta调制器与第一带扩频调制的UPWM发生器相连接，第二Sigma-Delta调制器与第二带扩频调制的UPWM发生器相连接，第一带扩频调制的UPWM发生器输出的两路UPWM信号和第二带扩频调制的UPWM发生器输出的两路UPWM信号，UPWM信号均与功放的H桥式功率级相连接。
所述插值滤波器为实现8倍插值滤波的插值滤波器，所述第一Sigma-Delta调制器和第二Sigma-Delta调制器均为8阶前馈内插式Sigma-Delta调制器，第一Sigma-Delta调制器和第二Sigma-Delta调制器把24位高精度输入信号转换为7位低精度信号以使第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器输出64级UPWM信号。
所述第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器均包括扩频调制模块、计数器、阈值计算器、比较器和反相器，主时钟信号clk和时钟信号clk_s1经过扩频调制模块输出一个频率不定的时钟信号clk_c，输入信号data经过扩频调制模块进行延迟处理后输出延迟信号data_del；时钟信号clk_c均与计数器和阈值计算器相连接，主时钟信号clk与计数器相连接，主时钟信号clk、计数器和阈值计算器均与比较器相连接，比较器与反相器相连接，比较器和反相器的输出信号均为UPWM信号。
所述计数器对主时钟信号clk的上升沿进行计数，计数器的值加1；当检测到下一个时钟信号clk_c的上升沿时，计数器清零；阈值计算器用于产生左增长双边沿UPWM信号，根据输入的延迟数据data_del和时钟信号clk_c计算出生成二态64级左增长双边沿UPWM信号所需的阈值threshold；反相器对比较器的输出信号反相从而输出两路差分UPWM信号。
所述阈值计算器中当出现由第一带扩频调制的UPWM发生器或第二带扩频调制的UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值。
所述扩频调制模块包括时钟生成器、伪随机数生成器、延迟器和脉冲重复时钟管理器；输入信号data与延迟器相连接，延迟器将输入信号data延迟2个时钟信号clk_s1的时钟周期后将输出延迟信号data_del输入到阈值计算器；主时钟信号clk与时钟生成器相连接，时钟信号clk_s1分别与时钟生成器和伪随机数生成器相连接，时钟生成器利用频率合成技术将主时钟信号clk和时钟信号clk_s1信号合成另一个时钟信号clk_s2，时钟信号clk_s1、时钟信号clk_s2和伪随机数生成器均与脉冲重复时钟管理器相连接，脉冲重复时钟管理器生成频率可变的时钟信号clk_c。
所述伪随机数生成器主要由一个29级的线性反馈移位寄存器构成，通过给线性反馈移位寄存器设置一个初始状态，每经过一个clk_s1周期，线性反馈移位寄存器就产生一个伪随机数字rand_num并输入给脉冲重复时钟管理器；当第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器下一个脉冲重复周期到来时，脉冲重复时钟管理器通过检测输入伪随机数字rand_num的奇偶性来确定输出时钟信号clk_c的波形。
与现有技术比较，本发明的有益效果是：
1、本发明基于免滤波调制架构、左增长双边沿UPWM技术和伪随机扩频调制技术，通过构造线性反馈移位寄存器生成伪随机数列，然后利用伪随机数列的奇偶性构造频率可变的时钟信号使功放输出的UPWM信号的PRF可变，从而在保证功放较高的电源效率的同时能很好的降低功放输出UPWM信号的高频峰值幅度，以达到降低EMI的目的。
2、本发明可全数字电路实现，且所需硬件资源比较少。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统数字D类音频功放的结构示意图；
图2为免滤波数字D类音频功放的结构示意图；
图3为本发明实施例的免滤波脉冲宽度调制器结构示意图；
图4为本发明的带扩频调制的UPWM发生器结构示意图；
图5为本发明的扩频调制模块结构示意图；
图6为本发明的三态左增长双边沿UPWM的调制过程示意图；
图7为本发明的测试系统示意图；
图8为图7的测试系统在扩频调制模块不使能时输出三态UPWM信号的频谱图；
图9为图7的测试系统在扩频调制模块使能时输出三态UPWM信号的频谱图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种用于免滤波数字D类音频功放的扩频调制方法，其步骤如下。
第一步：利用频率合成技术在功放系统主时钟信号clk(其频率为fclk)和UPWM发生器输入同步字时钟信号clk_s1(其频率为fs1)的基础上合成另一个时钟信号clk_s2(其频率为fs2)，fs2＝fs1·p/q，其中p＝fclk/(fs1·m)，q为大于p的整数，m为UPWM发生器的级数。
第二步：构建一个n级线性反馈移位寄存器，通过线性反馈移位寄存器生成一系列的伪随机数列，然后利用该伪随机数列以及时钟信号clk_s1和clk_s2合成一个新的时钟信号clk_c，该信号决定了免滤波数字D类音频功放中两个UPWM发生器输出信号的PRF。时钟信号clk_c的生成规则是：在当前伪随机数列的值为偶数时，clk_c在当前周期为clk_s1；在当前伪随机数列的值为奇数时，则clk_c在当前周期为clk_s2。因此clk_c信号的频率可变，从而使功放内部两个UPWM发生器输出信号的PRF可变。
第三步：由于功放内部UPWM发生器输入信号的采样频率为固定值，而其输出信号的PRF可变，且fs1大于fs2，为防止功放输出失真，将UPWM发生器的输入信号延迟2个clk_s1时钟周期后再输入到UPWM发生器中。当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值。
第四步：在m级UPWM发生器中，构建一个用于产生左增长双边沿UPWM信号的阈值计算器，该阈值计算器根据当前输入的clk_c信号以及延迟处理后的UPWM发生器输入信号幅值x(0≤x≤m，x为整数)计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright。当clk_c信号的下一个周期和信号clk_s1的周期相同时，左阈值右阈值当clk_c信号的下一个周期和信号clk_s2的周期相同时，左阈值右阈值其中[]取整为舍去小数位取整。
第五步：在m级UPWM发生器中构建一个计数器，该计数器对clk信号的上升沿进行计数，当检测到clk_c的上升沿，计数器清零。
第六步：在m级UPWM发生器中构建一个比较器，该比较器在每个clk的上升沿判断第五步中计数器的输出值是否大于等于左阈值yleft且小于右阈值yright，若是，比较器输出为1，反之输出为0，从而输出PRF可变的UPWM信号。免滤波数字D类音频功放内部每个UPWM发生器输出两路差分信号，两个UPWM发生器一共输出四路UPWM信号以驱动H桥式功率级，使功放负载两端形成三个电压等级，从而使功放在效率方面降低了对LC模拟低通滤波器的依赖，而由于每路UPWM信号的PRF可变，使功放负载两端信号在PRF及其谐波处的能量扩散到周边频带内，从而达到了降低功放电磁干扰(Electro-Magnetic Interference，EMI)的目的。
基于本发明上述所提供的扩频调制方法设计了一个免滤波脉冲宽度调制器，其结构示意图如附图3所示。免滤波脉冲宽度调制器包括插值滤波器、时钟管理器、取反模块、第一Sigma-Delta调制器、第二Sigma-Delta调制器、第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器；主时钟信号clk与时钟管理器相连接；数字音频信号与插值滤波器相连接，插值滤波器分别与第一Sigma-Delta调制器和取反模块相连接，取反模块与第二Sigma-Delta调制器相连接，第一Sigma-Delta调制器与第一带扩频调制的UPWM发生器相连接，第二Sigma-Delta调制器与第二带扩频调制的UPWM发生器相连接，第一带扩频调制的UPWM发生器输出的两路UPWM信号和第二带扩频调制的UPWM发生器输出的两路UPWM信号，UPWM信号均与功放的H桥式功率级相连接。插值滤波器输出的数据一路直接输入给第一Sigma-Delta调制器，另一路通过取反模块其值取反后再输入给第二Sigma-Delta调制器，两个Sigma-Delta调制器的输出信号再输入到带扩频调制的UPWM发生器中，使免滤波脉冲宽度调制器最终输出四路UPWM信号驱动功放的H桥式功率级。
附图3中fs为输入的数字音频信号的采样频率，该免滤波脉冲宽度调制器使用的主时钟频率为98.304MHz。本发明设计的插值滤波器为实现8倍插值滤波的插值滤波器，统一把输入信号48kHz的采样频率提高到384kHz，此时的采样频率就是未扩频调制时UPWM发生器输出信号的PRF。为了降低功放系统的总谐波失真加噪声(Total HarmonicDistortion+Noise，THD+N)，本发明第一Sigma-Delta调制器和第二Sigma-Delta调制器均为8阶前馈内插式Sigma-Delta调制器，第一Sigma-Delta调制器和第二Sigma-Delta调制器把24位高精度输入信号转换为7位低精度信号以使第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器输出64级UPWM信号。
附图3中的第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器根据本发明所提供的扩频调制方法构造，两个带扩频调制的UPWM发生器的结构示意图均如附图4所示，其把输入信号data调制为PRF可变的二态左增长双边沿UPWM信号。第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器均包括扩频调制模块、计数器、阈值计算器、比较器和反相器，主时钟信号clk和时钟信号clk_s1经过扩频调制模块输出一个频率不定的时钟信号clk_c，输入信号data经过扩频调制模块进行延迟处理后输出延迟信号data_del；时钟信号clk_c均与计数器和阈值计算器相连接，主时钟信号clk与计数器相连接，主时钟信号clk、计数器和阈值计算器均与比较器相连接，比较器与反相器相连接，比较器和反相器的输出信号均为UPWM信号。
主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1经过扩频调制模块输出一个频率不定的时钟信号clk_c；输入信号data经过扩频调制模块进行延迟处理后输出延迟数据data_del。第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器中的计数器主要用来对主时钟信号clk信号的上升沿进行计数，每检测到一个主时钟信号clk的上升沿，计数器值cou_val加1。当检测到下一个时钟信号clk_c的上升沿时，计数器清零。阈值计算器主要根据输入的延迟数据data_del和信号clk_c计算出生成二态64级左增长双边沿UPWM信号所需的阈值threshold。在阈值计算器中，由于输入clk_c信号的周期可变，因此，对于同一输入信号幅值，其生成的threshold会不同。阈值计算器输出的threshold还与功放采用的UPWM调制方法有关。反相器对比较器的输出信号反相从而输出两路差分UPWM信号。在阈值计算器中，当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值。
附图4中的扩频调制模块的结构示意图如附图5所示，扩频调制模块包括时钟生成器、伪随机数生成器、延迟器和脉冲重复时钟管理器；输入信号data与延迟器相连接，延迟器将输入信号data延迟2个时钟信号clk_s1的时钟周期后将输出延迟信号data_del输入到阈值计算器；主时钟信号clk与时钟生成器相连接，时钟信号clk_s1分别与时钟生成器和伪随机数生成器相连接，时钟生成器利用频率合成技术将主时钟信号clk和时钟信号clk_s1信号合成另一个时钟信号clk_s2，时钟信号clk_s1、时钟信号clk_s2和伪随机数生成器均与脉冲重复时钟管理器相连接，脉冲重复时钟管理器生成频率可变的时钟信号clk_c。
时钟信号clk_s2的频率fs2＝fs1·p/q，其中p＝fclk/(fs1·m)，q为大于p的整数，m为第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器的级数。在该系统中，主时钟信号clk的频率fclk为98.304MHz，第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器为64级，而第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器输入同步字时钟信号clk_s1的频率fs1＝8fs＝384kHz，因此p＝4，取q＝5，得到时钟信号clk_s2的频率fs2＝307.2kHz。附图5中的伪随机数生成器主要由一个29级的线性反馈移位寄存器构成，通过给线性反馈移位寄存器设置一个初始状态，每经过一个时钟信号clk_s1周期，线性反馈移位寄存器就产生一个伪随机数字rand_num并输入给脉冲重复时钟管理器。当UPWM发生器下一个脉冲重复周期到来时，脉冲重复时钟管理器通过检测输入伪随机数字rand_num的奇偶性来确定输出时钟信号clk_c的波形。当rand_num为偶数时，输出的clk_c信号在当前周期为clk_s1；当rand_num为奇数时，则clk_c信号在当前周期为clk_s2，因此clk_c信号的频率可变。
由于合成的时钟信号clk_s2的频率fs2＝307.2kHz小于时钟信号clk_s1的频率fs1＝384kHz，所以扩频调制模块输入信号data的采样间隔小于时钟信号clk_c的平均周期，因此，在扩频调制模块中，延迟器将输入信号data延迟2个clk_s1时钟周期后再输入到阈值计算器中，防止后级在阈值计算时造成信号的失真。
UPWM可分为后边沿UPWM、前边沿UPWM、对称双边沿UPWM、非对称双边沿UPWM、左增长双边沿UPWM和右增长双边沿UPWM，其中左增长双边沿UPWM在输出UPWM信号PRF相同的情况下，对输出信号造成的非线性失真较小。因此，为了降低功放输出UPWM信号的谐波失真，本发明提供的扩频调制方法也是基于左增长双边沿UPWM，附图4所示的UPWM发生器也选择左增长双边沿UPWM来实现信号的调制。附图6显示了三态左增长双边沿UPWM的调制过程(以4级UPWM发生器为例)。由于附图4中的阈值计算器是一个用于产生左增长双边沿UPWM信号的阈值计算器，该阈值计算器根据当前输入的clk_c信号以及data_del的幅值x(0≤x≤64，x为整数)计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright。当clk_c信号的下一个周期和信号clk_s1的周期相同时，左阈值右阈值当clk_c信号的下一个周期和信号clk_s2的周期相同时，左阈值右阈值其中[]取整为舍去小数位取整。
附图4中的比较器的作用是在每个clk的上升沿判断计数器的输出值cou_val是否大于等于左阈值yleft且小于右阈值yright，若是，比较器输出为1，反之输出为0，从而输出PRF可变的UPWM信号。附图4中的反相器对比较器的输出信号反相从而使一个带扩频调制的UPWM发生器输出两路差分UPWM信号。由于附图3所示的免滤波脉冲宽度调制器含有两个带扩频调制的UPWM发生器，其输出的四路UPWM信号正好分别驱动H桥式功率级的四个输入端，使功放负载两端形成三个电压等级，从而使功放在效率方面降低了对LC模拟低通滤波器的依赖，而由于每路UPWM信号的PRF可变，使功放负载两端信号在PRF及其谐波处的能量扩散到周边频带内，从而达到了降低功放EMI的目的。
本发明利用FPGA(Field-Programmable Gate Array，现场可编程门阵列)对基于本发明所述扩频调制方法的免滤波脉冲宽度调制器进行实现，并对其搭建如附图7所示的测试系统以验证本发明的有益效果。即数字音频测试信号源产生采样频率为48kHz的输入信号，第一带扩频调制的UPWM发生器的比较器的输出信号与第二带扩频调制的UPWM发生器的比较器的输出信号相减，得到输出的三态UPWM信号与USB模块相连接，USB模块与计算机相连接。附图7中的带扩频调制的UPWM发生器在FPGA实现时，仅需287个组合逻辑单元和116个寄存器单元，可见本发明所述方法在电路实现时所需硬件资源较少。在附图7中，数字音频测试信号源输出测试信号给基于本发明所述扩频调制方法的免滤波脉冲宽度调制器中，然后免滤波脉冲宽度调制器把输入的测试信号调制为三态UPWM信号，并通过USB模块输出到计算机上进行频谱分析。在测试信号为幅度为-5dBFS、频率为1kHz、采样频率为48kHz的单频正弦数字信号的情况下，当UPWM发生器中的扩频调制模块不使能时，调制器输出的三态UPWM信号的频谱如附图8所示；当UPWM发生器中的扩频调制模块使能时，调制器输出的三态UPWM信号的频谱如附图9所示。由附图8可知，当没有使用本发明所述扩频调制方法时，调制器输出的三态UPWM信号单一的PRF使得其频谱在高频处有很高的能量峰值，在767kHz处信号的频谱峰值幅度达到了-3.7dB。而由附图9可知，当使用本发明所述扩频调制方法时，调制器输出三态UPWM信号的高频成分的峰值能量明显扩展到周边频带内，频谱峰值幅度明显下降，和未扩频时相比，频谱峰值幅度最大下降了27.2dB。对比附图8和附图9可知，本发明所提供的扩频调制方法能很好的对免滤波数字D类音频功放输出UPWM信号高频成分上的能量尖峰进行降幅处理，从而能有效降低免滤波数字D类音频功放的EMI。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种用于免滤波数字D类音频功放的扩频调制方法，其特征在于，其步骤如下：
步骤一：利用频率合成技术在功放系统主时钟信号clk和UPWM发生器输入同步字时钟信号clk_s1的基础上合成另一个时钟信号clk_s2，fs2＝fs1·p/q，其中，fs1为时钟信号clk_s1的频率，fs2为时钟信号clk_s2的频率，且fs1大于fs2，p＝fclk/(fs1·m)，fclk为主时钟信号clk的频率，q为大于p的整数，m为UPWM发生器的级数；
步骤二：构建一个n级线性反馈移位寄存器，通过线性反馈移位寄存器生成一系列的伪随机数列，然后利用该伪随机数列以及时钟信号clk_s1和时钟信号clk_s2合成一个新的时钟信号clk_c；
步骤三：将UPWM发生器的输入信号延迟2个时钟信号clk_s1的时钟周期后再输入到UPWM发生器中；当出现由UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值；
步骤四：在m级UPWM发生器中构建一个用于产生左增长双边沿UPWM信号的阈值计算器，阈值计算器根据当前输入的时钟信号clk_c及步骤三中延迟处理后的UPWM发生器输入信号幅值x计算该幅值对应产生左增长双边沿UPWM信号的左阈值yleft和右阈值yright，其中0≤x≤m，x为整数；
步骤五：在m级UPWM发生器中构建一个计数器，计数器对主时钟信号clk的上升沿进行计数，当检测到时钟信号clk_c的上升沿，计数器清零；
步骤六：在m级UPWM发生器中构建一个比较器，比较器在每个主时钟信号clk的上升沿判断步骤五中计数器的输出值是否大于等于左阈值yleft且小于右阈值yright；若是，比较器输出为1，反之输出为0，从而输出PRF可变的UPWM信号。
2.根据权利要求1所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述时钟信号clk_c的生成规则是：在当前伪随机数列的值为偶数时，时钟信号clk_c在当前周期为clk_s1；在当前伪随机数列的值为奇数时，则时钟信号clk_c在当前周期为clk_s2。
3.根据权利要求1所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述步骤四中，当时钟信号clk_c的下一个周期和时钟信号clk_s1的周期相同时，左阈值右阈值当时钟信号clk_c的下一个周期和时钟信号clk_s2的周期相同时，左阈值右阈值其中，[]取整为舍去小数位取整。
4.根据权利要求1-3中任意一项所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，利用上述扩频调制方法构建一个免滤波脉冲宽度调制器，所述免滤波脉冲宽度调制器包括插值滤波器、时钟管理器、取反模块、第一Sigma-Delta调制器、第二Sigma-Delta调制器、第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器；主时钟信号clk与时钟管理器相连接；数字音频信号与插值滤波器相连接，插值滤波器分别与第一Sigma-Delta调制器和取反模块相连接，取反模块与第二Sigma-Delta调制器相连接，第一Sigma-Delta调制器与第一带扩频调制的UPWM发生器相连接，第二Sigma-Delta调制器与第二带扩频调制的UPWM发生器相连接，第一带扩频调制的UPWM发生器输出的两路UPWM信号和第二带扩频调制的UPWM发生器输出的两路UPWM信号。
5.根据权利要求4所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述插值滤波器为实现8倍插值滤波的插值滤波器，所述第一Sigma-Delta调制器和第二Sigma-Delta调制器均为8阶前馈内插式Sigma-Delta调制器，第一Sigma-Delta调制器和第二Sigma-Delta调制器把24位高精度输入信号转换为7位低精度信号以使第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器输出64级UPWM信号。
6.根据权利要求4所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器均包括扩频调制模块、计数器、阈值计算器、比较器和反相器，主时钟信号clk和时钟信号clk_s1经过扩频调制模块输出一个频率不定的时钟信号clk_c，输入信号data经过扩频调制模块进行延迟处理后输出延迟信号data_del；时钟信号clk_c均与计数器和阈值计算器相连接，主时钟信号clk与计数器相连接，主时钟信号clk、计数器和阈值计算器均与比较器相连接，比较器与反相器相连接，比较器和反相器的输出信号均为UPWM信号。
7.根据权利要求6所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述计数器对主时钟信号clk的上升沿进行计数，计数器的值加1；当检测到下一个时钟信号clk_c的上升沿时，计数器清零；阈值计算器用于产生左增长双边沿UPWM信号，根据输入的延迟数据data_del和时钟信号clk_c计算出生成二态64级左增长双边沿UPWM信号所需的阈值threshold；反相器对比较器的输出信号反相从而输出两路差分UPWM信号。
8.根据权利要求6或7所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述阈值计算器中当出现由第一带扩频调制的UPWM发生器或第二带扩频调制的UPWM发生器的两个输入数据决定当前UPWM信号的一个占空比值时，取该两个输入数据的算术平均值来决定当前输出UPWM信号的占空比值。
9.根据权利要求6所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述扩频调制模块包括时钟生成器、伪随机数生成器、延迟器和脉冲重复时钟管理器；输入信号data与延迟器相连接，延迟器将输入信号data延迟2个时钟信号clk_s1的时钟周期后将输出延迟信号data_del输入到阈值计算器；主时钟信号clk与时钟生成器相连接，时钟信号clk_s1分别与时钟生成器和伪随机数生成器相连接，时钟生成器利用频率合成技术将主时钟信号clk和时钟信号clk_s1信号合成另一个时钟信号clk_s2，时钟信号clk_s1、时钟信号clk_s2和伪随机数生成器均与脉冲重复时钟管理器相连接，脉冲重复时钟管理器生成频率可变的时钟信号clk_c。
10.根据权利要求1所述的用于免滤波数字D类音频功放的扩频调制方法，其特征在于，所述伪随机数生成器主要由一个29级的线性反馈移位寄存器构成，通过给线性反馈移位寄存器设置一个初始状态，每经过一个clk_s1周期，线性反馈移位寄存器就产生一个伪随机数字rand_num并输入给脉冲重复时钟管理器；当第一带扩频调制的UPWM发生器和第二带扩频调制的UPWM发生器下一个脉冲重复周期到来时，脉冲重复时钟管理器通过检测输入伪随机数字rand_num的奇偶性来确定输出时钟信号clk_c的波形。
CN201810513908.0A 2018-05-25 2018-05-25 一种用于免滤波数字d类音频功放的扩频调制方法 Active CN108832917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810513908.0A CN108832917B (zh) 2018-05-25 2018-05-25 一种用于免滤波数字d类音频功放的扩频调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810513908.0A CN108832917B (zh) 2018-05-25 2018-05-25 一种用于免滤波数字d类音频功放的扩频调制方法

Publications (2)

Publication Number Publication Date
CN108832917A true CN108832917A (zh) 2018-11-16
CN108832917B CN108832917B (zh) 2021-09-03

Family

ID=64146020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810513908.0A Active CN108832917B (zh) 2018-05-25 2018-05-25 一种用于免滤波数字d类音频功放的扩频调制方法

Country Status (1)

Country Link
CN (1) CN108832917B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756195A (zh) * 2018-12-21 2019-05-14 肇庆学院 自扩频调制d类音频功率放大器
CN110261678A (zh) * 2019-07-30 2019-09-20 郑州轻工业学院 一种基于数字pwm发生器的左增长双边沿upwm信号频谱估计方法
CN110504928A (zh) * 2019-08-02 2019-11-26 武汉谐声半导体科技有限公司 D类功放的上电噪声抑制电路、方法和装置
CN110957983A (zh) * 2019-12-09 2020-04-03 郑州轻工业大学 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
CN111654185A (zh) * 2019-03-04 2020-09-11 亚德诺半导体国际无限责任公司 基于计数器的频率跳跃开关调节器
CN111698628A (zh) * 2020-06-02 2020-09-22 上海艾为集成电路技术有限公司 扩频调制方法和电路、音频放大器
CN113691224A (zh) * 2021-08-12 2021-11-23 上海艾为电子技术股份有限公司 数字音频功放电路、芯片及减小空闲音的方法
CN115642905A (zh) * 2022-12-22 2023-01-24 无锡麟聚半导体科技有限公司 一种pwm信号抗干扰电路及芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239417A1 (en) * 2001-08-31 2004-12-02 Kowkutla Venkateswar R. Amplifiers
JP2007150833A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd Ｄ級アンプ及びこれを備えた音響機器
CN101295929A (zh) * 2007-04-24 2008-10-29 卡特姆·德维勒克有限责任两合公司 具有集成延迟电路的半导体开关
CN101908869A (zh) * 2009-06-02 2010-12-08 电力集成公司 具有双向积分器的脉宽调制器
CN103329431A (zh) * 2010-10-27 2013-09-25 梅鲁斯音频有限公司 使用多电平脉冲宽度调制的音频放大器
US20140097818A1 (en) * 2012-10-10 2014-04-10 Texas Instruments Incorporated Pwm control apparatus for average output current balancing in multi-stage dc-dc converters
CN103888091A (zh) * 2014-03-18 2014-06-25 西北工业大学 用于数字音频d类功放的谐波失真校正方法
CN107623965A (zh) * 2017-08-31 2018-01-23 苏州大学 数字脉宽调制方法、数字脉宽调制器及调光系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040239417A1 (en) * 2001-08-31 2004-12-02 Kowkutla Venkateswar R. Amplifiers
JP2007150833A (ja) * 2005-11-29 2007-06-14 Rohm Co Ltd Ｄ級アンプ及びこれを備えた音響機器
CN101295929A (zh) * 2007-04-24 2008-10-29 卡特姆·德维勒克有限责任两合公司 具有集成延迟电路的半导体开关
CN101908869A (zh) * 2009-06-02 2010-12-08 电力集成公司 具有双向积分器的脉宽调制器
CN103329431A (zh) * 2010-10-27 2013-09-25 梅鲁斯音频有限公司 使用多电平脉冲宽度调制的音频放大器
US20140097818A1 (en) * 2012-10-10 2014-04-10 Texas Instruments Incorporated Pwm control apparatus for average output current balancing in multi-stage dc-dc converters
CN103888091A (zh) * 2014-03-18 2014-06-25 西北工业大学 用于数字音频d类功放的谐波失真校正方法
CN107623965A (zh) * 2017-08-31 2018-01-23 苏州大学 数字脉宽调制方法、数字脉宽调制器及调光系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
XIAOLEI CHEN等: "A Filterless Digital Audio Class-D Amplifier Based on Grow-Left Double-Edge Pulse Width Modulation", 《2017 2ND INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUITS AND MICROSYSTEMS》 *
ZIANI MESSGHATI等: "Pulse width modulation for class D audio power amplifier in CMOS 0.18um Process with 85% of efficiency", 《2011 INTERNATIONAL CONFERENCE ON COMMUNICATIONS, COMPUTING AND CONTROL APPLICATIONS (CCCA)》 *
于泽琦等: "一种改进的数字PWM发生器非线性误差预校正方法", 《计算机应用研究》 *
樊养余等: "基于FPGA的高性能D类功放控制器设计与实现", 《系统工程与电子技术》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756195A (zh) * 2018-12-21 2019-05-14 肇庆学院 自扩频调制d类音频功率放大器
CN111654185A (zh) * 2019-03-04 2020-09-11 亚德诺半导体国际无限责任公司 基于计数器的频率跳跃开关调节器
CN111654185B (zh) * 2019-03-04 2023-09-15 亚德诺半导体国际无限责任公司 基于计数器的频率跳跃开关调节器
CN110261678A (zh) * 2019-07-30 2019-09-20 郑州轻工业学院 一种基于数字pwm发生器的左增长双边沿upwm信号频谱估计方法
CN110261678B (zh) * 2019-07-30 2021-04-02 郑州轻工业学院 基于数字pwm发生器的左增长双边沿upwm信号频谱估计方法
CN110504928A (zh) * 2019-08-02 2019-11-26 武汉谐声半导体科技有限公司 D类功放的上电噪声抑制电路、方法和装置
CN110957983A (zh) * 2019-12-09 2020-04-03 郑州轻工业大学 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
CN110957983B (zh) * 2019-12-09 2023-06-09 郑州轻工业大学 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
CN111698628A (zh) * 2020-06-02 2020-09-22 上海艾为集成电路技术有限公司 扩频调制方法和电路、音频放大器
CN113691224A (zh) * 2021-08-12 2021-11-23 上海艾为电子技术股份有限公司 数字音频功放电路、芯片及减小空闲音的方法
CN115642905A (zh) * 2022-12-22 2023-01-24 无锡麟聚半导体科技有限公司 一种pwm信号抗干扰电路及芯片

Also Published As

Publication number Publication date
CN108832917B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN108832917A (zh) 一种用于免滤波数字d类音频功放的扩频调制方法
US8847682B2 (en) Attenuating noise and cross-talk in an audio system by offsetting outputs in phase
CN110957983B (zh) 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器
CN102545908B (zh) 一种斩波稳定西格玛-德尔塔调制器
CN100586008C (zh) 开关放大器及其调制方法
CN101316114B (zh) 扩频调制电路、可变频率三角波发生器以及信号处理方法
CN104158420B (zh) 一种三相三电平变流器的控制方法及控制系统
CN101667820A (zh) 用于改变pwm功率谱的系统和方法
Gwee et al. A micropower low-distortion digital pulsewidth modulator for a digital class D amplifier
CN1983803A (zh) D类放大器
CN103414327A (zh) 一种带有一组串联谐振支路的逆变器输出滤波器
TW200926601A (en) Spread spectrum clock generating apparatus
CN104133166A (zh) 一种大功率任意波发生装置及方法
CN101931372B (zh) 具有二阶噪声滤除电路的d类放大器
Chen et al. A spread spectrum modulation method based on dual-clock for filterless digital class-D audio amplifiers
CN104852729A (zh) 一种抑制数字时钟的高次谐波干扰的电路和方法
Kim et al. Low cost implementation of filterless class D audio amplifier with constant switching frequency
Chierchie et al. Quasi-analytical spectrum of PWM signals with dead-time for multiple sinusoidal input
CN110719045B (zh) 一种牵引逆变器斩波控制系统
CN109756193A (zh) 使用扩谱调制进行pwm波调制的d类数字音频功放系统
CN208623635U (zh) 一种数字音频功率放大器及电子设备
CN102832929A (zh) 一种同时实现奇数整数分频与选通信号的电路
CN201440647U (zh) 具有双调变模块的d类放大器
CN208079033U (zh) 多路pwm合成模拟信号电路
CN201690418U (zh) 基于时钟边沿调整的新型d类功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant