TWI419473B - 產生時脈資料回復訊號相位鎖住指標的電路及其方法 - Google Patents

產生時脈資料回復訊號相位鎖住指標的電路及其方法 Download PDF

Info

Publication number
TWI419473B
TWI419473B TW100101627A TW100101627A TWI419473B TW I419473 B TWI419473 B TW I419473B TW 100101627 A TW100101627 A TW 100101627A TW 100101627 A TW100101627 A TW 100101627A TW I419473 B TWI419473 B TW I419473B
Authority
TW
Taiwan
Prior art keywords
clock
value
generate
oversampling
data
Prior art date
Application number
TW100101627A
Other languages
English (en)
Other versions
TW201145841A (en
Inventor
Huei Chiang Shiu
Hsuan Ching Chao
Kuo Cyuan Kuo
Ming Kia Chen
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to US13/050,968 priority Critical patent/US8675799B2/en
Publication of TW201145841A publication Critical patent/TW201145841A/zh
Application granted granted Critical
Publication of TWI419473B publication Critical patent/TWI419473B/zh

Links

Description

產生時脈資料回復訊號相位鎖住指標的電路及其方法
本發明係有關於一種產生時脈資料回復訊號相位鎖住指標的電路及其方法，尤指一種根據對一頻道的資料執行超取樣後，所產生的複數個交流項，以產生時脈資料回復訊號相位鎖住指標的電路及其方法。
在先前技術中，可利用鎖相迴路鎖住指標(phase lock loop lock indicator)，產生以鎖相迴路為基礎的時脈資料回復器的鎖住指標；可傳送已知的位元型態並檢查回傳位元的錯誤率以產生時脈資料回復訊號相位鎖住指標；可利用已知的參考時脈，在比較參考時脈和時脈資料回復器的時脈，以產生時脈資料回復訊號相位鎖住指標。
如果時脈資料回復器並非以鎖相迴路為基礎，則無法利用鎖相迴路鎖住指標以產生時脈資料回復訊號相位鎖住指標。而對於非鎖相迴路為基礎的時脈資料回復器，係利用傳送已知的位元型態或已知的參考時脈，以產生時脈資料回復訊號相位鎖住指標。因此，先前技術對於非鎖相迴路為基礎的時脈資料回復器，必須額外利用已知的位元型態或已知的參考時脈，才能從頻道所傳送的資料中產生時脈資料回復訊號相位鎖住指標。所以，上述產生時脈資料回復訊號相位鎖住指標的方法，對於使用者而言，都不是較佳的選擇。
本發明的一實施例提供一種產生時脈資料回復訊號相位鎖住指標的電路。該電路包含一超取樣邏輯單元、一交流估計單元及一邏輯處理器。該超取樣邏輯單元係用以根據一超取樣(over sampling)時脈，對來自一頻道的資料執行一超取樣動作，以產生複數個交流項(AC term)，以及根據一輸出時脈，從該複數個交流項中輸出和該輸出時脈相關的複數個交流項；該交流估計單元係耦接於該超取樣邏輯單元，用以對於一第一預定時間內由該超取樣邏輯單元輸入的複數個交流項，執行一離散餘弦轉換(discrete cosine transform,DCT)，以產生一第一數值，及執行一離散正弦轉換(discrete sine transform,DST)，以產生一第二數值；及該邏輯處理器係耦接於該交流估計單元，用以比較一第二預定時間內該第一數值的數目與該第二數值的數目，並據以產生一時脈資料回復訊號相位鎖住指標。
本發明的另一實施例提供一種產生時脈資料回復訊號相位鎖住指標的方法。該方法包含根據一超取樣時脈，對來自一頻道的資料執行一超取樣動作，以產生複數個交流項；根據一輸出時脈，從該複數個交流項中輸出和該輸出時脈相關的複數個交流項至一交流估計單元；對於一第一預定時間內輸入至該交流估計單元的複數個交流項，執行一離散餘弦轉換，以產生一第一數值，及執行一離散正弦轉換，以產生一第二數值；及比較一第二預定時間內該第一數值的數目與該第二數值的數目，並據以產生一時脈資料回復訊號相位鎖住指標。
本發明所提供的一種產生時脈資料回復訊號相位鎖住指標的電路及其方法，係利用一交流估計單元對於一第一預定時間內由一超取樣邏輯單元輸入的複數個交流項，執行一離散餘弦轉換，以產生一第一數值，及執行一離散正弦轉換，以產生一第二數值；再利用一邏輯處理器比較一第二預定時間內該第一數值的數目與該第二數值的數目，並據以產生一時脈資料回復訊號相位鎖住指標。如此，本發明便不需利用一鎖相迴路鎖住指標、已知的位元型態及/或已知的參考時脈以產生該時脈資料回復訊號相位鎖住指標。
請參照第1圖，第1圖係為本發明的一實施例說明產生時脈資料回復訊號相位鎖住指標的電路100的示意圖。電路100包含一超取樣邏輯單元102、一交流估計單元104及一邏輯處理器106。超取樣邏輯單元102係用以根據一超取樣(over sampling)時脈Cov，對來自一頻道的資料執行一超取樣動作，以產生複數個交流項(AC term)，以及根據一輸出時脈Co，從複數個交流項中輸出和輸出時脈Co相關的複數個交流項。另外，超取樣時脈Cov的頻率必須大於資料的頻率的二倍。在本實施例中，超取樣時脈Cov係為10GHz，資料的頻率係為2.5GHz，但本發明並不受限於超取樣時脈Cov係為10GHz，資料的頻率係為2.5GHz。
請參照第2A圖和第2B圖，第2A圖和第2B圖係說明超取樣邏輯單元102所輸出的交流項的示意圖。因為超取樣時脈Cov為10GHz以及資料的頻率為2.5GHz，所以超取樣邏輯單元102所輸出的交流項必須是4位元項(10GHz/2.5GHz=4)。當4位元項不全為“0”或不全為“1”時，則超取樣邏輯單元102記錄此4位元項為一交流項。如第2A圖所示，4位元項係為“0111”，則超取樣邏輯單元102記錄4位元項“0111”為一交流項。同理，當4位元項全為“0”或全為“1”時，則超取樣邏輯單元102記錄此4位元項為一直流項。如第2B圖所示，4位元項係為“1111”，則超取樣邏輯單元202記錄4位元項“1111”為一直流項。
請參照第3圖，第3圖係說明超取樣邏輯單元102根據輸出時脈Co，輸出和輸出時脈相關的交流項的示意圖。超取樣邏輯單元102不斷地利用超取樣(over sampling)時脈Cov，對來自一頻道的資料執行一超取樣動作，以產生複數個直流項及複數個交流項。但超取樣邏輯單元202僅在輸出時脈Co正緣時，輸出最近記錄的交流項。但本發明並不受限於輸出時脈Co正緣，超取樣邏輯單元202亦可在輸出時脈Co負緣時，輸出最近記錄的交流項。因此，超取樣邏輯單元202可根據輸出時脈Co，輸出和輸出時脈Co相關的複數個交流項至交流估計單元104。
交流估計單元104係耦接於超取樣邏輯單元102，包含一離散餘弦轉換器1042和一離散正弦轉換器1044。離散餘弦轉換器1042係用以對於一第一預定時間T1內由超取樣邏輯單元102輸入的複數個交流項，執行一離散餘弦轉換(discrete cosine transform,DCT)，以產生一第一數值V1(如0或1)，及離散正弦轉換器1044係用以對於預定時間T內由超取樣邏輯單元102輸入的複數個交流項，執行一離散正弦轉換(discrete sine transform,DST)，以產生一第二數值V2(如1或0)。邏輯處理器106係耦接於交流估計單元104，用以根據一第二預定時間T2內的第一數值V1的數目與第二數值V2的數目，並據以產生一時脈資料回復訊號相位鎖住指標CDRPLI。當第二預定時間T2內的第一數值V1的數目係小於第二數值V2的數目時，邏輯處理器106產生一時脈資料回復訊號相位鎖住指標CDRPLI。
請參照第4圖，第4圖係為本發明的另一實施例說明等化訊號的方法的流程圖。第4圖之方法係利用第1圖的產生時脈資料回復訊號相位鎖住指標的電路100說明，詳細步驟如下：步驟400：開始；步驟402：根據超取樣時脈Cov，對來自一頻道的資料執行超取樣動作，以產生複數個交流項；步驟404：根據輸出時脈Co，從複數個交流項中輸出和輸出時脈Co相關的複數個交流項至交流估計單元104；步驟406：對於第一預定時間T1內輸入至交流估計單元104的複數個交流項，執行離散餘弦轉換，以產生第一數值V1，及執行離散正弦轉換，以產生第二數值V2；步驟408：比較第二預定時間T2內第一數值V1的數目是否小於第二數值V2的數目，如果是，進行步驟410；如果否，跳回步驟402；步驟410：輸出時脈資料回復訊號相位鎖住指標CDRPLI，跳回步驟402。
在步驟402中，超取樣邏輯單元102根據超取樣時脈Cov，對來自一頻道的資料執行超取樣動作，以產生複數個交流項。超取樣時脈Cov的頻率必須大於資料的頻率的二倍。在第4圖的實施例中，超取樣時脈Cov係為10GHz，資料的頻率係為2.5GHz，但本發明並不受限於超取樣時脈Cov係為10GHz，資料的頻率係為2.5GHz。在步驟404中，超取樣邏輯單元202可根據輸出時脈Co的正緣或負緣，輸出和輸出時脈Co相關的複數個交流項至交流估計單元104。在步驟410中，當第二預定時間T2內第一數值V1的數目係小於第二數值V2的數目時，邏輯處理器106輸出時脈資料回復訊號相位鎖住指標CDRPLI。
綜上所述，本發明所提供的產生時脈資料回復訊號相位鎖住指標的電路及其方法，係利用交流估計單元對於第一預定時間內由超取樣邏輯單元輸入的複數個交流項，執行離散餘弦轉換，以產生第一數值，及執行離散正弦轉換，以產生第二數值；再利用邏輯處理器比較第二預定時間內第一數值的數目與第二數值的數目，並據以產生時脈資料回復訊號相位鎖住指標。如此，本發明便不需利用鎖相迴路鎖住指標、已知的位元型態及/或已知的參考時脈以產生時脈資料回復訊號相位鎖住指標。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．電路
102．．．超取樣邏輯單元
104．．．交流估計單元
106．．．邏輯處理器
1042．．．離散餘弦轉換器
1044．．．離散正弦轉換器
V1‧‧‧第一數值
V2‧‧‧第二數值
CDRPLI‧‧‧時脈資料回復訊號相位鎖住指標
400-410‧‧‧步驟
第1圖係為本發明的一實施例說明產生時脈資料回復訊號相位鎖住指標的電路的示意圖。
第2A圖和第2B圖係說明超取樣邏輯單元所輸出的交流項的示意圖。
第3圖係說明超取樣邏輯單元根據輸出時脈，輸出和輸出時脈相關的交流項的示意圖。
第4圖係為本發明的另一實施例說明等化訊號的方法的流程圖。
100．．．電路
102．．．超取樣邏輯單元
104．．．交流估計單元
106．．．邏輯處理器
1042．．．離散餘弦轉換器
1044．．．離散正弦轉換器
V1．．．第一數值
V2．．．第二數值

Claims (7)

  1. 一種產生時脈資料回復訊號相位鎖住指標的電路，包含：一超取樣邏輯單元，用以根據一超取樣(over sampling)時脈，對來自一頻道的資料執行一超取樣動作，以產生複數個交流項(AC term)，以及根據一輸出時脈，從該複數個交流項中輸出和該輸出時脈相關的複數個交流項；一交流估計單元，耦接於該超取樣邏輯單元，用以對於一第一預定時間內由該超取樣邏輯單元輸入的複數個交流項，執行一離散餘弦轉換(discrete cosine transform,DCT)，以產生一第一數值，及執行一離散正弦轉換(discrete sine transform,DST)，以產生一第二數值；及一邏輯處理器，耦接於該交流估計單元，用以比較一第二預定時間內該第一數值的數目與該第二數值的數目，並據以產生一時脈資料回復訊號相位鎖住指標。
  2. 如請求項1所述之電路，其中該超取樣時脈的頻率大於該資料頻率的二倍。
  3. 如請求項1所述之電路，其中該交流估計單元包含：一離散餘弦轉換器，用以對該第一預定時間內由該超取樣邏輯單元輸入的複數個交流項，執行該離散餘弦轉換，以產生該第一數值；及 一離散正弦轉換器，用以對該第一預定時間內的由該超取樣邏輯單元輸入的複數個交流項，執行該離散正弦轉換，以產生該第二數值。
  4. 如請求項1所述之電路，其中當該第一數值的數目小於該第二數值的數目時，該邏輯處理器產生該時脈資料回復訊號相位鎖住指標。
  5. 一種產生時脈資料回復訊號相位鎖住指標的方法，包含：根據一超取樣時脈，對來自一頻道的資料執行一超取樣動作，以產生複數個交流項；根據一輸出時脈，從該複數個交流項中輸出和該輸出時脈相關的複數個交流項至一交流估計單元；對於一第一預定時間內輸入至該交流估計單元的複數個交流項，執行一離散餘弦轉換，以產生一第一數值，及執行一離散正弦轉換，以產生一第二數值；及比較一第二預定時間內該第一數值的數目與該第二數值的數目，並據以產生一時脈資料回復訊號相位鎖住指標。
  6. 如請求項5所述之方法，其中該超取樣時脈的頻率大於該資料頻率的二倍。
  7. 如請求項5所述之方法，其中當該第一數值的數目小於該第二 數值的數目時，產生該時脈資料回復訊號相位鎖住指標。
TW100101627A 2010-06-01 2011-01-17 產生時脈資料回復訊號相位鎖住指標的電路及其方法 TWI419473B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/050,968 US8675799B2 (en) 2010-06-01 2011-03-18 Circuit for generating a clock data recovery phase locked indicator and method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35003210P 2010-06-01 2010-06-01
US35708810P 2010-06-21 2010-06-21

Publications (2)

Publication Number Publication Date
TW201145841A TW201145841A (en) 2011-12-16
TWI419473B true TWI419473B (zh) 2013-12-11

Family

ID=46766034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101627A TWI419473B (zh) 2010-06-01 2011-01-17 產生時脈資料回復訊號相位鎖住指標的電路及其方法

Country Status (1)

Country Link
TW (1) TWI419473B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473409B1 (en) * 1999-02-26 2002-10-29 Microsoft Corp. Adaptive filtering system and method for adaptively canceling echoes and reducing noise in digital signals
US20080249765A1 (en) * 2004-01-28 2008-10-09 Koninklijke Philips Electronic, N.V. Audio Signal Decoding Using Complex-Valued Data
US20080270124A1 (en) * 2007-04-24 2008-10-30 Samsung Electronics Co., Ltd Method and apparatus for encoding and decoding audio/speech signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473409B1 (en) * 1999-02-26 2002-10-29 Microsoft Corp. Adaptive filtering system and method for adaptively canceling echoes and reducing noise in digital signals
US20080249765A1 (en) * 2004-01-28 2008-10-09 Koninklijke Philips Electronic, N.V. Audio Signal Decoding Using Complex-Valued Data
US20080270124A1 (en) * 2007-04-24 2008-10-30 Samsung Electronics Co., Ltd Method and apparatus for encoding and decoding audio/speech signal

Also Published As

Publication number Publication date
TW201145841A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
JP5541234B2 (ja) トランシーバ
US8116418B2 (en) Fast locking clock and data recovery
Shi et al. Error analysis of reconstruction from linear canonical transform based sampling
US20120161831A1 (en) Digital phase lock loop
WO2016104464A1 (ja) 位相デジタル変換器、位相差パルス生成器、無線通信装置および無線通信方法
US9031182B2 (en) Method and circuit for clock recovery of a data stream description
Ahmed et al. Demodulation type single‐phase PLL with DC offset rejection
JP6165888B2 (ja) １０ｇｂａｓｅ−ｔシステムにおけるデータ支援型タイミング回復のための方法および装置
JP6433955B2 (ja) 高分解能の時間−ディジタル変換器
US9705510B2 (en) CDR control circuit, CDR circuit, and CDR control method
TWI419473B (zh) 產生時脈資料回復訊號相位鎖住指標的電路及其方法
Brandonisio et al. Noise-shaping all-digital phase-locked loops
JP6564378B2 (ja) アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法
US20110299643A1 (en) Timing Recovery Controller and Operation Method Thereof
Zarei et al. PLL with frequency and initial‐phase‐angle detectors: performance analysis and speed/robustness trade‐off improvement
JP2013005050A (ja) クロック生成装置および電子機器
Perišić et al. Time Recursive Frequency Locked Loop for the tracking applications
US10944409B2 (en) Phase-locked loop and method for the same
JP5560778B2 (ja) クロック乗せ換え回路、及びクロック乗せ換え方法
JP2018189410A (ja) ジッタ測定回路
TWI425765B (zh) 等化器與等化訊號的方法
US8675799B2 (en) Circuit for generating a clock data recovery phase locked indicator and method thereof
CN106662604B (zh) 基于低功率高分辨率振荡器的电压传感器
CN102307047B (zh) 产生时钟脉冲数据回复信号相位锁住指标的电路及其方法
US11005480B1 (en) Phase locked loop device and clock generation method