TWI419153B - 信號處理裝置、信號處理方法及對應電子裝置 - Google Patents

信號處理裝置、信號處理方法及對應電子裝置 Download PDF

Info

Publication number
TWI419153B
TWI419153B TW100103803A TW100103803A TWI419153B TW I419153 B TWI419153 B TW I419153B TW 100103803 A TW100103803 A TW 100103803A TW 100103803 A TW100103803 A TW 100103803A TW I419153 B TWI419153 B TW I419153B
Authority
TW
Taiwan
Prior art keywords
signal processing
circuit
signal
processing operation
transmission
Prior art date
Application number
TW100103803A
Other languages
English (en)
Other versions
TW201135723A (en
Inventor
Kuan Kai Juan
Chia Wei Liang
Feng Fu Lin
Ming Jiou Yu
Cheng Chung Kuo
Shy Junn Hsiao
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201135723A publication Critical patent/TW201135723A/zh
Application granted granted Critical
Publication of TWI419153B publication Critical patent/TWI419153B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

信號處理裝置、信號處理方法及對應電子裝置
本發明有關於透過信號傳輸埠輸出/接收信號，且特別有關於不同信號處理操作之間共享信號傳輸埠(例如，晶片之插針(pin))之方法及裝置。
通常，晶片具有用於輸出信號、接收信號以及接收參考電壓(reference voltage)之多個插針，其中參考電壓包含電源電壓(supply voltage)及地電壓(ground voltage)。若晶片被設計為支持更多功能，則需要更多插針。舉例而言，每一功能需要至少指定一個專用插針(dedicated pin)。以光碟機為例，控制器晶片可包含發光二極體(light emitting diode，簡稱為LED)驅動電路、光碟彈出(ejection)偵測電路以及RS232傳輸電路，其中LED驅動電路透過耦接於LED之專用插針輸出驅動信號驅動外部LED，光碟彈出偵測電路藉由監測耦接於光碟彈出開關之專用插針之電壓位準來偵測光碟彈出事件是否發生，而RS232傳輸電路透過耦接於RS232接收電路之專用插針產生輸出至外部RS232接收電路。
因此，需要一種創新的晶片設計減少插針之數量，從而減少晶片面積及產品成本。
有鑑於此，特提供以下技術方案：
本發明實施例提供一種信號處理裝置之實施例，信號處理裝置包含信號傳輸埠、第一信號處理電路、第二信號處理電路及控制電路。信號傳輸埠用於信號傳輸，並且於多個不同信號處理操作之間共享，其中多個不同信號處理操作包含第一信號處理操作及第二信號處理操作；第一信號處理電路執行第一信號處理操作，其中當信號處理裝置運作時，第一信號處理電路無需一直被賦能使用信號傳輸埠進行信號傳輸；第二信號處理電路執行第二信號處理操作，其中並非每次第二信號處理電路被賦能執行第二信號處理操作時信號傳輸埠均需執行信號傳輸；以及控制電路控制第一信號處理電路及第二信號處理電路，其中控制電路選擇性地賦能第一信號處理電路執行第一信號處理操作或賦能第二信號處理電路執行第二信號處理操作。
本發明實施例另提供一種信號處理方法，包含：提供信號傳輸埠，用於信號傳輸，信號傳輸埠於多個不同信號處理操作之間共享，其中多個不同信號處理操作包含第一信號處理操作及第二信號處理操作；以及選擇性地賦能第一信號處理操作或第二信號處理操作，其中當執行信號處理方法時，第一信號處理操作無需一直被賦能使用信號傳輸埠進行信號傳輸，並且並非每次第二信號處理操作被賦能時信號傳輸埠均需執行信號傳輸。
本發明實施例另提供一種電子裝置之實施例，電子裝置包含第一 電路元件、第二電路元件以及晶片。晶片包含插針、第一信號處理電路、第二信號處理電路及控制電路。插針用於信號傳輸，插針耦接於第一電路元件及第二電路元件，其中插針於多個不同信號處理操作之間共享，並且多個不同信號處理操作包含第一信號處理操作及第二信號處理操作；第一信號處理電路執行第一信號處理操作以及透過插針與第一電路元件通訊，其中當晶片運作時，第一信號處理電路無需一直被賦能使用插針用於信號傳輸；第二信號處理電路執行第二信號處理操作以及透過插針與第二電路元件通訊，其中並非每次第二信號處理電路被賦能執行第二信號處理操作時插針均需執行信號傳輸；控制電路控制第一信號處理電路及第二信號處理電路，其中控制電路選擇性地賦能第一信號處理電路用以執行第一信號處理操作或賦能第二信號處理電路用以執行第二信號處理操作。
本發明實施例更提供一種電子裝置之實施例，電子裝置包含傳輸電路及接收電路，傳輸電路具有連接節點，其中傳輸電路產生通過連接節點之傳輸信號；接收電路具有低電壓差分信號介面，低電壓差分信號介面具有第一連接節點及第二連接節點，其中第一連接節點耦接於傳輸電路之連接節點，而第二連接節點耦接於參考電壓。
利用本發明之信號處理裝置、信號處理方法及對應電子裝置，可藉由共享插針而減少插針之數量，從而減少晶片面積及產品成本。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表第一裝置可直接電氣連接於第二裝置，或透過其他裝置或連接手段間接地電氣連接至第二裝置。
本發明之設想係於不同信號處理操作中共享信號傳輸埠(signal transmission port)(例如，晶片之插針)。以此種方式，可有效降低晶片之插針數量。此外，晶片區域及晶片之產品成本亦相應降低。更具體而言，基於信號處理操作之固有特性，信號處理操作可以分時(time-sharing)方式執行。作為結果，一個信號傳輸埠(例如，晶片之一個插針)足以滿足不同信號處理操作之信號傳輸需求。詳細說明如下。
請參考第1圖，第1圖係依據本發明之一範例性實施例之廣義信號處理裝置之示意圖。範例性信號處理裝置100包含但不限於控制電路102、第一信號處理電路104、第二信號處理電路106以及信號傳輸埠108。信號傳輸埠108於不同信號處理操作之間共享，用於信號傳輸。舉例而言，信號傳輸埠108用於為一個信號處理操作輸出/接收信號，亦用於為另一信號處理操作輸出/接收信號。於本範例性實施例 中，信號傳輸埠108共享於第一信號處理操作及第二信號處理操作，其中第一信號處理操作由第一信號處理電路104執行，第二信號處理操作由第二信號處理電路106執行。應當注意，當信號處理裝置100運作時，第一信號處理電路104無需一直被賦能以使用信號傳輸埠108來傳輸信號；此外，並非每次第二信號處理電路106被賦能來執行第二信號處理操作時信號傳輸埠108均需執行信號傳輸。由於第一信號處理電路104及第二信號處理電路106之上述特性，於第一信號處理電路104及第二信號處理電路106之間共享之信號傳輸埠108可同時滿足第一信號處理電路104及第二信號處理電路106之信號傳輸需求。控制電路102用於控制第一信號處理電路104及第二信號處理電路106。舉例而言，控制電路102選擇性地藉由發送一控制信號EN_1賦能第一信號處理電路104執行第一信號處理操作或藉由發送另一控制信號EN_2賦能第二信號處理電路106執行第二信號處理操作。
於一範例性設計中，由第一信號處理電路104執行之第一信號處理操作可透過信號傳輸埠108輸出一輸出信號，並且/或者由第二信號處理電路106執行之第二信號處理操作可偵測於信號傳輸埠108接收輸入信號之發生。為更好理解本發明之技術特徵，下文將論述基於第1圖所示之硬體配置之某些範例性實施例。
第2圖係依據本發明之電子裝置第一範例性實施例之示意圖。範例的電子裝置200包含但不限於晶片201及多個電路元件，例如發光裝置210及開關裝置212。晶片201採用第1圖所示之硬體配置，從 而具有實現第1圖所示之控制電路102之控制電路202、實現第1圖所示之第一信號處理電路104之驅動電路204、實現第1圖所示之第二信號處理電路106之偵測電路206以及實現第1圖所示之信號傳輸埠108之插針208。舉例而言，但並非本發明之限制，電子裝置200可應用於光碟機，其中晶片201可用作光碟機之控制器晶片，發光裝置210可用作指示器，用於知會用戶光碟機之特定工作狀態，而開關裝置212可用作光碟彈出開關，用於被按壓時觸發光碟彈出事件。從而，驅動電路204產生用於驅動發光裝置210之輸出信號S_OUT，而偵側電路206藉由偵測輸入信號S_IN之發生來監視開關裝置212之開關狀態改變，其中輸入信號S_IN之發生係由於開關裝置212之開關狀態改變而產生。
於發光裝置210用作光碟機之指示器之狀況下，僅於需要知會用戶光碟機之工作狀態時，發光裝置210才會開啟。換言之，當晶片201運作時，驅動電路204無需一直被賦能以使用插針208來將輸出信號(例如，驅動信號)S_OUT輸出至發光裝置210。此外，考慮開關裝置212作為光碟機之光碟彈出開關之狀況，僅當由於按壓光碟彈出開關而觸發光碟彈出事件時，輸入信號S_IN才會出現於插針208。因此，並非每次偵測電路206被賦能來監視開關裝置212之開關狀態改變時，晶片201之插針208均需執行信號傳輸。
請結合第2圖參考第3圖。第3圖係第2圖所示之電子裝置200之操作之示意圖。當控制電路202接收用於第一信號處理操作(例如， 開啟指示器)之請求REQ時，於第一時間段T1期間，控制電路202交替地賦能由驅動電路204實現之第一信號處理電路及由偵測電路206實現之第二信號處理電路。於本實施例中，發光裝置210藉由具有第一節點(例如，陽極(anode))N11及第二節點(例如，陰極(cathode))N12之LED實施，其中第一節點N11耦接於第一參考電壓(例如，電源電壓VDD)，第二節點N12耦接於插針208。而開關裝置212具有耦接於插針208之第一節點N21及耦接於第二參考電壓(例如，地電壓GND)之第二節點N22。從而，僅當插針208處之電壓位準低於第一參考電壓(例如，電源電壓VDD)，亦即LED正向偏壓(forward biased)時，發光裝置210開啟。此外，當開關裝置212接通(switch on)時，開關裝置212將插針208處之電壓位準向第二參考電壓(例如，地電壓GND)拉低(pull down)，以觸發開關狀態改變事件。換言之，由於開關裝置212之開關狀態改變，將產生具有第二參考電壓(例如，地電壓GND)之輸入信號S_IN。應當注意，利用LED實現發光裝置210僅用作說明之目的。於實際應用中，任一由產生自驅動電路204之輸出信號S_OUT驅動之發光源均可用於實現發光裝置210。
如第3圖所示，於本範例性實施例中，當驅動電路204被賦能時，其採用脈波寬度調變(pulse-width modulation，簡稱為PWM)方案來產生用於控制發光裝置210之亮度之輸出信號S_OUT。此外，當偵測電路206被賦能時，其將插針208處之電壓位準設置為第一參考電壓(例如，電源電壓VDD)，用於藉由偵測是否自插針208處接收到具有第二參考電壓(例如，地電壓GND)之輸入信號S_IN來監視開關裝置212 之開關狀態改變。舉例而言，偵測電路206可具有可控開關，當偵測電路206由控制信號EN_2賦能時，可控開關接通以將電源電壓VDD耦接於插針208。換言之，偵測到插針208處之電壓位準自預設(default)電壓值轉變為另一電壓值後，偵測電路206將確認由於開關裝置212之開關狀態改變而產生之輸入信號S_IN。
一般而言，按壓開關裝置212之持續時間約為數百毫秒。因此，為成功偵測開關裝置212之任一開關狀態改變事件，兩連續第二信號處理操作(亦即，偵測開關裝置212之開關狀態改變事件)之間之時間間隔應短於按壓開關裝置212之持續時間。舉例而言，兩個第二信號處理操作之間之時間間隔約為20毫秒。此外，偵測電路206可於短時間內完成一個開關狀態改變偵測操作。由於偵測電路206用於偵測開關裝置212之開關狀態改變事件之時間段(亦即，兩連續第二信號處理操作之間之時間間隔)可能較短，用戶可能不會察知由於驅動發光裝置210之進程期間執行之開關狀態改變偵測操作而造成之中斷。因此，儘管於第一時間段T1期間，控制電路202交替地賦能驅動電路204及偵測電路206，開啟發光裝置210以知會用戶光碟機之當前工作狀態之目的仍能實現。此外，儘管於第一時間段T1期間，插針208於驅動電路204及偵測電路206之間共享，開關裝置212之任一開關狀態改變事件仍可被成功偵測到。
此外，如第3圖所示，當控制電路202未接收到用於開啟指示器之請求REQ時，於第二時間段T2期間，控制電路202賦能第二信號 處理電路並且禁能第一信號處理電路，其中第二信號處理電路藉由偵測電路206實現，第一信號處理電路藉由驅動電路204實現。換言之，於第二時間段T2期間，插針208接收響應開關裝置212之開關狀態改變而產生之輸入信號S_IN。應當注意，當於第二時間段T2期間，偵測電路206被初始賦能時，偵測電路206將插針208之電壓位準設置為常數電壓位準(例如，電源電壓VDD)，用於偵測輸入信號S_IN之發生以及關閉發光裝置210。當於第二時間段T2，開關裝置212被接通以觸發開關狀態改變事件時，插針208處之電壓位準被下拉至地電壓GND，從而於缺乏輸出信號S_OUT之狀況下開啟發光裝置210。從而，儘管於第二時間段T2期間驅動電路204未被賦能，用戶仍可藉由發光裝置210之指示而得知開關狀態改變事件。
第4圖係依據本發明之電子裝置之第二範例性實施例之示意圖。範例性電子裝置400包含但不限於晶片401及多個電路元件，例如發光裝置410及開關裝置412。類似地，晶片401亦採用第1圖所示之硬體配置。電子裝置200和電子裝置400之主要區別在於發光裝置410及開關裝置412之排佈。於第4圖所示之實施例中，發光裝置410藉由具有第一節點(例如，陰極)N11’及第二節點(例如，陽極)N12’之LED實施，其中第一節點N11’耦接於第一參考電壓(例如，地電壓GND)，第二節點N12’耦接於插針208，而開關裝置412具有耦接於插針208之第一節點N21’及耦接於第二參考電壓(例如，電源電壓VDD)之第二節點N22’。從而，僅當插針208處之電壓位準高於第一參考電壓(例如，地電壓GND)，亦即LED正向偏壓時，發光裝置410開啟；此外， 當開關裝置412接通時，開關裝置412將插針208處之電壓位準向第二參考電壓(例如，電源電壓VDD)拉高(pull up)，以觸發開關狀態改變事件。換言之，將插針208處之電壓位準設置為第一參考電壓(例如，地電壓GND)之輸出信號S_OUT’關閉發光裝置410；而將插針208處之電壓位準設置為第二參考電壓(例如，電源電壓VDD)之輸出信號S_OUT’開啟發光裝置410。此外，由於開關裝置412之開關狀態改變，將產生具有第二參考電壓(例如，電源電壓VDD)之輸入信號S_IN’。應當注意，利用LED實現發光裝置410僅用作說明之目的。於實際應用中，任一由產生自驅動電路404之輸出信號S_OUT’驅動之發光源均可實現發光裝置410。
請結合第4圖參考第5圖。第5圖係第4圖所示之電子裝置400之操作之示意圖。當控制電路202接收用於第一信號處理操作(例如，開啟指示器)之請求REQ時，於第一時間段T1’期間，控制電路202交替地賦能由驅動電路404實現之第一信號處理電路及由偵測電路406實現之第二信號處理電路。類似地，當驅動電路404被賦能時，其採用PWM方案產生輸出信號S_OUT’用於控制發光裝置410之亮度。此外，當偵測電路406被賦能時，其將插針208處之電壓位準設置為第一參考電壓(例如，地電壓GND)，用於藉由偵測是否自插針208處接收到具有第二參考電壓(例如，電源電壓VDD)之輸入信號S_IN’來監視開關裝置412之開關狀態改變。
舉例而言，偵測電路406可具有可控開關，當偵測電路406由控 制信號EN_2賦能時，可控開關接通以將電源電壓VDD耦接於插針208。為成功偵測開關裝置412之任一開關狀態改變事件，兩連續第二信號處理操作(亦即，偵測開關裝置412之開關狀態改變事件)之間之時間間隔應短於按壓開關裝置412之持續時間。因此，儘管於第一時間段T1’期間，控制電路202交替地賦能驅動電路404及偵測電路406，開啟發光裝置410以知會用戶光碟機之當前工作狀態之目的仍能實現。此外，儘管於第一時間段T1’期間，插針208於驅動電路404及偵測電路406之間共享，開關裝置412之任一開關狀態改變事件仍可被成功偵測到。如第5圖所示，當控制電路202未接收到用於第一信號處理操作之請求REQ時，於第二時間段T2’期間，控制電路202賦能第二信號處理電路(例如，偵測電路406)並且禁能第一信號處理電路(例如，驅動電路404)。
應當注意，當於第二時間段T2’期間，偵測電路406被初始賦能時，偵測電路406將插針208之電壓位準設置為常數電壓位準(例如，地電壓GND)，用於偵測輸入信號S_IN’之發生以及關閉發光裝置410。當於第二時間段T2’，開關裝置412被接通以觸發開關狀態改變事件時，插針208處之電壓位準被上拉至電源電壓VDD，從而於缺乏輸出信號S_OUT’之狀況下打開發光裝置410。從而，儘管於第二時間段T2’期間驅動電路404未被賦能，用戶仍可藉由發光裝置410之指示而得知開關狀態改變事件。
第6圖係依據本發明之電子裝置第三範例性實施例之示意圖。範 例的電子裝置600包含但不限於晶片601及多個電路元件，例如接收電路610及上述開關裝置212。晶片601亦採用第1圖所示之硬體配置，從而具有實現第1圖所示之控制電路102之上述控制電路202、實現第1圖所示之第一信號處理電路104之傳輸電路604、實現第1圖所示之第二信號處理電路106之上述偵測電路206以及實現第1圖所示之信號傳輸埠108之上述插針208。電子裝置200及600之主要區別係用於驅動發光裝置210之驅動電路204由傳輸電路604(例如RS232發射機(transmitter))取代，傳輸電路604用於將輸出信號S_OUT傳送至接收電路610(例如RS232接收機)。當晶片(例如，光碟機之控制晶片)601運作時，傳輸電路604無需一直被賦能以使用插針208來將輸出信號(例如，資料信號)S_OUT輸出至接收電路610。亦即，僅當有資料待傳至接收電路610時，傳輸電路604才會被賦能。舉例而言，但並非本發明之限制，傳輸電路604及接收電路610特別用於除錯模式(debug mode)下，且輸出資料S_OUT負載除錯資訊。
當控制電路202接收用於第一信號處理操作(例如，將資料傳輸至接收電路610)之請求REQ時，於第一時間段(例如，第3圖所示之第一時間段T1)期間，控制電路202交替地賦能第一信號處理電路(例如傳輸電路604)及第二信號處理電路(例如偵測電路206)。如第6圖所示，開關裝置212具有耦接於插針208之第一節點N21及耦接於參考電壓(例如，地電壓GND)之第二節點N22。因此，當開關裝置212接通時，開關裝置212將插針208處之電壓位準向參考電壓(例如，地電壓GND)拉低，以觸發開關狀態改變事件。換言之，由於開關裝置212 之開關狀態改變，將產生具有參考電壓(例如，地電壓GND)之輸入信號S_IN。當控制電路202未接收到用於第一信號處理操作之請求REQ時，於第二時間段(例如，第3圖中所示之第二時間段T2)期間，控制電路202賦能第二信號處理電路(例如，偵測電路206)並且禁能第一信號處理電路(例如，傳輸電路604)。由於電子裝置200及電子裝置600之間之主要區別係由電子裝置600執行之第一信號處理操作用於將輸出信號S_OUT傳輸至接收電路610，本領域具有通常知識者閱讀完上述對應於第2圖及第3圖之相關段落後，可輕易理解電子裝置600之操作。為簡潔起見，此處不另贅述。
第7圖係依據本發明之電子裝置之第四範例性實施例之示意圖。範例性電子裝置700包含但不限於晶片701及多個電路元件，例如上述接收電路610及開關裝置412。晶片701亦採用第1圖所示之硬體配置。電子裝置700和電子裝置600之主要區別在於開關裝置之排佈。於第7圖所示之實施例中，開關裝置412具有耦接於插針208之第一節點N21’及耦接於參考電壓(例如，電源電壓VDD)之第二節點N22’。從而，當開關裝置412接通時，開關裝置412將插針208處之電壓位準向參考電壓(例如，電源電壓VDD)拉高，以觸發開關狀態改變事件。換言之，由於開關裝置412之開關狀態改變，將產生具有參考電壓(例如，電源電壓VDD)之輸入信號S_IN’。由於電子裝置400及電子裝置700之間之主要區別係由電子裝置700執行之第一信號處理操作用於將輸出信號S_OUT’傳輸至接收電路610，本領域具有通常知識者閱讀完上述對應於第4圖及第5圖之相關段落後，可輕易理解電子裝置700 之操作。為簡潔起見，此處不另贅述。
如上所述，本發明之設想係於不同信號處理操作中共享信號傳輸埠(例如，晶片之插針)。於一可選設計中，相同信號傳輸埠(例如，相同插針)用於連接參考電壓，其中參考電壓用於不同信號處理操作。以此種方式，可達到降低晶片之插針數量之相同目的。請參考第8圖，第8圖係依據本發明之電子裝置之第五範例性實施例之示意圖。範例性電子裝置800包含但不限於傳輸電路802及接收電路804。傳輸電路802具有連接節點CN，其中傳輸電路802通過連接節點CN產生傳輸信號SDRV。接收電路804具有低電壓差分信號(low-voltage differential signaling，以下簡稱為LVDS)介面805，其中LVDS 805具有第一連接節點CN_1及第二連接節點CN_2，其中第一連接節點CN_1耦接於傳輸電路802之連接節點CN，而第二連接節點CN_2耦接於參考電壓VREF，其中參考電壓VREF具有常數電壓位準。簡言之，LVDS技術廣泛用於高速資料傳送，並且需要兩條傳輸線用於差分傳輸(differential transmission)。換言之，當晶片中採用LVDS時，由於差分傳輸，晶片之兩插針被分配至LVDS。然而，對於低速資料傳輸而言，當接收端利用LVDS介面來用於信號接收時，本發明利用單端型(single-ended)傳輸取代常規差分傳輸。從而，傳輸線之一用於傳輸具有常數電壓位準之參考電壓，而另一傳輸線用於傳輸單端型信號(例如，傳輸信號SDRV)。由於晶片之參考電壓插針於外部LVDS接收機(配置於晶片之外)及其他電路(配置於晶片之內)之間共享，晶片之插針數量可相應減少。
請參考第9圖，第9圖係採用第8圖所示之硬體配置之範例性電子裝置之示意圖。電子裝置900包含但不限於晶片901及接收電路904。晶片901包含傳輸電路902、電路模組903、第一插針907以及第二插針908。接收電路904包含LVDS介面905及接收機906，其中接收機906可利用運算放大器(operational amplifier)實現。第一插針907耦接於傳輸電路902之連接節點CN及接收電路904之第一連接節點CN_1，而第二插針908則耦接於電路模組903及接收電路904之第二連接節點CN_2。
如第9圖所示，晶片901內之電路模組903所需之參考電壓VREF透過第二插針908接收；此外，電路模組903所利用之參考電壓VREF亦被提供至第二連接節點CN_2，其中第二連接節點CN_2電性耦接於第二插針908。如第9圖所示，LVDS介面905之第一連接節點CN_1耦接於接收機906之非反向(non-inverting)輸入(+)，而LVDS介面905之第二連接節點CN_2耦接於接收機906之反向(inverting)輸入(-)。從而，由於LVDS接收機架構之固有特性，接收機906依據傳輸信號SDRV及參考電壓VREF之差異(亦即SDRV-VREF)接收資料位元。舉例而言，但並非本發明之限制，由於光學拾取單元(optical pick-up unit，OPU)高頻調變(high frequency modulation，簡稱為HFM)控制並不要求高速信號傳輸，由傳輸電路902控制之傳輸信號SDRV(亦即單端型傳輸信號)可用於控制OPU之HFM之開/關狀態。
請結合第10圖參考第9圖。第10圖係第9圖所示之電子裝置900 之操作之示意圖。如第10圖所示，傳輸電路902被控制為將傳輸信號SDRV之電壓位準設置為VREF+△以開啟OPU HFM；傳輸電路902被控制為將傳輸信號SDRV之電壓位準設置為VREF-△以關閉OPU HFM，其中補償電壓(offset voltage)△可為350mV。以上述方式，可達到產生用於控制OPU HFM之傳輸信號SDRV(亦即單端型傳輸信號)之目的。
考慮常規晶片採用內部LVDS發射機與外部LVDS接收機通訊之狀況。芯片端之LVDS介面之實施將需要兩專用插針用於差分信號傳輸。此外，常規晶片更需要一參考電壓插針用於接收參考電壓(例如，電源電壓)。然而，關於本發明之範例性晶片901，晶片901內之傳輸電路902被配置為將單端型信號傳輸至接收電路904之LVDS介面905之連接節點CN_1。從而，芯片方面之單端型介面之實施僅需用於單端型信號傳輸之一個專用插針(例如，第一插針907)。此外，最初配置於晶片901中之參考電壓插針(例如，第二插針908)更電性耦接於LVDS介面905之另一連接節點CN_2。以此種方式，即便傳輸電路902產生單端型信號，接收電路904之LVDS介面905仍能正常工作。概述之，對於常規晶片設計，接收電路之LVDS介面具有分別耦接於常規晶片之兩專用插針之兩連接節點，並且參考電壓源被耦接至常規晶片之參考電壓插針。然而，對於本發明之範例性晶片設計，接收電路904之LVDS介面905具有分別耦接至晶片901之專用插針(例如，第一插針907)及共享參考電壓插針(例如，第二插針908)之兩連接節點CN_1及CN_2，而參考電壓源(未繪示)亦耦接於共享參考電壓插針(例如，第二插針908)。從而，由於共享參考電壓插針之使用，晶片901 之插針數量相應減少。
第11圖係採用第8圖所示之硬體配置之另一範例性電子裝置之示意圖。電子裝置1100包含但不限於晶片1101及接收電路1104。晶片1101包含傳輸電路1102、電路模組1103、第一插針1107以及第二插針1108。接收電路1104包含LVDS介面1105及接收機(例如運算放大器)1106。電子裝置900及1100之主要區別係LVDS介面1105之第一連接節點CN_1耦接於接收機1106之反向輸入(-)，而LVDS介面1105之第二連接節點CN_2耦接於接收機1106之非反向輸入(+)。換言之，具有常數電壓位準之參考電壓VREF被提供至接收機1106之非反向輸入(+)，而傳輸信號SDRV被提供至接收機1106之反向輸入(-)。從而，由於LVDS接收機架構之固有特性，接收機1106依據參考電壓VREF及傳輸信號SDRV之差異(亦即VREF-SDRV)接收資料位元。
請結合第12圖參考第11圖。第12圖係第11圖所示之電子裝置1100之操作之示意圖。如第12圖所示，傳輸電路1102被控制為將傳輸信號SDRV之電壓位準設置為VREF-△以開啟OPU HFM；傳輸電路1102被控制為將傳輸信號SDRV之電壓位準設置為VREF+△以關閉OPU HFM。以上述方式，可達到產生用於控制OPU HFM之傳輸信號SDRV(亦即單端型傳輸信號)之目的。
如上所述，採用內部LVDS發射機與外部LVDS接收機通訊之常規晶片將需要兩專用插針用於差分信號傳輸；此外，常規晶片更需要一參考電壓插針用於接收參考電壓(例如，電源電壓)。然而，關於本 發明之範例性晶片1101，晶片1101內之傳輸電路1102被配置為將單端型信號傳輸至接收電路1104之LVDS介面1105之連接節點CN_1。因此，芯片方面之單端型介面之實施僅需一個用於單端型信號傳輸之專用插針(例如，第一插針1107)。此外，最初配置於晶片1101中之參考電壓插針(例如，第二插針1108)更電性耦接於LVDS介面1105之另一連接節點CN_2。以此種方式，即便傳輸電路1102產生單端型信號，接收電路1104之LVDS介面1105仍能正常工作。概述之，對於常規晶片設計，接收電路之LVDS介面具有分別耦接於常規晶片之兩專用插針之兩連接節點，並且參考電壓源被耦接至常規晶片之參考電壓插針。然而，對於本發明之範例性晶片設計，接收電路1104之LVDS介面1105具有分別耦接至晶片1101之專用插針(例如，第一插針1107)及共享參考電壓插針(例如，第二插針1108)之兩連接節點CN_1及CN_2，而參考電壓源(未繪示)亦耦接於共享參考電壓插針(例如，第二插針1108)。從而，由於共享參考電壓插針之使用，晶片1101之插針數量相應減少。
以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
100‧‧‧信號處理裝置
102、202‧‧‧控制電路
104‧‧‧第一信號處理電路
106‧‧‧第二信號處理電路
108‧‧‧信號傳輸埠
200、400、600、700、800、900、1100‧‧‧電子裝置
201、401、601、701、901、1101‧‧‧晶片
204、404‧‧‧驅動電路
206、406‧‧‧偵測電路
208‧‧‧插針
210、410‧‧‧發光裝置
212、412‧‧‧開關裝置
604、802、902、1102‧‧‧傳輸電路
610、804、904、1104‧‧‧接收電路
805、905、1105‧‧‧LVDS介面
903、1103‧‧‧電路模組
906、1106‧‧‧接收機
907、1107‧‧‧第一插針
908、1108‧‧‧第二插針
N11、N11’、N12、N12’、N21、N12’、N22、N22’‧‧‧節點
CN_1、CN_2‧‧‧連接節點
第1圖係依據本發明之一範例性實施例之廣義信號處理裝置之示意圖。
第2圖係依據本發明之電子裝置第一範例性實施例之示意圖。
第3圖係第2圖所示之電子裝置之操作之示意圖。
第4圖係依據本發明之電子裝置之第二範例性實施例之示意圖。
第5圖係第4圖所示之電子裝置之操作之示意圖。
第6圖係依據本發明之電子裝置第三範例性實施例之示意圖。
第7圖係依據本發明之電子裝置之第四範例性實施例之示意圖。
第8圖係依據本發明之電子裝置之第五範例性實施例之示意圖。
第9圖係採用第8圖所示之硬體配置之範例性電子裝置之示意圖。
第10圖係第9圖所示之電子裝置之操作之示意圖。
第11圖係採用第8圖所示之硬體配置之另一範例性電子裝置之示意圖。
第12圖係第11圖所示之電子裝置之操作之示意圖。
100‧‧‧信號處理裝置
102‧‧‧控制電路
104‧‧‧第一信號處理電路
106‧‧‧第二信號處理電路
108‧‧‧信號傳輸埠

Claims (22)

  1. 一種信號處理裝置，包含：一信號傳輸埠，用於信號傳輸，該信號傳輸埠於多個不同信號處理操作之間共享，其中該多個不同信號處理操作包含一第一信號處理操作及一第二信號處理操作；一第一信號處理電路，執行該第一信號處理操作，其中當該信號處理裝置運作時，該第一信號處理電路無需一直被賦能以使用該信號傳輸埠進行信號傳輸；一第二信號處理電路，執行該第二信號處理操作，其中並非每次該第二信號處理電路被賦能執行該第二信號處理操作時該信號傳輸埠均需執行信號傳輸；以及一控制電路，控制該第一信號處理電路及該第二信號處理電路，其中該控制電路選擇性地賦能該第一信號處理電路執行該第一信號處理操作或賦能該第二信號處理電路執行該第二信號處理操作。
  2. 如申請專利範圍第1項所述之信號處理裝置，其中當該控制電路接收用於該第一信號處理操作之一請求時，於一第一時間段期間，該控制電路交替地賦能該第一信號處理電路及該第二信號處理電路。
  3. 如申請專利範圍第2項所述之信號處理裝置，其中當該控制電路未接收用於該第一信號處理操作之該請求時，於一第二時間段 期間，該控制電路賦能該第二信號處理電路並且禁能該第一信號處理電路。
  4. 如申請專利範圍第1項所述之信號處理裝置，其中由該第一信號處理電路執行之該第一信號處理操作係用於透過該信號傳輸埠輸出一輸出信號。
  5. 如申請專利範圍第4項所述之信號處理裝置，其中該第一信號處理電路係一驅動電路，用於執行該第一信號處理操作以產生該輸出信號，其中該輸出信號用於驅動一發光裝置。
  6. 如申請專利範圍第1項所述之信號處理裝置，其中由該第二信號處理電路執行之該第二信號處理操作係用於偵測於該信號傳輸埠接收一輸入信號之一發生。
  7. 如申請專利範圍第6項所述之信號處理裝置，其中該第二信號處理電路係一偵測電路，該偵測電路藉由偵測由於一開關裝置之一開關狀態改變而產生該輸入信號之該發生來執行該第二信號處理操作，用於監視該開關裝置之該開關狀態改變。
  8. 如申請專利範圍第1項所述之信號處理裝置，其中該第一信號處理電路及該第二信號處理電路均置於一晶片中，並且該信號傳輸埠係該晶片之一插針。
  9. 一種信號處理方法，包含：提供一信號傳輸埠，用於信號傳輸，該信號傳輸埠於多個不同信號處理操作之間共享，其中該多個不同信號處理操作包含一第一信號處理操作及一第二信號處理操作；以及選擇性地賦能該第一信號處理操作或該第二信號處理操作，其中當執行該信號處理方法時，該第一信號處理操作無需一直被賦能以使用該信號傳輸埠進行信號傳輸，並且並非每次該第二信號處理操作被賦能時該信號傳輸埠均需執行信號傳輸。
  10. 如申請專利範圍第9項所述之信號處理方法，其中選擇性地賦能該第一信號處理操作或該第二信號處理操作包含：當接收到用於該第一信號處理操作之一請求時，於一第一時間段期間，交替地賦能該第一信號處理操作及該第二信號處理操作。
  11. 如申請專利範圍第10項所述之信號處理方法，其中選擇性地賦能該第一信號處理操作或該第二信號處理操作更包含：當未接收到用於該第一信號處理操作之該請求時，於一第二時間段期間，賦能該第二信號處理操作並且禁能該第一信號處理操作。
  12. 如申請專利範圍第9項所述之信號處理方法，其中該第一信號處理操作係用於透過該信號傳輸埠輸出一輸出信號。
  13. 如申請專利範圍第12項所述之信號處理方法，其中該第一信號處理操作產生該輸出信號，該輸出信號用於驅動一發光裝置。
  14. 如申請專利範圍第9項所述之信號處理方法，其中該第二信號處理操作係用於偵測於該信號傳輸埠接收到一輸入信號之一發生。
  15. 如申請專利範圍第14項所述之信號處理方法，其中該第二信號處理操作藉由偵測由於一開關裝置之一開關狀態改變而產生該輸入信號之該發生來以監視該開關裝置之該開關狀態改變。
  16. 如申請專利範圍第9項所述之信號處理方法，其中該第一信號處理操作及該第二信號處理操作均由一晶片執行，並且該信號傳輸埠係該晶片之一插針。
  17. 一種電子裝置，包含：一第一電路元件；一第二電路元件；以及一晶片，該晶片包含：一插針，用於信號傳輸，該插針耦接於該第一電路元件及該第二電路元件，其中該插針於多個不同信號處理操作之間共享，並且該多個不同信號處理操作包含一第一信號處理操作及一第二信號處理操作；一第一信號處理電路，執行該第一信號處理操作以及透過該插針與該第一電路元件通訊，其中當該晶片運作時，該第一信號處理電路無需一直被賦能使用該插針用於信號傳輸； 一第二信號處理電路，執行該第二信號處理操作以及透過該插針與該第二電路元件通訊，其中並非每次該第二信號處理電路被賦能執行該第二信號處理操作時該插針均需執行信號傳輸；以及一控制電路，控制該第一信號處理電路及該第二信號處理電路，其中該控制電路選擇性地賦能該第一信號處理電路用以執行該第一信號處理操作或賦能該第二信號處理電路用以執行該第二信號處理操作。
  18. 如申請專利範圍第17項所述之電子裝置，其中該第一電路元件接收該晶片之一輸出信號，並且該輸出信號產生自該第一信號處理電路。
  19. 如申請專利範圍第18項所述之電子裝置，其中該第一電路元件係藉由該輸出信號驅動之一發光裝置，並且該第一信號處理電路係一驅動電路，用於執行該第一信號處理操作以產生該輸出信號至該發光裝置。
  20. 如申請專利範圍第19項所述之電子裝置，其中該第二電路元件係一開關裝置，當該開關裝置之一開關狀態發生改變時，該開關裝置產生該晶片之一輸入信號，而該第二信號處理電路係一偵測電路，該偵測電路藉由偵測該輸入信號之一發生來執行該第二信號處理操作，以監視該開關裝置之該開關狀態改變；該發光裝置具有耦接於一第一參考電壓之一第一節點以及耦接於該插針之一第二 節點；該開關裝置具有耦接於該插針之一第三節點及耦接於一第二參考電壓之一第四節點；並且當該第二信號處理電路被初始賦能時，該第二信號處理電路將該插針之一電壓位準設置為一常數電壓位準，用於偵測該輸入信號之該發生以及關閉該發光裝置。
  21. 如申請專利範圍第17項所述之電子裝置，其中該第二電路元件用於產生該晶片之一輸入信號，該輸入信號將由該第二信號處理電路偵測。
  22. 如申請專利範圍第21項所述之電子裝置，其中該第二電路元件係一開關裝置，當該開關裝置之一開關狀態發生改變時，該開關裝置產生該輸入信號，而該第二信號處理電路係一偵測電路，該偵測電路藉由偵測該輸入信號之一發生來執行該第二信號處理操作，以監視該開關裝置之該開關狀態改變。
TW100103803A 2010-04-01 2011-02-01 信號處理裝置、信號處理方法及對應電子裝置 TWI419153B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31988610P 2010-04-01 2010-04-01
US12/962,667 US20110243270A1 (en) 2010-04-01 2010-12-08 Method and apparatus of sharing signal transmission port between different signal processing operations

Publications (2)

Publication Number Publication Date
TW201135723A TW201135723A (en) 2011-10-16
TWI419153B true TWI419153B (zh) 2013-12-11

Family

ID=44709678

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100103803A TWI419153B (zh) 2010-04-01 2011-02-01 信號處理裝置、信號處理方法及對應電子裝置
TW100109406A TWI437425B (zh) 2010-04-01 2011-03-18 硬體狀態偵測／識別電路與方法、硬體狀態處理系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100109406A TWI437425B (zh) 2010-04-01 2011-03-18 硬體狀態偵測／識別電路與方法、硬體狀態處理系統

Country Status (3)

Country Link
US (2) US20110246138A1 (zh)
CN (2) CN102214150B (zh)
TW (2) TWI419153B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001862A1 (en) * 2010-06-30 2012-01-05 Silicon Laboratories, Inc. Capacitive touch switch display control system and method
JPWO2012029153A1 (ja) * 2010-09-02 2013-10-28 富士通株式会社 情報処理装置、ドライブユニット、検出回路および制御方法
CN103513144B (zh) 2012-06-29 2016-12-21 联想企业解决方案(新加坡)有限公司 电子系统、连接故障报告系统及相关方法
CN102799489B (zh) * 2012-07-19 2014-04-16 腾讯科技（深圳）有限公司 对终端进行控制的方法、装置及终端
JP5681689B2 (ja) * 2012-11-16 2015-03-11 レノボ・シンガポール・プライベート・リミテッド 省電力状態からの復帰時間を短縮する方法およびコンピュータ
CN104679116B (zh) * 2013-11-28 2018-06-01 英业达科技有限公司 服务器机柜系统、电路板组合系统及其电路板
CN104049930B (zh) * 2014-06-13 2017-11-10 深圳微步信息股份有限公司 亮度调节电路
US10146595B2 (en) 2014-10-20 2018-12-04 Mediatek Inc. Computer system for notifying signal change event through cache stashing
US9971423B2 (en) * 2016-05-03 2018-05-15 Microsoft Technology Licensing, Llc Stylus with intermittent voltage driving and sensing
US10693458B2 (en) * 2018-07-16 2020-06-23 Super Micro Computer, Inc. Switch circuit and method of operating the same
CN111122000B (zh) * 2018-10-31 2020-12-18 杭州海康威视数字技术股份有限公司 一种硬件标识号的生成方法及装置
CN111487908A (zh) * 2020-04-27 2020-08-04 核工业理化工程研究院 基于can总线数字量闭环控制装置及控制方法
CN113811041B (zh) * 2020-06-16 2024-03-05 矽诚科技股份有限公司 具有休眠模式的发光二极管模组及发光二极管灯串
CN112632499A (zh) * 2020-12-28 2021-04-09 深圳恒芯安全信息技术有限公司 目标设备控制方法、目标设备控制装置、安全芯片及介质
WO2023135739A1 (ja) * 2022-01-14 2023-07-20 キオクシア株式会社 半導体記憶装置及びメモリシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205380A1 (en) * 2003-05-30 2006-09-14 Ipr Licensing, Inc. Signal interfacing techniques to simplify integrated circuit radio designs

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977478A (en) * 1989-04-07 1990-12-11 Alcatel Na, Inc., Contact status detector
JP3843667B2 (ja) * 1999-10-15 2006-11-08 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3472526B2 (ja) * 2000-04-27 2003-12-02 日本圧着端子製造株式会社 集積回路素子用接続モジュールおよび接続モジュール付き集積回路素子
US6650141B2 (en) * 2001-12-14 2003-11-18 Lattice Semiconductor Corporation High speed interface for a programmable interconnect circuit
US6801577B2 (en) * 2002-01-24 2004-10-05 Broadcom Corporation Low voltage swing pad driver and receiver
US6801028B2 (en) * 2002-11-14 2004-10-05 Fyre Storm, Inc. Phase locked looped based digital pulse converter
KR100461596B1 (ko) * 2003-02-24 2004-12-18 삼성전자주식회사 Ｉ2ｃ 버스를 이용하는 화상형성장치 및 그 제어방법
JP4155191B2 (ja) * 2003-12-25 2008-09-24 ティアック株式会社 ディスク装置
ITMI20051276A1 (it) * 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
CN101110642B (zh) * 2006-07-19 2010-12-08 中兴通讯股份有限公司 一种系统故障的检测方法和装置
CN101476904A (zh) * 2009-01-14 2009-07-08 深圳市同洲电子股份有限公司 一种硬件状态检测方法及系统
US8384472B2 (en) * 2009-01-28 2013-02-26 Xilinx, Inc. Circuit for and method of reducing power consumption in input ports of an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205380A1 (en) * 2003-05-30 2006-09-14 Ipr Licensing, Inc. Signal interfacing techniques to simplify integrated circuit radio designs

Also Published As

Publication number Publication date
CN102214150A (zh) 2011-10-12
TWI437425B (zh) 2014-05-11
US20110246138A1 (en) 2011-10-06
TW201135723A (en) 2011-10-16
CN102214150B (zh) 2014-11-19
CN102236593A (zh) 2011-11-09
US20110243270A1 (en) 2011-10-06
CN102236593B (zh) 2014-02-12
TW201137607A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
TWI419153B (zh) 信號處理裝置、信號處理方法及對應電子裝置
KR101904520B1 (ko) 전기-광 통신 링크
JP5260762B2 (ja) 電力消費を低下させ、製造コストを低下させ、送信効率を増大させるために、二つの給電ピンと一つのステータスピンとを用いた光受信器を有する送信ネットワーク
TW201125440A (en) Distributed architecture voltage controlled backlight driver
US20130086284A1 (en) Network interface based on detection of input combination interface
US8103174B2 (en) Transmission network having an optical receiver that utilizes dual power pins and a single status pin to lower power consumption, lower manufacturing cost, and increase transmission efficiency
JPWO2004114522A1 (ja) 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法
TWI428759B (zh) 光學ｕｓｂ裝置及其操作方法
US8994445B2 (en) Electronic device
JP2009128358A (ja) 光学伝送手段を具備したプローブカード及びメモリテスタ
WO2024037016A1 (zh) 分布式驱动电路及控制方法、显示设备
TW201310231A (zh) 硬碟機指示燈電路
TW201031934A (en) Digital short-circuit detection methods and related circuits
WO2019185031A1 (zh) 光模块
US10154559B1 (en) Control circuit and control method for detecting configuration channel line and driving light emitting unit accordingly
US8205108B2 (en) Method and module for power detection and peripheral apparatus using the same
US20150026496A1 (en) Powered device, power supply system, and operation mode selection method
JP2008153027A (ja) 調光装置
US7149908B2 (en) Control method or unit of a data transmission apparatus controlling the electric power supplied to all of the interface sections
JP2013173385A (ja) 電子制御装置
TWI723920B (zh) 可延長壽命之電源傳輸系統
CN212163777U (zh) 芯片引脚复用电路
US20120057832A1 (en) Integrated optical fiber connector component
JP2008022384A (ja) 光送受信装置および電子機器
JP2009296292A (ja) 光送信器、光伝送装置、及び光送信器の制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees