TWI417952B - Template and substrate processing methods - Google Patents

Template and substrate processing methods Download PDF

Info

Publication number
TWI417952B
TWI417952B TW100136780A TW100136780A TWI417952B TW I417952 B TWI417952 B TW I417952B TW 100136780 A TW100136780 A TW 100136780A TW 100136780 A TW100136780 A TW 100136780A TW I417952 B TWI417952 B TW I417952B
Authority
TW
Taiwan
Prior art keywords
template
hydrophilic
wafer
liquid
flow path
Prior art date
Application number
TW100136780A
Other languages
English (en)
Other versions
TW201232638A (en
Inventor
Haruo Iwatsu
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201232638A publication Critical patent/TW201232638A/zh
Application granted granted Critical
Publication of TWI417952B publication Critical patent/TWI417952B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C—APPARATUS FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05C5/00—Apparatus in which liquid or other fluent material is projected, poured or allowed to flow on to the surface of the work
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/08—Rinsing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/20—Electroplating using ultrasonics, vibrations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

模板及基板之處理方法
本發明係關於一種於將處理液供給至基板之特定位置時所使用之模板及使用該模板之基板之處理方法。
近年來，於半導體器件(以下，稱為「器件」)之製造中，器件之高積體化正在發展。於該狀況下，將高積體化之器件於水平面內配置複數個，且利用配線將其等連接而製品化之情形時，擔心配線長度增大，藉此使配線之電阻變大，又，配線延遲變大。
因此，提出有將器件三維地積層之三維積體技術。於該三維積體技術中，於例如表面形成有複數個電子電路之半導體晶圓(以下，稱為「晶圓」)形成複數個稱為TSV(Through Silicon Via，矽穿孔)之微細之例如具有100 μm以下之直徑之貫通孔。而且，於各貫通孔內形成貫通電極後，上下地積層之晶圓分別經由貫通電極而電性連接(專利文獻1)。
另外，對於上述貫通孔要求較高之位置精度。因此，於該貫通孔之形成時，藉由利用例如濕式蝕刻技術進行蝕刻而形成貫通孔。作為利用濕式蝕刻進行局部之微細加工之方法，可使用例如專利文獻2所揭示之蝕刻方法。該方法係將蝕刻液堆積於晶圓之表面，使微探針之前端附著於所堆積之蝕刻液，並使電流自該微探針流向晶圓，藉此控制蝕刻區域。
又，為適當地積層器件，上述貫通電極亦必需以較高之位置精度正確地形成於貫通孔中。因此，於該貫通電極之形成時，可使用例如專利文獻2所揭示之鍍敷方法。該方法係將鍍敷液堆積於晶圓之表面，使微探針之前端附著於所堆積之鍍敷液，並使電流自該微探針流向晶圓，藉此控制鍍敷區域。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-004722號公報
[專利文獻2]日本專利特開2008-280558號公報
另外，於專利文獻2之方法中，於晶圓位置精度良好地形成複數個微細之貫通孔，或者於複數個微細之貫通孔中位置精度良好地形成貫通電極之情形時，必需使微探針以較高之位置精度整齊排列配置於探針卡。然而，以較高之位置精度配置微探針在技術上較為困難。因此，無法將蝕刻液或鍍敷液等處理液供給至適當之位置，而無法適當地形成貫通孔或貫通電極。
本發明係鑒於該方面而完成者，其目的在於以較高之位置精度將處理液供給至基板之特定位置，並對該基板適當地進行處理。
為達成上述目的，本發明係一種模板，其係於將處理液供給至基板之特定位置時所使用者，其包含：複數個開口部，其形成於上述模板表面之與上述特定位置對應之位置上；流通路徑，其自上述開口部至背面於厚度方向上貫通，且用以使上述處理液流通；第1親水區域，其於上述開口部周圍之表面具有親水性；及第2親水區域，其於上述流通路徑之內側面具有親水性；上述第1親水區域形成於與在上述特定位置之周圍之基板表面具有親水性之親水圖案對應的位置上。再者，第1親水區域為於模板之表面，開口部之周圍相較除此以外之區域而具有親水性之區域。因此，於形成第1親水區域時，可對開口部之周圍之模板表面進行親水化處理，亦可對除此以外之區域之模板表面進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。第2親水區域為與第1親水區域同樣地具有親水性之區域。又，親水圖案為於基板之表面，特定位置之周圍相較除此以外之區域而具有親水性之區域。
於使用本發明之模板將處理液供給至基板之特定位置時，首先，以第1親水區域之位置與親水圖案之位置相對應之方式使模板之表面與基板之表面重疊。其後，將處理液供給至模板之流通路徑，並使之於流通路徑內流通。供給之處理液進而藉由毛細管現象進入並填充於第1親水區域與親水圖案之間。繼而，藉由填充之處理液之表面張力等，模板自基板浮升。於該狀態下，進一步將處理液供給至流通路徑，且經由開口部將處理液供給至基板之特定位置。此時，藉由填充於上述第1親水區域與親水圖案之間之處理液之表面張力，使模板移動之恢復力作用於該模板。若如此，則即便於模板之開口部之位置與基板之特定位置發生偏移之情形時，亦藉由上述恢復力，以開口部位於基板之特定位置之方式使模板移動，而以高精度進行模板與基板之位置調整。因此，可適當地將處理液自開口部供給至基板之特定位置。而且，模板之開口部本身例如可藉由進行機械加工、或總括性進行光微影處理與蝕刻處理而以較高之位置精度形成。因此，若使用本發明之模板，則可以較高之位置精度將處理液供給至基板之特定位置。又，因可如上述般以較高之位置精度供給處理液，故可對基板適當地進行處理。
其他態樣之本發明係一種基板之處理方法，其係將處理液供給至基板之特定位置而進行處理者，其包括：重疊步驟，其係使模板之表面與基板之表面以下述第1親水區域之位置與下述親水圖案之位置相對應之方式重疊，其中，上述模板包含形成於其表面之與上述特定位置對應之位置上的複數個開口部、自上述開口部至背面於厚度方向上貫通且用以使上述處理液流通之流通路徑、於上述開口部之周圍之表面具有親水性之第1親水區域、及於上述流通路徑之內側面具有親水性之第2親水區域，上述基板包含於上述特定位置之周圍之表面具有親水性之親水圖案；液體填充步驟，其係將上述處理液供給至上述流通路徑，且於上述第1親水區域與上述親水圖案之間填充上述處理液；及處理步驟，其係將供給至上述流通路徑之處理液供給至上述基板之特定位置，且以使上述開口部位於上述特定位置之方式進行上述模板與上述基板之位置調整，並且進行上述基板之特定位置之處理。
根據本發明，可以較高之位置精度將處理液供給至基板之特定位置，而對該基板適當地進行處理。
以下，對本發明之實施形態進行說明。再者，於以下之說明中所使用之圖式中，因以技術之理解容易度為優先，故各構成要素之尺寸不一定與實際之尺寸對應。
圖1係表示本實施形態之用以實施作為基板之晶圓之處理方法的晶圓處理裝置1之構成之概略的縱剖面圖。再者，於本實施形態中，作為晶圓處理，對將鍍敷液供給至形成於晶圓之孔部而對該孔部之內部進行鍍敷之處理進行說明。
如圖2所示，由本實施形態之晶圓處理裝置1所處理之晶圓W於其表面Wa之特定位置形成有複數個孔部10。孔部10係與三維積體技術中稱為TSV之具有微細之直徑之貫通孔相同。即，於本實施形態之晶圓處理中，孔部10雖未於晶圓W之厚度方向上貫通，但於晶圓處理結束後，在晶圓W之背面Wb側經研磨而薄化時，孔部10於晶圓W之厚度方向上貫通。如此，於晶圓W形成貫通孔。而且，雖然本實施形態係於孔部10之內部供給鍍敷液而形成電極，但該電極成為三維積體技術中之貫通電極。
於晶圓W之表面Wa，在孔部10之周圍形成有具有親水性之親水圖案11。親水圖案11為於晶圓W之表面Wa，孔部10之周圍相較除此以外之區域而具有親水性之區域。因此，於形成親水圖案11時，可對孔部10之周圍之表面Wa進行親水化處理，亦可對除此以外之區域之表面Wa進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。又，於孔部10之內側面及底面亦形成有具有親水性之親水膜12。再者，於晶圓W之表面Wa，形成有包含連接於上述貫通電極之電子電路、或電源用、接地用、定址等信號用配線等之器件層(未圖示)。
又，如圖3及圖4所示，本實施形態之晶圓處理裝置1使用具有大致圓盤形狀之模板20。對於模板20使用例如碳化矽(SiC)等。於模板20之表面20a，形成有複數個開口部30。該等開口部30形成於與晶圓W之孔部10對應之位置上。再者，開口部30係例如藉由進行機械加工、或總括地進行光微影處理與蝕刻處理而形成，且以較高之位置精度形成。
於模板20之內部，形成有複數個與各開口部30連通且用以使作為處理液之鍍敷液流通之流通路徑31。流通路徑31於厚度方向上貫通模板20且延伸至模板20之背面20b為止。
於模板20之表面20a，在開口部30之周圍形成有具有親水性之第1親水區域40。第1親水區域40為於模板20之表面20a，開口部30之周圍相較除此以外之區域而具有親水性之區域。因此，於形成第1親水區域40時，可對開口部30之周圍之表面20a進行親水化處理，亦可對除此以外之區域之表面20a進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。又，第1親水區域40形成於與晶圓W之親水圖案11對應之位置上。
又，於流通路徑31之內側面，亦形成有具有親水性之第2親水區域41。第2親水區域41為與第1親水區域40同樣地具有親水性之區域。因此，於形成第2親水區域41時，亦可對流通路徑31之內側面進行親水化處理。
進而，於模板20之背面20b，在流通路徑31之周圍形成有具有親水性之第3親水區域42。第3親水區域42為於模板20之背面20b，流通路徑31之周圍相較除此以外之區域而具有親水性之區域。因此，於形成第3親水區域42時，可對流通路徑31之周圍之背面20b進行親水化處理，亦可對除此以外之區域之背面20b進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。
再者，於晶圓W之表面Wa形成親水圖案11之情形時，如圖5所示，亦可形成包圍孔部10之周圍之帶狀之疏水區域13。若如此，則供給至疏水區域13之內側區域之鍍敷液以疏水區域13為邊界而使液面擴展。因疏水區域13無需具有較大之面積，只要包圍所期望之親水圖案11之區域即為充分，故可減少晶圓W之表面Wa之加工區域。於模板20形成親水區域之情形時亦同樣地，如圖6所示，於模板20之表面20a及背面20b，以包圍流通路徑31之周圍之方式形成疏水區域14。模板20之表面20a及背面20b中之開口部之周圍分別成為第1親水區域40、第3親水區域42，流通路徑31之內側面成為第2親水區域41。
又，亦可於晶圓W形成如圖7所示之凹部15代替形成疏水區域13。凹部15與疏水區域13同樣地，以包圍孔部10之周圍之方式形成。供給至凹部15之內側區域之鍍敷液之液面係具有某種接觸角而擴展，於凹部15之邊緣部具有更大之接觸角。液面無法越過該凹部15，而留在凹部15之內側區域。若如此，則即便不對晶圓W之表面Wa進行親水化處理、或疏水化處理，亦可規定鍍敷液擴展之區域。如上述般凹部15抑制液面之擴展之現象係作為釘紮效應(pinning effect)而眾所周知。即，雖凹部15之內側之區域具有與外側之區域同質之表面，但藉由凹部15之釘紮效應，使凹部15之內側區域作為親水圖案11而發揮作用。再者，因凹部15可利用一般之微影技術形成，故無需特別之製程。
於模板20形成親水區域41~43之情形時亦同樣地，如圖8所示，於模板20之表面20a及背面20b，以包圍流通路徑31之周圍之方式形成凹部16。模板20之表面20a及背面20b中之開口部之周圍分別成為第1親水區域40、第3親水區域42，流通路徑31之內側面成為第2親水區域41。因無需對模板20之表面20a、背面20b進行親水化處理、或疏水化處理，故可利用一般之微影技術形成該等親水區域41~43。
又，為獲得釘紮效應，只要於親水區域與其周圍之區域之間產生階差即可，階差構造並不限定於凹部之形成。舉出晶圓W之表面Wa之加工為例，則如圖9所示，若使親水圖案11相較該等之周圍而突起，則液面之擴展於該突起之肩部停止。或者，如圖10所示，若以包含孔部10之周圍之方式形成凸部17，則液面之擴展於凸部17之肩部停止。尤其於晶圓W之表面Wa有重要之薄膜，而無法形成充分之深度之凹部之情形時，該等方法變得有效。該等突起或凸部只要將藉由CVD(Chemical Vapor Deposition，化學氣相沈積)等而形成之薄膜利用微影技術圖案化即可獲得。對於模板20亦相同。即，為形成第1親水區域40、第3親水區域42，亦可使親水區域40、42本身突起，或於周圍形成凸部來代替凹部。進而，於形成以釘紮效應為目標之凹部15、16、凸部17，或使親水圖案11、親水區域40、42突起之情形時，視需要亦可與晶圓W之表面Wa或模板20之表面20a、背面20b之親水化處理、疏水化處理組合。藉由組合，可更加確實地規定液面之擴展。
如圖1所示，本實施形態之晶圓處理裝置1包含於內部收容晶圓W之處理容器50。於處理容器50內之底面設置有載置晶圓W之載置台51。對於載置台51，例如使用真空夾盤等，載置台51可於晶圓W之表面Wa朝向上方之狀態下水平地載置該晶圓W。
於載置台51之上方，配置有保持模板20之保持構件60。保持構件60係於模板20之表面20a朝向下方之狀態下保持該模板20。而且，由保持構件60保持之模板20係以其表面20a與載置台51上之晶圓W之表面Wa對向之方式配置。
保持構件60經由軸61而由設置於處理容器50內之頂面之移動機構62支持。模板20與保持構件60藉由該移動機構62而可沿鉛垂方向及水平方向移動。
又，於處理容器50之內部設置有將鍍敷液自模板20之背面20b側供給至流通路徑31之液體供給機構(未圖示)。作為液體供給機構，可使用例如噴嘴或供給管等各種機構。
於以上之晶圓處理裝置1中，設置有控制部100。控制部100例如為電腦，且包含程式儲存部(未圖示)。於程式儲存部中儲存有用以實現晶圓處理裝置1中之下述晶圓處理之程式等。再者，上述程式可為例如電腦可讀取之硬碟(HD，hard disk)、軟碟(FD，flexible disk)、光碟(CD，compact disk)、磁光碟(MO，magneto optical disk)、記憶卡等可由電腦讀取之記憶媒體中所記錄者，亦可為自該記憶媒體安裝於控制部100中者。
其次，對使用以上述方式構成之晶圓處理裝置1所進行之晶圓W之處理進行說明。圖11係表示晶圓處理之主要之步驟的流程圖。圖12係模式性地表示晶圓處理之各步驟中之模板20與晶圓W之狀態的說明圖。再者，圖12中，因以技術之理解容易度為優先，故表示有模板20之一部分(一個流通路徑31之附近)與晶圓W之一部分(一個孔部10之附近)。
首先，於晶圓處理裝置1之外部，如圖12(a)所示，於模板20之流通路徑31內預先填充鍍敷液M(圖11之步驟S1)。於填充該鍍敷液M時，首先，例如將鍍敷液M供給至模板20之背面20b側。若如此，則因流通路徑31具有微細之直徑，且於流通路徑31之周圍形成有第3親水區域42，於流通路徑31之內側面形成有第2親水區域41，故供給至背面20b側之鍍敷液M藉由毛細管現象而流入至流通路徑31內。其後，將殘留於模板20之背面20b上之不需要之鍍敷液去除。如此，如圖12(a)所示，於流通路徑31內填充有鍍敷液M。又，雖流通路徑31之兩端部均形成有開口，但藉由鍍敷液M之表面張力而可使鍍敷液M保持於流通路徑31內。因此，可防止於模板20之搬送中，鍍敷液M灑出。再者，對於鍍敷液M可使用各種鍍敷液。本實施形態中，對使用有例如CuSO4 五水合物與硫酸之鍍敷液M之情形進行說明，但對於鍍敷液M亦可使用包含例如硝酸銀、氨水及葡萄糖之鍍敷液、或無電鍍銅液等。再者，本實施形態中係於將模板20向晶圓處理裝置1搬送之前，預先將鍍敷液M供給至模板20。若為預先供給鍍敷液M之方式，則於流通路徑31較窄之情形時，既可於減壓下供給鍍敷液M，亦可利用旋轉塗佈等方法效率良好地供給鍍敷液M，以使鍍敷液M充分地進入流通路徑31內。又，若於晶圓處理裝置1內時亦可效率良好地進行供給，則亦可不預先將鍍敷液M供給至模板20。
其後，將於流通路徑31內填充有鍍敷液M之模板20搬送至晶圓處理裝置1內。於模板20之搬送中，如上所述，因鍍敷液M藉由表面張力而保持於流通路徑31內，故該鍍敷液M不會自流通路徑31流出。再者，為更加確實地防止該鍍敷液M之流出，亦可於模板20設置止水板(未圖示)。
又，與該模板20之向晶圓處理裝置1之搬送同時，將晶圓W搬送至晶圓處理裝置1內。
於晶圓處理裝置1內，模板20由保持構件60保持，並且晶圓W載置於載置台51。模板20係以其表面20a朝向下方之方式由保持構件60保持。又，晶圓W係以其表面Wa朝向上方之方式載置於載置台51。其後，藉由移動機構62調整模板20之水平方向之位置，並且使模板20下降至特定位置為止。再者，移動機構62對模板20之位置調整係使用例如光學感測器(未圖示)而進行。繼而，如圖12(b)所示，以模板20之第1親水區域40之位置與晶圓W之親水圖案11之位置對應之方式使模板20之表面20a與晶圓W之表面Wa重疊(圖11之步驟S2)。再者，第1親水區域40之位置與親水圖案11之位置無需嚴密地對應。即便於該等之位置略微偏移之情形時，即，開口部30之位置與孔部10之位置略微偏移之情形時，亦可於下述步驟S6中進行模板20與晶圓W之位置調整。又，於圖12(b)之例中，於模板20與晶圓W之間形成有微小之間隔之間隙，但亦可使模板20與晶圓W密接地配置。
其後，藉由噴嘴等液體供給機構(未圖示)，如圖12(c)所示，將鍍敷液M供給至模板20之背面20b側。若如此，則流通路徑31內之鍍敷液M向鉛垂下方流動。繼而，於開口部30附近，鍍敷液M之下表面向下方彎曲成凸狀，形成所謂的液體窪(圖11之步驟S3)。再者，於本實施形態中係於使模板20與晶圓W重疊後進行液體窪之形成，但亦可使模板20位於晶圓W之上方，於進行液體窪之形成後進行模板20與晶圓W之重疊。
開口部30附近之鍍敷液M如圖12(d)所示，藉由毛細管現象而沿水平方向擴散。即，鍍敷液M進入模板20之第1親水區域40與晶圓W之親水圖案11之間。如此，於第1親水區域40與親水圖案11之間填充有鍍敷液M(圖11之步驟S4)。再者，鍍敷液M僅於具有親水性之第1親水區域40與親水圖案11之間擴散，而不擴散至其外側。
又，此時，藉由填充於第1親水區域40與親水圖案11之間的鍍敷液M之表面張力等，而使模板20相對於晶圓W上浮。而且，於模板20與晶圓W之間形成有特定間隔H之間隙。若如此，則模板20可相對於晶圓W相對地沿水平方向移動。又，此時，藉由於模板20與晶圓W之間鍍敷液M之於外部露出之面、及自模板20之背面突出成凸狀之鍍敷液M之面發揮作用之拉普拉斯壓力(Laplace pressure)而使壓力波及至流體整體。該壓力就帕斯卡原理(Pascal's principle)而言係作為欲使模板20相對於晶圓W上浮之力而發揮作用。
再者，特定間隔H設定為如下述般模板20移動而進行該模板20與晶圓W之位置調整之間隔。此處，如下所述，藉由填充於第1親水區域40與親水圖案11之間的鍍敷液M之表面張力，而使恢復力作用於模板20，進行模板20與晶圓W之位置調整。特定間隔H係以確保該恢復力、即鍍敷液M之表面張力之方式設定。具體而言，根據供給之鍍敷液M之量，親水圖案11、第1親水區域40、第3親水區域42之各自之面積，及模板20本身之重量等，可調節特定間隔H。尤其，因第3親水區域42位於未形成器件層等之模板20之背面20b，故其區域面積之調節幅度較大。只要可獲得所期望之間隔H，則亦可無第3親水區域42。即，自模板20之背面20b突出成凸狀之鍍敷液M之大小具有與流通路徑31之直徑大致相同之直徑。再者，該等作用於下述之實施形態中在將純水供給至與劃線等對向之位置之情形時亦同樣地發揮。
其後，將鍍敷液M進一步供給至模板20之背面20b側。若如此，則開口部30附近之鍍敷液M如圖12(e)所示，藉由毛細管現象而向鉛垂下方流動，進入晶圓W之孔部10內。繼而，如圖12(f)所示，於孔部10內填充有鍍敷液M(圖11之步驟S5)。
又，此時，藉由填充於上述第1親水區域40與親水圖案11之間的鍍敷液M之表面張力，如圖12(g)所示，使模板20移動之恢復力(圖12(g)之箭頭)作用於模板20。若如此，則即便於模板20之開口部30之位置與晶圓W之孔部10之位置發生偏移之情形時，亦藉由上述恢復力而以開口部30與孔部10對向之方式使模板20移動，從而如圖12(h)所示進行模板20與晶圓W之位置調整(圖11之步驟S6)。如此，將鍍敷液M適當地填充至晶圓W之特定位置、即孔部10內。再者，以上依序使用圖12(d)至圖12(g)進行了說明，但實際上該等現象大致同時進行。
其後，將作為殘留於模板20之背面20b之不需要之處理液之不溶鍍敷液去除(圖11之步驟S7)。
其後，藉由電源裝置(未圖示)對晶圓W之孔部10內之鍍敷液M施加電壓。若如此，則孔部10內之鍍敷液M發生反應，銅於該孔部10內堆積而形成電極。進而，其後，藉由將晶圓W之背面Wb側研磨而薄化，孔部10成為貫通孔，孔部10內之電極成為貫通電極。
根據以上之實施形態，於步驟S1中預先在模板20之流通路徑31內填充有鍍敷液M，因此可抑制其後在步驟S3以後供給至流通路徑31內之鍍敷液M之供給量。
又，於步驟S3中形成鍍敷液M之液體窪後，於步驟S4中在第1親水區域40與親水圖案11之間填充鍍敷液M。藉由該填充之鍍敷液M之表面張力等，可使模板20相對於晶圓W上浮，且可使模板20相對於晶圓W相對地沿水平方向移動。於該狀態下，於步驟S5中在孔部10內填充鍍敷液M，藉由填充於第1親水區域40與親水圖案11之間的鍍敷液M之表面張力，使模板20移動之恢復力會作用於模板20。若如此，則即便於模板20之開口部30之位置與晶圓W之孔部10之位置發生偏移之情形時，亦於步驟S6中，藉由上述恢復力而以開口部30與孔部10對向之方式使模板20移動，從而高精度地進行模板20與晶圓W之位置調整。如此，模板20與晶圓W之位置調整之精度提高，於孔部10之直徑微小之情形時亦可應對。因此，可適當地將鍍敷液M自模板20之流通路徑31經由開口部30而供給至晶圓W之孔部10。而且，如上所述，因開口部30本身以較高之位置精度形成，故可以較高之位置精度將鍍敷液10供給至孔部10。因此，其後可適當地對孔部10內進行鍍敷，而於該孔部10形成適當之電極。
又，因於步驟S6中進行模板20與晶圓W之位置調整，故於步驟S2中使模板20與晶圓W重疊時，無需嚴密之位置對準。因此，不要求晶圓處理裝置1之移動機構62具有較高之性能，從而可使移動機構62簡化且低廉化。又，亦無需移動機構62之複雜之控制。
於以上之實施形態中，模板20之開口部30形成於與晶圓W之孔部10對應之位置上，但開口部亦可進而形成於與晶圓W之劃線對向之位置上。所謂劃線係晶圓W被切斷且分割成複數個半導體晶片時之線。通常，於該劃線上及其周邊不形成元件或配線。因此，將該區域設為親水區域，並且如下述般即便將純水供給至該區域，亦不會對半導體晶片造成不良影響。
於本實施形態中，如圖13及圖14所示，於晶圓W之表面Wa之特定位置，除複數個孔部10以外形成有劃線200。劃線200於本實施形態中雖未於晶圓W之厚度方向上貫通，但於晶圓處理結束後，在晶圓W之背面Wb側經研磨而薄化時，於晶圓W之厚度方向上貫通。繼而，藉由劃線200將晶圓W分割，而形成複數個半導體晶片。
於晶圓W之表面Wa，在劃線200之周圍形成有具有親水性之親水圖案201。親水圖案201係與形成於孔部10之周圍之親水圖案11同樣為於晶圓W之表面Wa，劃線200之周圍相較除此以外之區域(除親水圖案11以外)而具有親水性之區域。因此，於形成親水圖案201時，既可對劃線200之周圍之表面Wa進行親水化處理，亦可對除此以外之區域(除親水圖案11以外)之表面Wa進行疏水化處理。或者，亦可形成以釘紮效應為目標之凹槽。又，於劃線200之內側面及底面，亦形成有具有親水性之親水膜202。再者，於本實施形態中，預先於晶圓W形成有劃線200之凹槽，但亦可不形成凹槽而僅形成親水圖案201。親水圖案201亦無需為沿著劃線200之直線狀，而可於劃線200之內側及周邊以任意之形狀形成。
又，如圖15所示，於模板20之表面20a，除開口部30以外形成有複數個其他開口部210。該等開口部210形成於與晶圓W之劃線200對應之位置上。再者，開口部210亦與開口部30一併藉由進行例如機械加工、或總括地進行光微影處理與蝕刻處理而形成，且以較高之位置精度形成。
於模板20之內部，形成有複數個與各開口部210連通且用以使作為處理液之純水流通的流通路徑211。流通路徑211沿厚度方向貫通模板20，且延伸至模板20之背面20b為止。
於模板20之表面20a，在開口部210之周圍形成有具有親水性之第1親水區域220。第1親水區域220為於模板20之表面20a，開口部210之周圍相較除此以外之區域(除第1親水區域40以外)而具有親水性之區域。因此，於形成第1親水區域220時，可對開口部210之周圍之表面20a進行親水化處理，亦可對除此以外之區域(除第1親水區域40以外)之表面20a進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。又，第1親水區域220形成於與晶圓W之親水圖案201對應之位置上。
又，於流通路徑211之內側面，亦形成有具有親水性之第2親水區域221。第2親水區域221係與第1親水區域220同樣為具有親水性之區域。因此，於形成第2親水區域221時，可對流通路徑211之內側面進行親水化處理。
進而，於模板20之背面20b，在流通路徑211之周圍形成有具有親水性之第3親水區域222。第3親水區域222為於模板20之背面20b，流通路徑211之周圍相較除此以外之區域(除第3親水區域42以外)更具有親水性之區域。因此，於形成第3親水區域222時，可對流通路徑211之周圍之背面20b進行親水化處理，亦可對除此以外之區域(除第3親水區域42以外)之背面20b進行疏水化處理，亦可一併進行該等親水化處理與疏水化處理。
於該情形時，在步驟S1中，於模板20之流通路徑31內填充鍍敷液M，並且於流通路徑211內填充純水。其後，於步驟S2中，以第1親水區域40之位置與親水圖案11之位置對應，且第1親水區域220之位置與親水圖案201之位置對應之方式使模板20之表面20a與晶圓W之表面Wa重疊。其後，於步驟S3中，將鍍敷液M自模板20之背面20b側供給至流通路徑31，並且將純水供給至流通路徑211。若如此，則於步驟S4中，於第1親水區域40與親水圖案11之間填充有鍍敷液M，並且於第1親水區域220與親水圖案201之間填充有純水。其後，於步驟S5中，於孔部10內填充有鍍敷液M，並且於劃線200內填充有純水。其後，於步驟S6中，如圖16所示，進行模板20與晶圓W之位置調整。此時，除基於鍍敷液M之表面張力之恢復力以外，基於純水P之表面張力之恢復力亦作用於模板20。其後，於步驟S7中將作為殘留於模板20之背面20b之不需要之處理液之不溶的鍍敷液及不溶的純水去除。
再者，因本實施形態中之步驟S1~步驟S7中之純水P之作用與上述實施形態之步驟S1~S7中之鍍敷液M之作用相同，故省略詳細之說明。
於本實施形態中，於步驟S6中，除基於鍍敷液M之表面張力之恢復力以外，基於純水P之表面張力之恢復力作用於模板20。又，帕斯卡原理之作用亦相同。因此，即便模板20具有某種程度之重量，亦可增大使模板20自晶圓W上浮之力。進而，因可增大恢復力，故即便模板20之開口部30之位置與晶圓W之孔部10之位置之偏移量(開口部210之位置與劃線200之位置之偏移量亦相同)增大，亦可使模板20順利地移動。因此，可更加適當地進行模板20與晶圓W之位置調整。再者，於以上之實施形態中，在模板20之與劃線200對向之位置上設置有開口部210，但並不限定於此。只要為半導體晶片之上表面中即便接觸純水亦不會引起問題之部位，則可於模板20設置開口部，以便可將純水供給至所期望之區域。
於上述實施形態中，將鍍敷液M與純水P同時供給至模板20，但並不限定於此，亦可先供給純水P。若預先利用純水P之表面張力進行模板20與晶圓W之位置調整，其後供給鍍敷液M，則可更準確地將鍍敷液M供給至晶圓W之孔部10。於供給鍍敷液M時，必需至少使模板20之開口部30與晶圓W之孔部10於某種程度上重疊。然而，尤其半導體器件之微細化發展而晶圓W之孔部10亦變得微細時，難以使之重疊。因此，較佳為預先較晶圓W之孔部10大地形成模板20之開口部210及對向之親水圖案201。於使模板20與晶圓W重疊時，只要僅使開口部210與親水圖案201重疊即可，因此可簡單地進行控制。其後，利用純水P進行位置調整，使模板20之開口部30與晶圓W之孔部10重疊。
又，填充於劃線200內之純水P亦作為於將電壓施加於孔部10內之鍍敷液M而形成電極時抑制該鍍敷液M及模板20之升溫的冷卻水而發揮作用。
再者，於本實施形態中，經由流通路徑211而於劃線200內填充純水P，但亦可與孔部10同樣地於劃線200內填充鍍敷液M。於該情形時，劃線200內之鍍敷液M亦發揮與純水相同之功能，可適當地進行模板20與晶圓W之位置調整。再者，於該情形時，於將電壓施加於孔部10內之鍍敷液M而形成電極時，劃線200內之鍍敷液M被未施加電壓，從而於該劃線200內不會形成電極。
又，如圖14所示，劃線200係俯視時呈直線狀形成，但可形成為曲線狀，亦可形成為鋸齒狀。於該情形時，晶圓W上之親水圖案201之長度與模板20上之第1親水區域220之長度均變長。若如此，則填充於第1親水區域220與親水圖案201之間的純水P之表面張力變大，作用於模板20之恢復力變大。因此，可更加適當地進行模板20與晶圓W之位置調整。
於以上之實施形態之模板20之表面20a，如圖17所示，未形成第1親水區域40之區域亦可相較該第1親水區域40凹陷而形成槽部20c。於該情形時，第1親水區域40與親水圖案11之接觸角變大，於步驟S4中，可確實地防止填充於第1親水區域40與親水圖案11之間的鍍敷液M擴散至第1親水區域40之外側。藉此，可確實地確保第1親水區域40與親水圖案11之間的鍍敷液M之表面張力，因此可適當地進行模板20與晶圓W之位置調整。再者，於模板20之表面20a進而形成有圖15所示之第1親水區域220之情形時，上述槽部20c形成於未形成第1親水區域40、220之區域。
於以上之實施形態中，在模板20中第2親水區域41形成於流通路徑31之整個內側面，但亦可如圖18所示自開口部30形成至流通路徑31之內側面之中途為止。於該情形時，若於步驟S5中在孔部10內填充鍍敷液M，則如圖18所示鍍敷液M之液面成為形成有第2親水區域41之高度，即，於較第2親水區域41為上部之流通路徑31內不存在鍍敷液M。此處，藉由將鍍敷液M進一步供給至模板20之背面20b側，可使鍍敷液M進一步流入至流通路徑31內。若如此，則鍍敷液M進一步進入並填充於第1親水區域40與親水圖案11之間，因此該鍍敷液M之表面張力變大。因此，於其後之步驟S6中，可使更大之恢復力作用於模板20，而可更加適當地進行模板20與晶圓W之位置調整。
於以上之實施形態之步驟S3~S6中，亦可使模板20振動。於該情形時，晶圓處理裝置1之移動機構62作為加振機構而發揮作用，於使模板20與晶圓W重疊之狀態下使該模板20振動。若如此，則鍍敷液M易進入孔部10或第1親水區域40與親水圖案11之間。又，模板20本身亦容易移動，從而模板20與晶圓W之位置調整亦變得容易。再者，模板20之振動既可於步驟S3~S6之所有步驟中進行，亦可僅於任一步驟中進行。
再者，亦可如圖19所示，於模板20設置加振機構230代替將移動機構62用作加振機構。加振機構230例如於模板20之外側面設置有複數個，且於模板20之圓周方向上等間隔地設置。
於以上之實施形態中，作為晶圓處理，對將作為處理液之鍍敷液M供給至晶圓W之孔部10而對該孔部10之內部進行鍍敷之處理進行了說明，但本發明亦可於使用其他處理液進行其他處理時應用。
於以上之實施形態中，亦可例如使用絕緣膜形成用溶液作為處理液，而於晶圓W之孔部10內形成絕緣膜。該絕緣膜之形成例如於上述鍍敷處理前進行。再者，對於膜形成用溶液，使用例如電鍍聚醯亞胺溶液。又，於以上之實施形態中，亦可例如使用洗淨液或純水作為處理液，洗淨晶圓W之孔部10或劃線200。該洗淨例如於上述鍍敷處理後或下述蝕刻處理後等進行。
進而，亦可例如使用蝕刻液作為處理液，對晶圓W進行蝕刻處理。本實施形態之晶圓W係如圖20所示，於其表面Wa形成有親水圖案11、201。親水圖案11、201分別形成於將要形成孔部10與劃線200之位置之周圍。該等親水圖案11、201分別與圖2及圖13所示之親水圖案11、201相同，故而省略詳細之說明。再者，於本實施形態中，對晶圓W進行蝕刻處理而形成孔部10與劃線200，因此於處理前之狀態之晶圓W未形成該等孔部10與劃線200。
又，本實施形態中所使用之模板20與圖15所示之模板20相同，故而省略詳細之說明。
其次，對本實施形態中之晶圓W之蝕刻處理進行說明。圖21係模式性地表示晶圓處理之各步驟中之模板20與晶圓W之狀態的說明圖。再者，於圖21中，因以技術之理解容易度為優先，故表示有模板20之一部分(一個流通路徑31之附近)與晶圓W之一部分(一個孔部10之附近)而進行說明。又，於本實施形態中，流通路徑31及孔部10中之蝕刻液E之作用與其他流通路徑211及劃線200中之蝕刻液E之作用相同。
首先，如圖21(a)所示，於模板20之流通路徑31內填充蝕刻液E，並且於流通路徑211內亦填充蝕刻液E。該蝕刻液E之向流通路徑31、211內之填充係於晶圓處理裝置1之外部進行，且因與上述步驟S1相同，故省略詳細之說明。
其後，於晶圓處理裝置1中，如圖21(b)所示，以第1親水區域40之位置與親水圖案11之位置對應，且第1親水區域220之位置與親水圖案201之位置對應之方式使模板20之表面20a與晶圓W之表面Wa重疊。因該模板20與晶圓W之重疊與上述步驟S2相同，故省略說明。
其後，如圖21(c)所示，將蝕刻液E供給至模板20之背面20b側。若如此，則如圖21(d)所示，開口部30附近之蝕刻液E藉由毛細管現象而沿水平方向擴散。即，蝕刻液E進入模板20之第1親水區域40與晶圓W之親水圖案11之間。同樣地，蝕刻液E亦進入第1親水區域220與親水圖案201之間。如此，於第1親水區域40與親水圖案11之間、及於第1親水區域220與親水圖案201之間(以下，有時稱為「第1親水區域40、220與親水圖案11、201之間」)填充有蝕刻液E。再者，蝕刻液E僅於具有親水性之第1親水區域40、220與親水圖案11、201之間擴散，而不擴散至其外側。
又，此時，藉由填充於第1親水區域40、220與親水圖案11、201之間的蝕刻液E之表面張力等，而使模板20相對於晶圓W上浮。若如此，則模板20可相對於晶圓W相對地沿水平方向移動。
而且，藉由填充於上述第1親水區域40、220與親水圖案11、201之間的蝕刻液E之表面張力，如圖21(e)所示，使模板20移動之恢復力(圖21(e)之箭頭)作用於模板20。若如此，則即便於模板20之開口部30之位置與晶圓W之孔部10之位置發生偏移之情形時(此時，開口部210之位置與劃線200之位置亦發生偏移)，亦藉由上述恢復力，而以開口部30與孔部10對向且開口部210與劃線200對向之方式使模板20移動。如此，進行模板20與晶圓W之位置調整。
其後，如圖21(f)所示，將蝕刻液E進一步供給至模板20之背面20b側。若如此，則流通路徑31、211內之蝕刻液E藉由毛細管現象而向下方流動，從而晶圓W被蝕刻。此時，因蝕刻液E藉由毛細管現象而具有較高之表面張力，故可順利地蝕刻晶圓W。而且，如圖21(g)所示，藉由蝕刻液E，晶圓W被蝕刻至特定深度為止，而形成孔部10。同樣地，於晶圓W亦形成劃線200。
如此，對晶圓W進行蝕刻處理，而形成孔部10與劃線200後，將蝕刻液E作為不需要之處理液而去除。
於本實施形態中，亦可享有與上述實施形態相同之效果。即，可適當地對模板20與晶圓W進行位置調整，以較高之位置精度將蝕刻液E供給至形成有孔部10與劃線200之位置。因此，可於晶圓W適當地形成孔部10與劃線200。
再者，於以上之實施形態中，在模板20之流通路徑31、211之周圍分別形成有第1親水區域40、220、第2親水區域41、221、及第3親水區域42、222而親水化，又，於晶圓W之孔部10與劃線200之周圍分別形成有親水圖案11、201及親水膜12、202而親水化。與此相對，例如於使用疏水性之處理液之情形時，亦可使該等親水化之區域疏水化。
以上，一面參照隨附圖式一面對本發明之較佳實施形態進行了說明，但本發明並不限定於該例。業者應明白於申請專利範圍中記載之思想之範疇內，可想到各種變更例或修正例，且應知悉該等亦毋庸置疑屬於本發明之技術範圍。本發明並不限定於該例而可採用各種態樣。本發明亦可應用於基板為晶圓以外之FPD(Flat Panel Display，平板顯示器)、光罩用遮罩標線片(mask reticle)等其他基板之情形。
1．．．晶圓處理裝置
10．．．孔部
11．．．親水圖案
12．．．親水膜
20．．．模板
20a．．．表面
20b．．．背面
20c．．．槽部
30．．．開口部
31．．．流通路徑
40．．．第1親水區域
41．．．第2親水區域
42．．．第3親水區域
62．．．移動機構
100．．．控制部
200．．．劃線
201．．．親水圖案
202．．．親水膜
210．．．開口部
211．．．流通路徑
220．．．第1親水區域
221．．．第2親水區域
222．．．第3親水區域
230．．．加振機構
E．．．蝕刻液
M．．．鍍敷液
P．．．純水
W．．．晶圓
Wa．．．表面
Wb．．．背面
圖1係表示本實施形態之用以實施晶圓之處理方法的晶圓處理裝置之構成之概略的縱剖面圖。
圖2係表示晶圓之構成之概略的縱剖面圖。
圖3係表示模板之構成之概略的說明圖。
圖4係表示模板之構成之概略的縱剖面圖。
圖5係表示其他實施形態之晶圓之親水圖案的說明圖。
圖6係表示其他實施形態之模板之親水區域的說明圖。
圖7係表示其他實施形態之晶圓之親水圖案的說明圖。
圖8係表示其他實施形態之模板之親水區域的說明圖。
圖9係表示其他實施形態之晶圓之親水圖案的說明圖。
圖10係表示其他實施形態之晶圓之親水圖案的說明圖。
圖11係表示晶圓處理之主要步驟的流程圖。
圖12係模式性地表示晶圓處理之各步驟中之模板與晶圓之狀態的說明圖，(a)表示於模板之流通路徑內填充有鍍敷液之情況，(b)表示使模板與晶圓重疊之狀態，(c)表示形成鍍敷液之液體窪之情況，(d)表示於第1親水區域與親水圖案之間填充鍍敷液之情況，(e)表示鍍敷液進入至孔部之情況，(f)表示孔部內填充有鍍敷液之情況，(g)表示恢復力作用於模板之情況，(h)表示模板與晶圓已進行位置調整之情況。
圖13係表示其他實施形態之晶圓之構成之概略的縱剖面圖。
圖14係表示其他實施形態之晶圓之構成之概略的平面圖。
圖15係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖16係表示於其他實施形態中進行模板與晶圓之位置調整之情況的說明圖。
圖17係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖18係表示其他實施形態之模板之一部分之構成之概略的說明圖。
圖19係表示其他實施形態之模板之構成之概略的縱剖面圖。
圖20係表示其他實施形態之晶圓之構成之概略的縱剖面圖。
圖21係模式性地表示其他實施形態之晶圓處理之各步驟中之模板與晶圓之狀態的說明圖，(a)表示於模板之流通路徑內填充有蝕刻液之情況，(b)表示使模板與晶圓重疊之狀態，(c)表示形成蝕刻液之液體窪之情況，(d)表示於第1親水區域與親水圖案之間填充蝕刻液之情況，(e)表示將模板與晶圓進行位置調整之情況，(f)表示藉由蝕刻液而蝕刻晶圓之情況，(g)表示於晶圓形成孔部(劃線)之情況。
20．．．模板
20a．．．表面
20b．．．背面
30．．．開口部
31．．．流通路徑
40．．．第1親水區域
41．．．第2親水區域
42．．．第3親水區域

Claims (16)

  1. 一種模板，其係於將處理液供給至基板之特定位置時所使用者，其包含：複數個開口部，其形成於上述模板表面之與上述特定位置對應之位置上；流通路徑，其自上述開口部至背面於厚度方向上貫通，且用以使上述處理液流通；第1親水區域，其於上述開口部之周圍表面具有親水性；及第2親水區域，其於上述流通路徑之內側面具有親水性；上述第1親水區域形成於與在上述特定位置之周圍之基板表面具有親水性之親水圖案對應的位置上。
  2. 如請求項1之模板，其中第3親水區域形成於上述流通路徑之上述背面側之開口部之周圍。
  3. 如請求項1之模板，其中上述第2親水區域自上述開口部形成至上述流通路徑之內側面之中途為止。
  4. 如請求項1之模板，其中設置有於使上述模板與上述基板重疊之狀態下使該模板振動之加振機構。
  5. 如請求項1之模板，其中上述處理液為蝕刻液、鍍敷液、絕緣膜形成用溶液、洗淨液、或純水。
  6. 如請求項1之模板，其中上述特定位置包含形成貫通電極之孔部之位置。
  7. 如請求項6之模板，其中上述特定位置更包含用以形成半導體晶片之劃線之位置。
  8. 如請求項1之模板，其中於表面，未形成上述第1親水區域之區域相較該第1親水區域凹陷而形成槽部。
  9. 一種基板之處理方法，其係將處理液供給至基板之特定位置而進行處理者，其包括：重疊步驟，其係使模板之表面與基板之表面以下述第1親水區域之位置與下述親水圖案之位置相對應之方式重疊，其中，上述模板包含形成於其表面之與上述特定位置對應之位置上的複數個開口部、自上述開口部至背面於厚度方向上貫通且用以使上述處理液流通之流通路徑、於上述開口部之周圍之表面具有親水性之第1親水區域、及於上述流通路徑之內側面具有親水性之第2親水區域，上述基板包含於上述特定位置之周圍之表面具有親水性之親水圖案；液體填充步驟，其係將上述處理液供給至上述流通路徑，且於上述第1親水區域與上述親水圖案之間填充上述處理液；及處理步驟，其係將供給至上述流通路徑之處理液供給至上述基板之特定位置，且以使上述開口部位於上述特定位置之方式進行上述模板與上述基板之位置調整，並且進行上述基板之特定位置之處理。
  10. 如請求項9之基板之處理方法，其中於上述重疊步驟之前，將上述處理液填充於上述流通路徑內。
  11. 如請求項9之基板之處理方法，其中上述處理液之向上述流通路徑之供給係藉由自上述模板之背面側供給該處理液而進行；於上述處理步驟後，將殘留於上述模板之背面之不需要之處理液去除。
  12. 如請求項9之基板之處理方法，其中上述第2親水區域自上述開口部形成至上述流通路徑之內側面之中途為止。
  13. 如請求項9之基板之處理方法，其中至少於上述液體填充步驟或上述處理步驟中，使上述模板振動。
  14. 如請求項9之基板之處理方法，其中上述處理液為蝕刻液、鍍敷液、絕緣膜形成用溶液、洗淨液、或純水。
  15. 如請求項9之基板之處理方法，其中上述特定位置包含形成貫通電極之孔部之位置。
  16. 如請求項15之基板之處理方法，其中上述特定位置更包含用以形成半導體晶片之劃線之位置。
TW100136780A 2010-10-13 2011-10-11 Template and substrate processing methods TWI417952B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010230738 2010-10-13

Publications (2)

Publication Number Publication Date
TW201232638A TW201232638A (en) 2012-08-01
TWI417952B true TWI417952B (zh) 2013-12-01

Family

ID=45938286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136780A TWI417952B (zh) 2010-10-13 2011-10-11 Template and substrate processing methods

Country Status (5)

Country Link
US (1) US20130224951A1 (zh)
JP (1) JP5654033B2 (zh)
KR (1) KR20130139265A (zh)
TW (1) TWI417952B (zh)
WO (1) WO2012050057A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013108111A (ja) * 2011-11-18 2013-06-06 Tokyo Electron Ltd 基板の処理方法及びテンプレート
JP2014082291A (ja) * 2012-10-16 2014-05-08 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
JP2014107469A (ja) * 2012-11-29 2014-06-09 Tokyo Electron Ltd 半導体装置の製造方法及び製造装置
JP6160147B2 (ja) * 2013-03-19 2017-07-12 Tdk株式会社 電子部品モジュールの製造方法、無電解メッキ方法及び無電解メッキ装置
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
TW202140864A (zh) * 2020-02-06 2021-11-01 日商東京威力科創股份有限公司 鍍敷處理方法及鍍敷處理裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461136B1 (en) * 1999-08-26 2002-10-08 International Business Machines Corp. Apparatus for filling high aspect ratio via holes in electronic substrates
US20030072681A1 (en) * 2001-10-16 2003-04-17 Pe Corporation (Ny) System for filling substrate chambers with liquid
EP1179972B1 (en) * 2000-08-09 2007-05-02 Japan Radio Co., Ltd Hole filling method for a printed wiring board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6109728A (en) * 1995-09-14 2000-08-29 Ricoh Company, Ltd. Ink jet printing head and its production method
US6225032B1 (en) * 1997-08-27 2001-05-01 Canon Kabushiki Kaisha Method for manufacturing liquid jet recording heads and a head manufactured by such method of manufacture
JP2003253485A (ja) * 2002-02-26 2003-09-10 Seiko Epson Corp 電気装置の製造方法
JP3737452B2 (ja) * 2002-05-31 2006-01-18 株式会社東芝 エッチング装置
US7093375B2 (en) * 2002-09-30 2006-08-22 Lam Research Corporation Apparatus and method for utilizing a meniscus in substrate processing
US20050051437A1 (en) * 2003-09-04 2005-03-10 Keiichi Kurashina Plating apparatus and plating method
KR100561864B1 (ko) * 2004-02-27 2006-03-17 삼성전자주식회사 잉크젯 프린트헤드의 노즐 플레이트 표면에 소수성코팅막을 형성하는 방법
JP2008280558A (ja) * 2007-05-08 2008-11-20 Hiroshima Industrial Promotion Organization 液体を用いた局所表面処理方法
KR101407582B1 (ko) * 2007-12-11 2014-06-30 삼성디스플레이 주식회사 잉크젯 프린트헤드의 노즐 플레이트 및 그 제조 방법
JP5350205B2 (ja) * 2009-12-16 2013-11-27 キヤノン株式会社 液体吐出ヘッド用基板及び液体吐出ヘッド、およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461136B1 (en) * 1999-08-26 2002-10-08 International Business Machines Corp. Apparatus for filling high aspect ratio via holes in electronic substrates
EP1179972B1 (en) * 2000-08-09 2007-05-02 Japan Radio Co., Ltd Hole filling method for a printed wiring board
US20030072681A1 (en) * 2001-10-16 2003-04-17 Pe Corporation (Ny) System for filling substrate chambers with liquid

Also Published As

Publication number Publication date
WO2012050057A1 (ja) 2012-04-19
TW201232638A (en) 2012-08-01
KR20130139265A (ko) 2013-12-20
JP5654033B2 (ja) 2015-01-14
JPWO2012050057A1 (ja) 2014-02-24
US20130224951A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
TWI417952B (zh) Template and substrate processing methods
TWI469229B (zh) 製造積體電路系統的方法
US20120021563A1 (en) Method and apparatus for manufacturing three-dimensional integrated circuit
JP5539511B2 (ja) 半導体装置の製造方法
JP2003318154A (ja) 基板エッチング方法および基板エッチング装置
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
TW201535599A (zh) 封裝基板、封裝半導體裝置與其之封裝方法
CN105122440A (zh) 硅通孔背面露头的方法和装置
TW201327759A (zh) 基板之處理方法及模板
KR20130111953A (ko) 기판의 에칭 방법 및 컴퓨터 기억 매체
TWI770865B (zh) 對半導體工件進行處理的半導體設備及方法
KR20200080460A (ko) 반도체 소자 제조 방법 및 반도체 공정 설비
US20040182715A1 (en) Process and apparatus for air bubble removal during electrochemical processing
JP3430289B2 (ja) 半導体装置の製造方法
US20240279839A1 (en) Micro inert anode array for die level electrodeposition thickness distribution control
JP2007231315A (ja) めっき装置およびめっき方法
WO2011145440A1 (ja) 処理液の供給方法及びコンピュータ記憶媒体
JP2006165254A (ja) 電子装置、半導体装置およびそれらの製造方法
TW202146251A (zh) 半導體金屬內連線的高速3d金屬列印
JP2012028672A (ja) 配線の製造方法、半導体装置の製造方法、３次元半導体集積回路及びその製造方法、並びに配線製造装置
JP2015213114A (ja) 液除去方法及び液除去装置
JP2005226119A (ja) 基板処理方法、およびめっき方法並びに装置
WO2010072246A1 (en) Method for resist development in narrow high aspect ratio vias
KR20060123313A (ko) 재료 증착을 위한 방법 및 장치
JP2017038021A (ja) 基板処理方法及び液供給基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees