TWI412311B - 電路板製作方法 - Google Patents
電路板製作方法 Download PDFInfo
- Publication number
- TWI412311B TWI412311B TW99146454A TW99146454A TWI412311B TW I412311 B TWI412311 B TW I412311B TW 99146454 A TW99146454 A TW 99146454A TW 99146454 A TW99146454 A TW 99146454A TW I412311 B TWI412311 B TW I412311B
- Authority
- TW
- Taiwan
- Prior art keywords
- side joint
- circuit board
- conductive
- layer
- joint
- Prior art date
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明涉及電路板技術領域,特別涉及一種電路板製作方法。
隨著折疊手機與滑蓋手機等可折疊電子產品之不斷發展,具有輕、薄、短、小以及可彎折特點之軟性印刷電路板(Flexible Printed Circuit Board,FPCB)被廣泛應用於電子產品中,以實現不同電路之間之電性連接。為了獲得具有更好撓折性能之FPCB,改善FPCB所用基膜材料之撓折性能成為研究熱點。請參見文獻Electrical Insulation Maganize,Volume 5,Issue 1,Jan.-Feb,1989 Papers:15-23,“Applications of Polyimide Films to the Electrical and Electronic Industries in Japan”。
電路板在需要對外插接或焊接零件之位置,一般稱為手指(Finger)或焊墊(Pad,Land)。為防止手指或焊墊氧化、減少接觸阻抗或增加耐磨性,皆會在手指或焊墊表面電鍍一層化學性質較不活潑金屬。客戶一般都會對化學性質較不活潑金屬鍍層之厚度作出規範,但在進行電鍍時會因待鍍物其裸
露面積或形狀不同造成各處之電流密度不一。目前,一般採用以下兩種方式進行解決:第一,低電流長時間電鍍,以較低之電流較慢地速度進行電鍍,讓金屬沈積速度變慢,沈積減少厚度落差,但係電鍍時間必須加長才能得到預期厚度。第二,加入大量之電鍍添加劑(整平劑),加入大量之整平劑雖有助於厚度均一性,但係該添加劑均為有機化合物,大量添加及使用電鍍時會一起被包鍍在鍍層內。
有鑑於此,提供一種可以調整不同面積鍍層之沈積厚度之差異之電路板製作方法實為必要。
下面將以具體實施例說明一種電路板製作方法。
一種電路板製作方法,包括步驟:提供一電路板,所述電路板包括線路層,所述線路層包括數根導電線路,所述每根導電線路依次包括第一線路段、第一邊接頭及第二邊接頭,所述第一邊接頭與所述第一線路段相鄰,所述第一邊接頭之面積小於第二邊接頭之面積。將所述第一線路段蝕刻去除,對應形成第一空白區域。在所述第一空白區域對應之區域形成導電碳層。在所述線路層上壓合覆蓋膜,所述覆蓋膜具有與第一邊接頭對應之第一視窗及與第二邊接頭對應之第二視窗,所述第一邊接頭從所述第一視窗露出,所述第二邊接頭從所述第二視窗露出。以及在所述第一邊接頭和第二邊接頭表面進行電鍍形成抗氧化層。
本技術方案中,在對電路板上具有多個面積大小不同之邊接
頭時,採用以面積最大之邊接頭為基準,對其餘邊接頭之電阻進行調整。調整方式為,將其餘邊接頭之附近區域之一段導電線路蝕刻,印刷一層導電碳層,以增加邊接頭之電阻值。來達到使得不同面積之邊接頭所鍍之鍍層厚度均勻一致。
100‧‧‧電路板
101‧‧‧第一邊接頭
102‧‧‧第二邊接頭
103‧‧‧第一線路段
104‧‧‧第三線路段
105‧‧‧第二線路段
110‧‧‧導電線路
120‧‧‧線路層
130‧‧‧絕緣層
140‧‧‧產品區
150‧‧‧非產品區
160‧‧‧導電墊
161‧‧‧連接線
200‧‧‧抗蝕劑層
210‧‧‧第一空白區域
220‧‧‧第一通孔
230‧‧‧導電碳層
300‧‧‧覆蓋膜
301‧‧‧第一視窗
302‧‧‧第二視窗
303‧‧‧第三視窗
310‧‧‧第一抗氧化層
320‧‧‧第二抗氧化層
圖1係本技術方案實施例提供之形成線路之電路板之平面示意圖。
圖2係圖1沿II-II線之剖面圖。
圖3係本技術方案實施例提供之形成線路之電路板表面塗覆抗蝕劑後之剖面圖。
圖4係本技術方案實施例提供之形成線路之電路板之第一線路區進行蝕刻工序得到形成第一空白區域後之剖面圖。
圖5係本技術方案實施例提供之去除電路板表面所塗覆抗蝕劑油墨後之剖面圖。
圖6係本技術方案實施例提供之在第一空白區域塗覆導電碳層厚之平面示意圖。
圖7係圖6沿VII-VII線剖面圖。
圖8係本技術方案實施例提供之第一覆蓋膜之平面示意圖。
圖9係本技術方案實施例提供之將第一覆蓋膜貼合在電路板線路層上後之剖面圖。
圖10係本技術方案實施例提供之將第一邊接頭和第二邊接頭
電鍍後之平面示意圖。
圖11係圖10沿XI-XI線剖面圖。
下面將結合多個附圖及實施例對本技術方案提供之電路板製作方法作進一步詳細說明。
步驟一,請參閱圖1及圖2,提供一個電路板100。
電路板100可為單面板、雙面板或者多層板。本實施例中,以電路板100為單面電路板為例進行說明。電路板100為形成有導電線路之電路板,還包括產品區140和非產品區150,電路板100包括線路層120和絕緣層130。線路層120位於產品區140內,線路層120包括數根導電線路110,每根導電線路110包括依次連接之第二邊接頭102、第三線路段104、第一邊接頭101、第二線路段105及第一線路段103。第一邊接頭101裸露之銅面面積小於第二邊接頭102裸露銅面面積。第一線路段103之邊緣與第一邊接頭101之邊緣最小距離為5mm至7mm,即連接於第一線路段103與第一邊接頭101之間之第二線路段105之長度為5mm至7mm。設定導電線路110之延伸方向為長度方向。本實例中,在非產品區150形成有四個導電墊160及數根連接線161。導電墊160用於電鍍時接通外部電源,連接線161連接每根產品區140內之導電線路110。當導電墊160連接於外部電源時,電流通過連接線161流入每根導電線路110。
在每根導電線路110可以具有多個第一邊接頭101,每個第一
邊接頭101裸露之銅面面積可以相等,也可以不等。所有之第一邊接頭101裸露之銅面面積小於第二邊接頭102裸露銅面面積即可。且在每個第一邊接頭101之邊緣之5mm至7mm均具有第一線路段103。第一邊接頭101及第二邊接頭102可為手指,也可為焊墊或者其他在電路板表面需要鍍不活潑金屬以防止與空氣接觸氧化之區域。在本實施例中,以第一邊接頭101及第二邊接頭102為手指為例進行說明。
步驟二,請一併參閱圖3、圖4及圖5,將所述第一線路段103蝕刻去除。
首先,請參閱圖3及圖4,將電路板100之線路層120表面印刷形成抗蝕劑層200,抗蝕劑層200中具有多個與每根導電線路110之第一線路段103相對應之第一通孔220,使得電路板100上第一線路段103從對應之第一通孔220露出。
抗蝕劑層200也可以通過貼合乾膜形成,然後在蝕刻工序之前通過曝光、顯影工序對抗蝕劑層200進行處理,形成多個第一通孔220,使得每個第一線路段103之銅層對應之第一通孔220露出。
其次,請參閱圖3、圖4及圖5,將從第一通孔220露出之第一線路段103蝕刻去除,第一線路段103對應之部分形成第一空白區域210。第一空白區域210之形狀面積與第一線路段103之面積形狀相同。
最後,將線路層120表面之抗蝕劑層200去除。
步驟三,請一併參閱圖5、圖6及圖7,在第一空白區域210對應之區域形成導電碳層230。
在第一空白區域210印刷導電碳漿形成導電碳層230。導電碳層230之長度、寬度和厚度根據實際需要之面積進行設定。一般地,導電碳層230之面積大於其對應之第一空白區域210。本實施例中,導電碳層230之長度與第一空白區域210之長度(即第一線路段103之長度)相等。導電碳層230之寬度及厚度之具體數值與第二邊接頭102和第一邊接頭101之面積有關。具體地,在傳統工藝中,導電線路110中未設置有導電碳層230,電路板100掛接在陰極,電流分別從對應導電墊160及對應之連接線161流入導電線路110內,並從第一邊接頭101和第二邊接頭102流出電路板100中,流入至電鍍液、陽極及整流器分別構成第一邊接頭101所在之回路與第二邊接頭102所在回路。即,導電墊160、連接線161、第一邊接頭101、電鍍液、陽極及整流器形成獨立之回路。導電墊160、連接線161、第二邊接頭102、電鍍液、陽極及整流器形成獨立之回路。第一邊接頭101和第二邊接頭102分別位於不同之獨立回路。第一邊接頭101和第二邊接頭102之上形成之鍍層厚度不均勻。原因為在電流和電壓相等之情況下,由於第一邊接頭101和第二邊接頭102之面積不相等,第一邊接頭101和第二邊接頭102之電流密度不相等,從而導致沈積之厚度不同。而在第一線路段103印刷導電碳層230後,流入第一邊接頭101之電流需要經過導電碳層230後流入至第一邊接頭
101。當第二邊接頭102之銅面面積S2與第一邊接頭101之銅面面積S1之之間之關係為S2=XS1(X為大於1之數)時,施加之電壓為U1,第一邊接頭101附近之電阻為R1,因第一邊接頭101之邊緣與導電碳層230之邊緣之最小距離為5mm至7mm,在計算第一邊接頭101附近之電阻等近似等於第一邊接頭101之電阻R02與導電碳層230之電阻R01之和。電壓為U2,第二邊接頭之電阻為R2。第一邊接頭101之電流密度為D1值為D1=I1/S1。根據歐姆定律可以得出,D1=U1/R1S1。第二邊接頭102之電流密度為D2,其值為D2=I2/S2。根據歐姆定律及第一邊接頭101與第二邊接頭102之面積關係,可以得出:D2=I2/XS1=U2/XR2S1。在電鍍過程中,控制U1=U2時,若要D1=D2相等,則要R1=XR2。根據電阻定律R=ρL/S可以得出:R1附近之電阻為R1=R01+R02=ρ01L01/S01+ρ02L02/S02,第二邊接頭102之電阻R2=ρ2L2/S2,從而可以推導得出,R01=XR2-R02,L01/S01=(XR2-ρ02L02/S02)/ρ01。其中,R01為導電碳層230之電阻,ρ01為導電碳層230之電阻率,L01為導電碳層230之長度(即第一線路段103之長度),S01為導電碳層之寬度與厚度之乘積;R02為第一邊接頭101之電阻,ρ02為銅之電阻率,L02為第一邊接頭101之長度,S02為第一邊接頭101之寬度與厚度之乘積;R2為第二邊接頭102之電阻,ρ2為銅之電阻率,ρ2為第二邊接頭102之長度,S2為第二邊接頭102之寬度與厚度之乘積。其中,R2可以根據對第二邊接頭102採用之材料之電阻率及其長度、寬度及厚度計算得出。係數X也可以根據電路板之設計之得知其具體數值。同
樣,R02也可以通過計算得出,ρ01可以根據採用之導電碳漿之參數得知,L01根據設計之資料得知,根據上述之關係,可以計算得出導電碳層230之寬度與厚度之乘積。根據導電碳層230之寬度與厚度之乘積,設置導電碳層230之寬度和厚度,從而得到滿足需要之導電碳層230之形狀。
步驟四,請參閱圖8及圖9,提供覆蓋膜300,並將其壓合至電路板線路層120之表面。
在覆蓋膜300內形成與第一邊接頭101相對應之第一視窗301,形成與第二邊接頭102相對應之第二視窗302,形成與導電墊160相對應之第三視窗303,並將其貼覆在單面電路板之表面。使得第一邊接頭101、第二邊接頭102之銅面及導電墊160分別從第一視窗301、第二視窗302和第三視窗303裸露。
此處貼合覆蓋膜工藝可以採用印刷防焊油墨代替,印刷網版上對應第一邊接頭101、第二邊接頭102和導電墊160之位置進行處理,使得第一邊接頭101、第二邊接頭102和導電墊160之銅面裸露即可。
步驟六,請參閱圖9、圖10及圖11,電鍍在第一邊接頭101和第二邊接頭102之表面電鍍形成第一抗氧化層310及第二抗氧化層320。
通過在導電墊160接入外部電源,電流分別從位於第一邊接頭101一側導電墊160及對應之連接線161流入導電線路110內,流經導電碳層230,從第一邊接頭101流入至電鍍液,從而
與陽極及整流器形成一個電鍍回路。電流從位於第二邊接頭102一側之導電墊160及對應之連接線161流入至導電線路110內,經過第二邊接頭102流入至電鍍液中,與陽極及整流器形成另一個回路。在電鍍過程中,控制施加電鍍電壓第一邊接頭101處之U1等於第二邊接頭102處之電壓U2,即控制施加於每個導電墊160之外界電源之電壓相等。使得在導電碳層230之調整下第一抗氧化層310與第二抗氧化層320之鍍層之厚度將均勻一致。第一抗氧化層310和第二抗氧化層320可以錫、鎳或係其他不活潑金屬。
相較於先前技術,於本技術方案中,當對電路板上具有多個面積大小不同之邊接頭時,採用以面積最大之邊接頭為基準,對其餘邊接頭之電阻進行調整。調整方式為,將其餘邊接頭之附近區域之一段導電線路蝕刻,印刷一層導電碳層,以增加其餘邊接頭之電阻值,來達到使得不同面積之邊接頭所鍍之鍍層厚度均勻一致。
惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
101‧‧‧第一邊接頭
102‧‧‧第二邊接頭
230‧‧‧導電碳層
300‧‧‧覆蓋膜
310‧‧‧第一抗氧化層
320‧‧‧第二抗氧化層
Claims (10)
- 一種電路板製作方法,包括步驟:提供一電路板,所述電路板包括線路層,所述線路層包括數根導電線路,所述每根導電線路依次包括第一線路段、第一邊接頭及第二邊接頭,所述第一邊接頭與所述第一線路段相鄰,所述第一邊接頭之面積小於第二邊接頭之面積;將所述第一線路段蝕刻去除,對應形成第一空白區域;在所述第一空白區域對應之區域形成導電碳層;在所述線路層上壓合覆蓋膜,所述覆蓋膜具有與第一邊接頭對應之第一視窗及與第二邊接頭對應之第二視窗,所述第一邊接頭從所述第一視窗露出,所述第二邊接頭從所述第二視窗露出;以及在所述第一邊接頭電鍍形成第一抗氧化層,同時在所述第二邊接頭之表面電鍍形成第二抗氧化層。
- 如申請專利範圍第1項所述之電路板製作方法,其中,將所述第一線路段蝕刻去除之步驟採用如下方法:在所述線路層之表面形成抗蝕劑層,所述抗蝕劑層具有與第一線路段對應之第一通孔;以及將從所述第一通孔露出之第一線路段蝕刻去除,形成第一空白區域。
- 如申請專利範圍第1項所述之電路板製作方法,其中,所述每根導電線路還包括第二線路段,所述第二線路段連接於第 一邊接頭和第一線路段之間,所述第二線路段之長度為5mm至7mm。
- 如申請專利範圍第1項所述之電路板製作方法,其中,所述導電碳層沿導電線路延伸方向之電阻R02=XR2-R01,其中,X為所述第二邊接頭之銅面面積與所述第一邊接頭之銅面面積之比值,R2為所述第二邊接頭沿垂直於電路板方向之電阻,R01為第一邊接頭沿垂直於電路板方向之電阻。
- 如申請專利範圍第4項所述之電路板製作方法,其中,所述導電碳層之長度L01及垂直於所述導電線路延伸方向之截面積S01滿足L01/S01=(XR2-ρ02L02/S02)/ρ01,其中,ρ01為所述導電碳層之電阻率,ρ02為第一邊接頭之電阻率,L02為所述第一邊接頭之厚度,S02為所述第一邊接頭之銅面面積,R2為所述第二邊接頭沿垂直於電路板方向之電阻。
- 如申請專利範圍第5項所述之電路板製作方法,其中,所述導電碳層之長度與所述第一線路段之長度相等。
- 如申請專利範圍第6項所述之電路板製作方法,其中,所述電路板還包括多個導電墊及多根連接線,所述多根連接線連接於對應之導電墊與第一邊接頭或者導電墊與第二邊接頭之間,所述導電碳層位於第一邊接頭和與所述第一邊接頭相連接之連接線之間。
- 如申請專利範圍第7項所述之電路板製作方法,其中,在進行電鍍時,每個所述導電墊接入之外界電源之電壓相等。
- 如申請專利範圍第8項所述之電路板製作方法,其中,在進行電鍍時,依次相連之導電墊、導電碳層及與所述導電碳層 對應之第一邊接頭與電鍍液構成導電回路,依次相連之導電墊及與其相鄰接之第二邊接頭與電鍍液構成導電回路。
- 如申請專利範圍第9項所述之電路板製作方法,其中,所述第一抗氧化層之厚度等於第二抗氧化層之厚度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99146454A TWI412311B (zh) | 2010-12-29 | 2010-12-29 | 電路板製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99146454A TWI412311B (zh) | 2010-12-29 | 2010-12-29 | 電路板製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201228504A TW201228504A (en) | 2012-07-01 |
TWI412311B true TWI412311B (zh) | 2013-10-11 |
Family
ID=46933659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99146454A TWI412311B (zh) | 2010-12-29 | 2010-12-29 | 電路板製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI412311B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501848A (en) * | 2003-06-09 | 2005-01-01 | Macdermid Inc | Method for the manufacture of printed circuit boards with embedded resistors |
TWI316380B (en) * | 2004-12-10 | 2009-10-21 | Hon Hai Prec Ind Co Ltd | Method of designing printed circuit board and printed circuit board |
-
2010
- 2010-12-29 TW TW99146454A patent/TWI412311B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501848A (en) * | 2003-06-09 | 2005-01-01 | Macdermid Inc | Method for the manufacture of printed circuit boards with embedded resistors |
TWI316380B (en) * | 2004-12-10 | 2009-10-21 | Hon Hai Prec Ind Co Ltd | Method of designing printed circuit board and printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
TW201228504A (en) | 2012-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11019731B2 (en) | Printed circuit board and method of fabricating the same | |
JP4757079B2 (ja) | 配線回路基板およびその製造方法 | |
JP6826197B2 (ja) | プリント配線板及びその製造方法 | |
CN103635036A (zh) | 柔性多层电路板及其制作方法 | |
US7877873B2 (en) | Method for forming a wire bonding substrate | |
CN103108500B (zh) | 一种制作分段式金手指的方法 | |
CN106304662A (zh) | 电路板及其制作方法 | |
JP5075568B2 (ja) | シールド付回路配線基板及びその製造方法 | |
KR20120116297A (ko) | 폴리이미드 잉크를 이용한 연성회로기판의 제조방법 | |
TWI676404B (zh) | 鏤空柔性電路板及製作方法 | |
TWI498055B (zh) | The conductive through hole structure of the circuit board | |
TWI412311B (zh) | 電路板製作方法 | |
CN103384443B (zh) | 电路板的导电贯通孔结构 | |
CN102573330B (zh) | 电路板制作方法 | |
TWM505145U (zh) | 柔性印刷電路板 | |
CN108811354A (zh) | 电路板及其制作方法 | |
TWI692283B (zh) | 柔性電路板及其製作方法 | |
TW201545618A (zh) | 利用聚亞醯胺蝕刻的線路板製作方法 | |
WO2020175475A1 (ja) | プリント配線板 | |
JP2013219144A (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
WO2018109651A1 (en) | A method of connecting electrically conductive formations, corresponding support structure and lighting device | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
TW201330724A (zh) | 印刷電路板與製造印刷電路板之方法 | |
JPH02158187A (ja) | プリント配線板 | |
CN103917047A (zh) | 一种电路板制造工艺和电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |