TWI411302B

TWI411302B - 自動識別視頻信號格式的方法和系統

Info

Publication number: TWI411302B
Application number: TW096140380A
Authority: TW
Inventors: Mogre Advait; Thomas Monahan Charles; Movshovich Aleksandr
Original assignee: Broadcom Corp
Priority date: 2006-10-27
Filing date: 2007-10-26
Publication date: 2013-10-01
Also published as: CN101175178B; EP1916841A2; EP1916841B1; KR20080038046A; EP1916841A3; US8169542B2; TW200835334A; HK1119001A1; US20080100742A1; CN101175178A; KR100904017B1

Description

自動識別視頻信號格式的方法和系統

本發明涉及視頻信號處理，更具體地說，涉及類比視頻輸入信號的自動格式識別。

視頻圖像可以各種格式顯示。一般說來，連續靜止圖像(也就是“幀”)可以顯示，並且圖像可以根據不同的格式以不同的速率(“幀率”)顯示。每個幀一般包括多個水平掃描線，每個水平掃描線包括多個像素。每幀的掃描線的數量和每條掃描線的像素數數量因不同的格式而不同。幀可以用按序顯示每個掃描線形成(也就是“逐行掃描”)或者也可首先顯示奇數的掃描線產生第一場然後顯示偶數的掃描線來產生第二場(也就是“隔行掃描”)。當然，捕獲視頻信號(為了處理或顯示)的設備應針對其作為輸入接收到的視頻信號的特定格式而進行配置。知道幀頻率、掃描線頻率和採樣頻率，對(a)鎖定輸入信號和(b)為每一幀產生具有合適的解析度的圖像來說是非常關鍵的。

本發明以下結合附圖描述了自動識別類比輸入信號的格式的系統和方法的一個或多個實施例。

根據本發明的一個方面，本發明提供了一種自動識別視頻信號的格式的方法，所述視頻信號包括水平同步(HSync)脈衝、垂直同步(VSync)脈衝和視頻顯示資料，所述方法包括：接收視頻信號；從視頻信號中提取HSync脈衝和VSync脈衝的時序和寬度特徵；根據提取出的資訊確定視頻信號的格式；通過匹配濾波器對接收到的信號進行濾波，其中所述匹配濾波器與預先確定的HSync脈衝寬度相匹配。

優選地，根據提取出的資訊確定視頻資料的格式包括：將提取出的資訊與多個不同格式的特徵資訊進行比較；根據提取出的資訊與選擇的格式的特徵資訊的相關度來選擇一個格式。

優選地，所述多個不同格式的特徵資訊包括與各個不同格式所使用的HSync脈衝的極性、VSync脈衝的極性、掃描線長度、每場的掃描線數目以及各個不同格式是否使用逐行或隔行掃描相關的資訊。

優選地，所述方法進一步包括在從視頻信號中提取HSync脈衝和VSync脈衝的時序和寬度資訊之前，對接收到的信號的偏置電平進行正規化。

優選地，所述方法進一步包括在從視頻信號中提取HSync脈衝和VSync脈衝的時序和寬度資訊之前，對接收到的信號的增益進行正規化。

優選地，所述視頻信號是從標準清晰度ATSC(Advanced Television Systems Committee，即高級電視系統委員會)視頻信號和高清晰度ATSC視頻信號中選出的，所述方法進一步包括根據提取出的資訊確定所述信號的格式是否對應於標準清晰度信號或ATSC信號。

優選地，所述方法進一步包括：通過低通濾波器對接收到的信號進行濾波；通過匹配濾波器對接收到的信號進行濾波。

優選地，所述方法進一步包括配置視頻解碼器以處理輸入的信號並以確定的格式輸出一輸出信號給顯示設備。

優選地，所述方法進一步包括：通過低通濾波器對接收到的信號進行濾波；對經過濾波後的信號的偏置電平進行正規化；對經過偏置電平正規化的信號的第一增益進行正規化；從經過第一增益正規化後的信號中提取關於HSync脈衝和VSync脈衝的特徵的第一資訊；根據提取出的第一資訊確定假設的第一格式；對經過偏置電平正規化的信號的第二增益進行正規化；用匹配濾波器對經過第二增益正規化的信號進行濾波，其中所述匹配濾波器與預先確定的HSync脈衝寬度相匹配；從經過匹配濾波後的信號中提取關於HSync脈衝和VSync脈衝的特徵的第二資訊；根據提取的第二資訊確定假設的第二格式；根據預先確定的查找表選擇假設的第一格式或假設的第二格式作為所述輸入信號的格式。

根據本發明的一個方面，本發明提供了一種自動識別視頻信號的格式的系統，所述視頻信號包括HSync脈衝、VSync脈衝和視頻顯示資料，所述系統包括：第一偏置和補償電路，用來接收視頻信號並調節該信號的偏置電平和增益電平，以使調節後的輸入信號的最小和最大電平符合預先確定的最小和最大電平；第二偏置和補償電路，用來接收視頻信號並調節該信號的偏置電平和增益電平，以使調節後的輸入信號的最小和最大電平符合預先確定的最小和最大電平；匹配濾波器，接收經第二偏置和補償電路調節後的輸入信號，並經調諧後根據預先確定的接收信號內的HSync脈衝寬度來對接收信號濾波；同步脈衝檢測電路，用來檢測經第一偏置和補償電路調節後的輸入信號中的HSync脈衝和VSync脈衝，並檢測經過濾波後的信號中的HSync脈衝和VSync脈衝；度量提取電路，用來提取與被檢測的HSync脈衝和VSync脈衝的時序和寬度特徵相關的資訊；格式識別電路，用來根據提取出的資訊與預先確定的已知格式的特徵的比較來識別視頻信號的格式。

優選地，所述系統位於單個晶片上。

優選地，所述系統進一步包括用於在調節信號的偏置電平和增益電平之前對輸入信號進行濾波的低通濾波器。

優選地，所述系統進一步包括：用來檢測經第一偏置和補償電路調節後的輸入信號中的HSync脈衝和VSync脈衝的第一同步脈衝檢測電路，和用來檢測經過濾波後的信號中的HSync脈衝和VSync脈衝的第二同步脈衝檢測電路；用來提取與被第一同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時序和寬度特徵相關的資訊的第一度量提取電路，和用來提取與被第二同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時序和寬度特徵相關資訊的第二度量提取電路；用來根據提取出的與被第一同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時間和寬度特徵相關的資訊與已知的第一格式的特徵的比較來識別視頻信號的格式的第一格式識別電路，和用來根據提取出的與被第二同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時間和寬度特徵相關的資訊與已知的第二格式的特徵的比較來識別視頻信號的格式的第二格式識別電路。

優選地，所述已知的第二格式包括標準清晰度格式。

優選地，所述系統進一步包括用來在第一格式識別電路識別出的格式和第二格式識別電路識別出的格式之間進行仲裁的格式仲裁器。

優選地，所述預先確定的特徵包括與不同的格式所使用的HSync脈衝的極性、VSync脈衝的極性、掃描線長度、每場的掃描線數目以及不同的格式是否採用逐行或隔行掃描相關的資訊。

優選地，所述視頻信號是從標準清晰度ATSC視頻信號和高清晰度ATSC視頻信號中選擇出的，所述格式識別電路進一步根據提取出的資訊確定信號的格式是對應於標準清晰度信號還是ATSC信號。

根據本發明的一個方面，本發明提供了一種自動識別視頻信號的格式的系統，所述視頻信號包括HSync脈衝、VSync脈衝和視頻顯示資料，所述系統包括：第一偏置和補償電路，用來接收視頻信號並調節該信號的偏置電平和增益電平，以使調節後的輸入信號的最小和最大電平符合預先確定的最小和最大電平；第二偏置和補償電路，用來接收視頻信號並調節該信號的偏置電平和增益電平，以使調節後的輸入信號的最小和最大電平符合預先確定的最小和最大電平；濾波器，接收經第二偏置和補償電路調節後的輸入信號，並經調諧後根據預先確定的接收信號內的HSync脈衝寬度來對接收信號濾波；用來檢測經第一偏置和補償電路調節後的輸入信號中的HSync脈衝和VSync脈衝的第一同步脈衝檢測電路，和用來檢測經過濾波後的信號中的HSync脈衝和VSync脈衝的第二同步脈衝檢測電路；用來提取與被第一同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時序和寬度特徵相關的資訊的第一度量提取電路，和用來提取與被第二同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時序和寬度特徵相關資訊的第二度量提取電路；用來根據提取出的與被第一同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時間和寬度特徵相關的資訊與已知的第一格式的特徵的比較來識別視頻信號的格式的第一格式識別電路，和用來根據提取出的與被第二同步脈衝檢測電路檢測的HSync脈衝和VSync脈衝的時間和寬度特徵相關的資訊與已知的第二格式的特徵的比較來識別視頻信號的格式的第二格式識別電路。

優選地，所述第一格式識別電路識別高清晰度ATSC視頻信號的格式，所述第二格式識別電路識別標準清晰度ATSC視頻信號的格式。

可由無線電磁信號或有線傳輸(例如，來自視頻磁帶記錄器或來自個人電腦的處理器)的類比視頻信號攜帶著視頻顯示資料，該視頻顯示資料將被轉換成顯示裝置上的視頻圖像。視頻信號還攜帶有其他資訊，告知顯示硬體一幀的顯示何時結束，下一幀何時開始，以及幀內一行掃描線的顯示何時結束，下一掃描線何時開始。此資訊可以垂直同步(“VSync”)脈衝和水平同步(“HSync”)脈衝的形式給出。不同視頻格式信號具有不同的VSync和HSync脈衝時序和寬度特徵，因此，精確地檢測VSync和HSync脈衝的時序和寬度特徵便可用來自動確定視頻信號的格式。

圖1是自動識別出類比視頻輸入信號102的格式並根據識別出的輸入格式輸出視頻信號給顯示裝置104的系統100的結構示意圖。輸入信號102發送到格式識別模組106，其可自動識別出輸入的格式並將識別出的格式傳送到處理器108。處理器108配置視頻解碼器(“VDEC”)110來處理輸入信號102並以與顯示裝置104相容的格式輸出一輸出信號112給顯示裝置104。輸出信號112可選地被一個或更多額外的視頻處理器114處理。

表1(見下文)展示了17種不同的先進電視系統委員會(“ATSC”)類比視頻格式並給出了每種格式的特徵資訊。表的第一列列出了格式的名字。表的第二列列出了視頻輸出的幀率，此處的幀率是用每秒的時鐘周期(Hz)來測量的。使用60Hz幀率的逐行掃描或30Hz的隔行掃描的格式通常適用於美國，使用50Hz幀率的逐行掃描或25Hz的隔行掃描的格式適用於歐洲。第三列列出了“像素時鐘”(“pixel clock”)值，也就是顯示各個像素的速率，以MHz為單位。像素時鐘的值等於幀率和每條掃描線上的像素個數(列在第四列)以及每場的掃描線的條數(列在第七列)的乘積。第六列列出了掃描線周期，是對顯示一條掃描線所需的時間(以微秒為單位)的度量，第九列是“掃描線的長度”，是顯示出一條掃描線所需的108MHz的時鐘周期的個數。第五列列出了“同步時間”(“sycn time”)，它是對顯示每條掃描線(一般是在掃描線的開始或結束)時HSync脈衝所佔據的時間的度量，此值以像素時鐘(第三列)的數目給出。第八列列出了“同步寬度”(sync width)，它是以恒定的測量單位(108MHz時鐘周期)度量的“同步時間”。因為至少一個獨立於像素時鐘的參數可將表1中的特定格式與列出的所有其他格式區別開來，對表1中給出的參數的測量可用來唯一地標識出表1中展示的17種不同的ATSC視頻格式。

表2(見下文)展示了32個不同的用來顯示個人電腦(“PC”)視頻格式的類比信號視頻格式並提供了與表1中給出的相似的關於每種格式的資訊。此外，表2有兩列列出了視頻信號的VSync和HSync脈衝的極性。不同的格式可基於這些Sync脈衝的極性進行分組。例如，VSync和HSync脈衝的極性均為負的PC格式屬於第一組。VSync脈衝的極性為正而HSync脈衝的極性為負的PC格式則屬於第二組。VSync和HSync脈衝的極性均為正的PC格式屬於第三組。VSync脈衝的極性為負而HSync脈衝的極性為正的PC格式則屬於第四組。表2中列出的參數的不同值使得每個PC格式可被唯一地識別出。具體而言，表1和2中列出的不同格式可根據它們是否是ATSC格式或PC格式、HSync和VSync脈衝的極性(對於PC格式來說)、掃描線/場的個數、掃描線的長度、格式是否是逐行或隔行格式以及格式中所使用的HSync的Sync寬度來識別出。

圖2是自動識別類比視頻輸入信號的格式的格式識別模組106的結構示意圖。模組106用於在系統時鐘對信號進行採樣時，根據從輸入視頻信號的HSync和VSync信號提取出的資訊來識別視頻信號格式。該輸入到模組106的視頻信號可具有多種不同的格式。如果輸入信號是PC格式，關於供顯示的圖像的資訊、關於HSync脈衝的資訊和關於VSync脈衝的資訊被輸入在不同的掃描線上。在此種情況，相對直接地提取出相關的HSync和VSync脈衝的資訊。HSync信號202和VSync信號204可通過多工器206發送到度量提取模組208，提取出關於HSync和VSync脈衝的相關資訊，以用來表徵輸入信號的格式。在這些度量被提取出來之後，它們被輸入到格式識別模組210中，在此模組中根據提取出的度量確定輸入的格式。

然而，輸入信號也可以是複合同步(CSync)信號，在其中視頻顯示資料、HSync脈衝和VSync脈衝都嵌入在單個信號中(例如，在ATSC格式中常有的)。區分CSync信號中的不同的同步類型及其時序要比與PC格式有關的用專門的HSync和VSync信號更為困難。CSync信號(即包括有視頻顯示資料、HSync脈衝和VSync脈衝的信號)即可用於分量(component)視頻信號又可用于複合(composite)視頻信號，其中，分量信號指包括一種顏色的視頻顯示資料的信號，複合信號指包括有編碼了三色空間視頻顯示資料的資訊的信號。因此，複合同步信號(CSync)是指HSync資料、VSync資料和一些視頻顯示資料的合併，但CSync信號可與分量(即一種顏色)視頻信號或複合(即三種顏色)視頻信號一起使用。格式識別模組106針對分量信號和複合信號以類似的方式工作。

為了從相對高雜訊的CSync信號(例如，標準清晰度(“SD”)信號)提取此資訊，格式識別模組106可類比VDEC前端的功能來識別和表徵嵌入在CSync中的HSync和VSync脈衝。例如，模組106可用DC還原(“DCR”)模組214來對輸入信號的偏移進行正規化，可用自動增益控制(“AGC”)模組對信號的增益進行正規化，並可通過用匹配濾波器對該信號執行準PLL鎖定來鎖定到CSync信號中的HSync分量。對於高雜訊的CSync信號，可在將經正規化的信號傳送給匹配濾波器之前，使用SD-AGC模組216對該信號的增益進行正規化。然後，將經正規化和濾波後的信號通過閾值檢測器218(也稱為限幅器)來檢測到HSync和VSync脈衝。一旦Sync脈衝被檢測到，在度量提取模組220中提取出有關Sync脈衝的度量，並且輸入信號的格式可在格式識別模組210中根據提取出的度量來確定。

然而，為了從相對較低雜訊的CSync信號中提取相關的資訊，在DCR模組中對該信號的偏移進行了正規化之後，可在將經正規化的該信號傳送給識別Sync脈衝的限幅器224之前，將該信號發送到Gen-AGC模組222中對其增益進行正規化。一旦Sync脈衝被檢測到，在度量提取模組208中提取出有關Sync脈衝的度量，並且輸入信號的格式可在格式識別模組210中根據提取出的度量來確定。

由於很難事先確定CSync信號是高雜訊還是低雜訊信號，並且由於信號的雜訊水平可改變，所以將CSync信號既發給包括SD-AGC模組216的高雜訊通路，也發給包括Gen-AGC模組222的低雜訊通路，並且根據每個通路中執行的分析進行格式的識別。最後，格式仲裁器226在兩個通路識別出的格式之間仲裁。仲裁結果的格式就輸出到寄存器228，以供視頻信號處理軟體使用。

為了提取表徵CSync輸入信號212的有關HSync和VSync脈衝的資訊，需要識別出嵌入在輸入信號中的Sync脈衝。例如，如圖3所示，輸入信號包括Sync脈衝，其顯示為輸入信號中的周期性負極性脈衝，具有一定的幅度和寬度。Sync脈衝的幅度定義為基線消隱電平和最大負尖峰電平之間的幅度。在Sync脈衝之間，輸入信號包含有輸出給顯示裝置104的視頻顯示資料。輸入視頻信號內的Sync脈衝的幅度和尖峰電平可不經正規化處理，因此在從信號中提取HSync和VSync度量之前，其可用於通過DCR電路214來正規化尖峰電平和通過AGC電路216和/或222來正規化消隱電平。例如，在一個實施中，當類比輸入信號以108MHz的時鐘頻率採樣並且信號的幅度被數位化成256個電平時，尖峰電平可正規化成大約16個單位的幅度，消隱電平可被正規化成具有240個單位的電平。

參考圖2，當CSync信號輸入到格式識別模組106時，該信號可發送到低通濾波器(“LPF”)230，其可用來清除類比 CSync輸入。LPF 230可以是具有固定係數的無限脈衝回應濾波器(“IIR”)。LPF的一個例子的頻率回應在圖4中畫出，此處的x-軸以108MHz採樣率為單位，y-軸的衰減以分貝為單位。

在通過LPF 230之後，CSync信號的尖峰電平在尖峰測量電路232中測出，DCR電路214用來正規化CSync信號的偏置電平，如圖2中的左上部所示。如下面將要更詳細描述的，DCR電路214輸出類比誤差信號，也就是“拉上/拉下”信號，反饋給輸入的CSync信號212的類比形式來將輸入信號的基線驅動到目標值，同時格式識別模組106識別出CSync信號的格式。為了從CSync信號212提取出關於Sync脈衝的資訊，格式識別模組106調準輸入信號(也就是，設定偏置電平)以使尖峰電平略高於零。然而，參考圖1，在確定了輸入信號的格式之後，當VDEC 110對信號解碼時，VDEC 110調準輸入信號，以使消隱電平處於期望值，因此在Sync脈衝之間出現的視頻顯示資料具有最大的解析度，但這也導致尖峰值不是處於略高於零處。因此，處理器108可配置系統100，使格式識別模組106能控制輸入信號的DCR值，直至信號格式被識別出，並且一旦格式被識別出，DCR值的控制就轉交給VDEC 110。

在格式識別過程中，格式識別模組106識別出尖峰電平，此操作可以在不知道輸入格式的情況下進行，因為尖峰值給出了信號的局部最小值。為了減輕識別尖峰值時雜訊的影響，可將CSync信號如上所述那樣通過LPF 230，濾波器的輸出可經過32採樣移動平均器，局部測量到的最小值可在一個可編程延遲(例如，大約32k個採樣)之後消除掉。

輸入信號的尖峰值可通過比較信號的局部最小值和平均器的輸出來確定。局部最小值可以穩定的方式重置來捕捉信號的尖峰電平中的任何漂移。結果得到的尖峰電平然後可用來調節DCR值，並可從輸入的CSync信號212中將其減去。不管是 VDEC 110還是格式識別模組106在控制DCR值，此相減將使信號偏移到確定的尖峰值周圍。

在一個實現中，如圖5所示，可用局部最小(local_min)502和在前最小(prev_min)504兩階浮點運算(flop)來測量尖峰值，以便重置最小值而沒有任何暫態峰值。從local_min浮點運算502輸出的信號可跟蹤輸入採樣樣本的最小值。在每個可編程延遲周期過去之後(例如，每32k個樣本之後)，系統可將local_min浮點運算502的輸出移到prev_min浮點運算504，用最近的採樣樣本的值來覆蓋local_min的值。這種尖峰值的“消除”(“flushing”)意味著每n條掃描線便更新一次尖峰值，此處的n取決於格式，但總是大於1。

因此，圖6展示了簡化的示例中兩階“消除”的效果。在圖6中，輸入信號以實線表示，local_min浮點運算的輸出用虛線表示，prev_min浮點運算的輸出以點劃線表示。雙點劃線表示回應輸入和消除尖峰(flush_tip)命令而輸出的最小值。為了清楚起見，這些線相互之間在垂直方向上偏移開。具體而言，輸入信號(實線)在垂直方向上偏移3個單位，local_min浮點運算的值(虛線)偏移2個單位。prev_min浮點運算的值(點劃線)偏移一個單位。

local_min的值設定為每次消除尖峰時輸入信號的瞬時值，然後又穩定為輸入信號的實際尖峰值。local_min的值的穩定被輸出的最小值(雙點劃線)所抑制，因為輸出的最小值總是小於local_min的值和prev_min的值。prev_min的值給出穩定的預設值，因為它已經穩定下來。注意，在第二和第三flush_tip箭頭之間的這種情況下，prev_min的值使尖峰值過度偏移。這即可以幫助消除雜訊的影響，也可迫使prev_min的值滯後於尖峰值的總上升趨勢。任意一種情況下，此影響一直持續，直到下一個flush_tip脈衝。應該注意到，圖6是示意圖，在實際中，flush_tip可分佈在比圖6中示出的幾個尖峰值更多尖峰值上。

圖2左上方的DCR模組可接收尖峰值並產生拉上/拉下信號，來正規化輸入信號的偏置。圖7是DCR模組的更詳細的模組示意圖。如圖7中所示，接收到測得的尖峰值702後，將其與參考值704相比較，尖峰值與尖峰參考值(tip ref)之間的差值在比較器706中比較，輸出誤差信號708，該信號在調整器(scaler)710中調整後，在每個“尖峰消除”周期輸出到IIR濾波器712(例如，用圖5中的測量尖峰模組所使用的同樣的控制信號714)。IIR濾波器712將反饋信號平滑化，使尖峰值等於尖峰參考值。脈衝寬度調制器(“PWM”)716可根據IIR濾波器712輸出的誤差信號的指示產生拉上脈衝或拉下脈衝，並且拉上/拉下脈衝的持續時間用IIR濾波器712輸出的信號的幅度來定義。拉上信號或拉下信號然後從DCR模組214輸出並反饋回CSync輸入信號的類比輸入中，用來將輸入信號的偏置驅動到一個電平，使得測得的尖峰值等於尖峰參考值。

經過尖峰正規化的信號然後傳送給圖2所示的Gen AGC模組222和SD AGC模組216，此處進行增益正規化來確保尖峰電平和消隱電平之間的幅度被標準化。如圖8所示，格式識別模組可通過將較低值範圍分成一系列的段(bin)然後確定每個段中信號出現的次數來測量sync電平。段的分佈可用來識別尖峰電平和消隱電平。AGC模組222和216可用來縮放信號來達到定義的段分佈。圖8示出了疊加于段分佈範圍上的示例波形。右側是落入每個段中的採樣樣本的分佈圖。

圖9是“Gen AGC”(一般AGC)模組222和“調節增益”模組902的示意圖，其用來維持段計數，並且可用來識別出尖峰電平和消隱電平之間的段的數目，這在圖8中已有描述。一般AGC模組222被分成三級。第一級904接收當前輸入信號906，該輸入信號的偏置電平已通過偏置電平電路908、乘法器910、偏置補償電路912調節成零上16個單位。第二級914求出輸入信號906所處的段，來確定當前的消隱電平和計算誤差信號，該誤差信號輸出到第三級902中進行累加和鉗位，以用於縮放調整該輸入信號。第三級902可接收誤差信號，並將其乘以乘法器916中的縮放調整信號。

“Gen AGC”模組222和“調節增益”模組902可得到合適的增益，以用類比信號的統計值來適當地縮放輸入信號，這是通過將CSync信號的幅度劃分為多個離散的段來實現的，段的數量為NUM_OF_SBINS(例如，選用12個)。每個段(例如，“bin_acc[j]”)可將一定的最小和最大電平之間的輸入CSync幅度電平累加，其中最大電平減去最小電平的值便是通過參數預先定義的，即“SBIN_WIDTH”(例如，名義上取成32個單位)。累加CSync信號幅度電平的演算法可用下面的虛擬碼描述：

然後，可得到包含非零值的最小段索引(即第一非零索引first_nzero_index)和包含最大值的段索引(即最大值索引max_index)。此後，包含消隱電平的段索引(即消隱索引 blank_index)可根據下列虛擬碼的指令來得到：如果需要的話，根據下列虛擬碼的指令，可將這些段正規

如果到達累加器窗口的末端，則可將每個段的當前值緩存起來。

用此調整方法，可定義具有16個單位電平值的合適的尖峰，並可定義具有240個單位電平值的合適的消隱電平。因此，所有的尖峰可累加到bin_acc[0]並且所有的消隱電平累加到bin_acc[7]，假定SBIN_WIDTH=32。這種條件產生了一種簡單的方法來確定“agc_gain”的值，如下列虛擬碼所表示的：

因此，在“穩態”，累加尖峰電平的第一非零索引的值，應當是0，並且累加消隱電平的消隱索引的值應當是7。採用分段的概念，這些技術可擴展來計算粗略的DCR值以用來設定信號的偏置量，如上所描述的。DCR值可通過設置dcr_offset=dcr_offset+(average(tip)-16)×DELTA_DCR在稱為dcr_offset的寄存器內累加，此處，DELTA_DCR名義上選為0.0004(即，約為1.6×2^-12 )。

局部的AGC回路可用來調節採樣的CSync信號的幅度，然後對其進行分析以用於識別信號的格式。為了建立此回路，計算出進入的CSync採樣樣本的柱狀圖，所有的進入的信號的樣本被分類到預先定義的多個級(即段)當中。接下來，期望的AGC條件便是其內的尖峰值接近零(例如，大約16個單位)而消隱電平接近於最大值(例如，當最大信號電平是256單位時為240個單位)的那一個。例如，如果進入的樣本被分到12個段中(bin_acc[0]至bin_acc[11])，且每個段是32個單位寬，那麼所有的尖峰值可在bin_acc[0]當中累加，該段將電平在[0,31]之間的所有採樣樣本都累加起來。類似地，所有的消隱電平可累加到bin_acc[7]中，該段將在[224,255]之間的所有採樣樣本都累加起來。然後，包含尖峰值的段被識別為包含非零內容的第一段，其索引值可設定為第一非零索引(first_nzero_index)變數。最終在穩定狀態，第一非零索引由於DCR模組的調節而等於0。

然後，包含消隱電平的段可根據下列規則來識別出：

最後在穩定狀態，blank_index的值將等於BLANK_LEVEL變數的值。

變數BLANK_THRESHOLD定義出對應於消隱電平的輸入信號的最小樣本數。在國家電視系統委員會(“NTSC”)格式的信號情況下，此值不能小於每條掃描線的“前沿”(front porch)和“後沿”(back porch)的組合長度。一條掃描線的信號的“前沿”部分是插入在視頻資料的每條掃描線的末端和下一個HSync脈衝的開始邊沿之間的一段短暫的周期(例如，大約1.5微秒)。它的目的是為了穩定在較舊的電視機中電壓電平的穩定，防止在圖畫掃描線之間的干擾。掃描線的“後沿”是指每條掃描線內在HSync脈衝的結束端(上升沿)和有效視頻資料的開始端之間的部分。後沿最初是設計來使早期電視內的慢的電子元件能夠回應同步脈衝並準備好有效掃描線周期。因此，在NTSC信號的情況下，BLANK_THRESHOLD等於大約6.5微秒，或大約為108MHz採樣時鐘的702個樣本乘上發生累加的掃描線的數目(ACC_WINDOW設定來定義的)的值。

使用這兩個識別出來的段，可按如下控制AGC回路：agc_gain=agc_gain+DELTA_AGC*(BLANK_LEVEL- (blank_index-first_nzero_index))，此處的DELTA_AGC是預先定義的標量回路增益。為了確保沒有段溢出，可周期性地對各段進行正規化處理。

控制AGC功能的寄存器可根據下面的表3的欄位描述的來定義。

儘管上面參考圖8和圖9描述的一般的AGC演算法和技術足夠用於乾淨的和低雜訊信號，但它們會由於具有太大雜訊或失真的信號以及標準清晰度(“SD”)信號(例如，表1中列出的格式576i、288i、480i和240i)而產生誤判。

因此，除了傳送給圖2中的Gen AGC模組222，經尖峰正規化的CSync信號也發送到圖2中展示的包括SD專用AGC模組232，其包括有SD AGC模組216和匹配濾波器模組234。SD專用AGC模組232可用來在分析信號以提取用來識別信號格式的參數之前，對高雜訊的輸入CSync信號進行調節。

SD專用AGC模組232假定CSync輸入具有與SD信號相關的HSync寬度。例如，如表1所示，每個SD格式，但除開別的格式，具有504個時鐘周期的HSync寬度。如果此假定是錯誤的，信號應該由經過Gen AGC模組222的一般AGC通路進行處理。然而，如果假設是正確的話，便可使用SD專用AGC模組232實現更精確的消隱電平測量和調整，因為匹配濾波器可鎖定在HSync脈衝內的資訊上而拒絕HSync脈衝之間的信號。

如圖10中所示，SD AGC模組216可使用對HSync寬度和回掃區(fly back region)的已知限制，通過延遲信號並將其與自身相加，使HSync尖峰與消隱電平重疊。在圖10中，輸入信號1002可用延遲模組延遲來產生延遲信號1004，延遲信號1004在求和電路1006中與輸入信號1002相加來產生組合信號1008。當延遲信號1004的尖峰值與未延遲的輸入信號1002的消隱電平重疊時，所產生的組合信號波形1008出現最小值並從寄存器1010中輸出。因為尖峰值可被圖2的“測量尖峰”模組236確定，如在上面結合圖5-圖7更詳細描述的那樣，通過簡單地將組合信號1008的最小值中減去已知的尖峰值然後與預期的參考消隱電平值進行比較，便可推出消隱電平值。然後，可調節增益來正規化消隱電平，使其等於預期的參考消隱電平。

圖2中所示的匹配濾波器的頻率回應可基於對NTSC信號、隔行掃描線(“PAL”)信號和順序傳送彩色與存儲(“SECAM”) 信號的“理想”的HSync光柵的假設來定義，其中HSync脈衝寬度是512個採樣(以108MHz的時鐘提供的採樣率)。如圖11所示，當掃描線中對應於HSync脈衝的部分乘以1，而掃描線中非-HSync的部分乘以0時，匹配濾波器的輸出減少到512個採樣的移動平均值(running average)。因此，通過匹配濾波器之後，Sync脈衝可很容易地從CSync信號中識別出來。

因此，如上所解釋的，輸入的CSync信號可認為屬於以下兩類中的一種：高雜訊或低雜訊的SD信號(例如，表1中列出的格式240p、480i、288p或576i所定義的)；或低雜訊的ATSC信號(例如，表1中列出的240p、480i、288p或576i格式所定義的)，其可以是SD或HD信號。圖2中給出了用於處理這樣的每一種情況的兩條通路：包括Gen AGC模組222和簡單的限幅器224以用於低雜訊信號的通路，和包括SD AGC模組222、匹配濾波器234和限幅器218以用於高雜訊信號的通路。

一旦低雜訊的情況被過濾和偏置(用DCR模組214和Gen AGC模組222)，可使用可編程限幅器電平來識別出CSync信號內的同步尖峰。對高雜訊信號的分析使用了如下事實：所有的可使用的格式針對同步寬度具有類似的或相同的時序。因此，與此HSync寬度匹配的固定採樣率的固定匹配濾波器可用來識別同步區。

圖2中的限幅器218和224可用來從低雜訊和高雜訊路徑中經正規化和濾波後的信號中檢測到同步脈衝。限幅器用作閾值檢測器，它們接收輸入信號並當輸入電平低於預先確定的閾值時輸出正的信號，否則將輸出電平設定為0。圖2所示的限幅器不區分HSync脈衝和VSync脈衝。然而，此分析可由圖2中所示的度量提取模組208和230來執行。

可從嵌入在CSync信號內的HSync和VSync脈衝中確定並可用來在格式識別模組240或242中唯一地識別格式的度量包括：HSync和VSync的極性(針對PC輸入)、HSync的寬度、掃描線的長度、掃描線/場的數目、場是逐行的還是隔行的。在計算每個度量時，可使用命中(一致)計數器，如果測得的度量與之前對同一度量的測量值一致的話計數器就遞增。一旦命中計數器超過了VALID_THRESHOLD值，該度量就被認為是鎖定了。如果命中計數器改變並低於INVALID_THRESHOLD值，每個度量都被認為是未鎖定的。因此，度量提取模組中設置有滯後器來維護度量的鎖定狀態，確保沒有過早建立鎖定狀態。

度量提取模組208和220可識別關於輸入信號的多個特徵度量。例如，HSync脈衝和VSync脈衝的極性可通過監測HSync和VSync掃描線的活動得到。同步尖峰極性可定義為顯示幀過程中使用時間少於45%的極性。其他的度量(即HSync的寬度、掃描線長度、掃描線/場的數目、場是逐行的還是隔行的)可通過監測直接來自數位H和V通道202和204(即對於表2所示的PC格式信號)或從一個同步檢測(限副器)子模組224或218的輸出的HSync和VSync脈衝來得到。確定HSync寬度和線長可由數位HSync或限幅器輸出直接給出。掃描線長度可通過測量兩個上升沿之間的距離來確定，並且HSync寬度可通過測量上升沿和下降沿之間的距離來確定。來自限幅器224的ATSC輸入信號可因YSync脈衝的“同步寬度”的增加而將VSync脈衝和HSync脈衝區別開來。VSync脈衝可以是一系列脈衝(例如，多於4個脈衝)，其中的每個脈衝比所建立的HSync脈衝寬度的若干倍(例如4倍)還長。或者，VSync脈衝可識別為比建立的掃描線還長的單同步脈衝。這些擴展的同步脈衝不會隨同步極性的改變而相混淆，因為ATSC CSync信號具有固定的極性。每一場的掃描線的數目是通過用建立的掃描線長度去除兩個VSync(場長度)之間的採樣個數來計算得到的。顯示是逐行的還是隔行的，可通過計數每一場的第一VSync和第一HSync之間的採樣個數來確定。如果數目是穩定的，圖像就是逐行的，但如果數目發生改變，圖像就是隔行的。

圖12是度量提取模組的結構示意圖。沿著圖12的左側，從頂至下，是用於計數兩個HSync邊沿之間的時間的計數器1202(H計數)和用於計數兩個VSync邊沿之間的時間的計數器1204(V計數)。當邊沿檢測器1206或1208檢測到對應於HSync和VSync脈衝出現的每個邊沿時，用一個合適的值來比較掃描線長度度量模組1210、HSync寬度度量模組1212、幀長度度量模組1214或VSync寬度度量模組1216中之前的值，以確定測量值的一致性以及該值是否被“鎖定”。下面結合圖13會給出更詳細的解釋。圖12中餘下的部件用來處理VSync識別(對於ATSC輸入)、逐行/隔行的確定和最終的度量計算。

如圖12中所示，所有的計數都可依據採樣計數來衡量。場的長度容限可用n條掃描線長度作為單位(llng)。對於ATSC輸入信號，VSync輸入可被忽略，因為VSync信號是嵌入在分配給HSync輸入埠的CSync信號內的。因為HSync和VSync極性對於ATSC來說是已知的，因此這些埠對於NTSC輸入可以忽略。VSync寬度可用來測量VSync極性，但它不用於ATSC輸入。輸出度量可按如下計算：每幀的掃描線的數目通過flng除以llng來得到，即lines_per_f=flng/llng。HSync極性可通過比較hwidth和掃描線長度的一半來確定(HSync_polarity=hwidth<llng/2)，而VSync極性可通過比較vwidth和幀長的一半來確定(VSync_polarity=vwidth<flng/2)。從圖12中得到的各種度量的容限如下面的表4所示。

圖13展示了對於F_length或VSync_width(例如，圖13中識別為“X”度量)參數，新的度量值如何與前面的值相比較。注意，浮點運算使用了“負載”信號來簡化圖。圖13中的子模組1302接收兩個輸入：度量輸入1304，其提供新值；邊沿輸入1306，其觸發對新值的計算。該系統可以在“未鎖定”模式和“鎖定”模式下運行。在這些模式中，可將新值分別與之前的值或之前被定為“匹配”的n個值的平均值相比較，其中n可選擇為8、4或2。該平均值可用平均模組1308來計算。當新值位於舊參考值的容限範圍內就稱為存在匹配。“命中”計數器1309在每次匹配時遞增，在每次不匹配時遞減。第三個輸入即“溢出”1310可用來遞減該命中計數。此特徵僅被F_length度量用來確保恒定的輸入最終不鎖定F_length。通過如下面表5中所列出的寄存器設定來控制時，鎖定狀態可由命中計數器的值來定義。圖13中展示的子模組1312報告度量是否被鎖定，另一個模組1314報告匹配的發生。

圖14展示了略為不同的一個模組，用來將度量與前面的L_length和HSync_width參數值作比較。除了以下所述的以外，此圖類似於圖13。首先，圖14中沒有溢出邏輯。第二，命中計數器1402不是在邊沿更新的。代替的是，“匹配”測試的結果是在邊沿觸發的。之後，當“拍打”計數器(beat counter)1220(圖12中所示的)溢出時，匹配計數器1404的狀態可用來使命中計數器遞增(設定匹配)或遞減(清除匹配)。

參考圖14，為了分析VSync脈衝，我們注意到有兩種類型的ATSC VSyncs。標準的VSync可以有一系列的NUM_SERR連續鋸齒脈衝，其中鋸齒用下列測量到的值定義的，HSync width>SERR^* avg_HSync_width(hwidth)，此處NUMM_SERR是可編程的整數值(見圖14底部)。VCR VSync具有HSync width=NUM_LINE^* line_length(llng)，其可通過比較HCount值以及通過確定HSync輸入仍然為低來計算得到，此處的NUM_LINE是可編程的整數值(見圖14的頂部)。

“連續鋸齒脈衝”的含義是指計數鋸齒脈衝的數目而之間沒有一對HSyncs。這對於將HSyncs放在鋸齒脈衝之間的三層格式是必需的。圖15描述了如何用HSync和鋸齒累加器來維護這一計數。對於每個鋸齒脈衝，HSync累加器可清零而鋸齒累加器可遞增。基於每個“匹配的HSync”，HSync累加器遞增。如果HSync累加器的值達到2，鋸齒累加器的值就可清零。如果鋸齒累加器被允許累加到特定的NUM_SERR值，便可產生Std VSync信號。

可引入額外的狀態機來在VCR VSync脈衝和標準的VSync脈衝之間選擇，從而一旦遇到CR VSync脈衝，標準的VSync脈衝就被忽略，因為它們可招致雜訊猝發。應該繼續接收VSync脈衝，直到過了沒有VCR VSync脈衝發生的3個標準場長度。就此而言，可用標準的VSync脈衝來還原。圖16描述了在此情況下的期望的波形。如圖16所示，一旦檢測到VCR VSync脈衝，系統可斷言只允許YCR的模式，因為其將Vcount信號重置至零。每次出現額外的VCR VSync脈衝時， Vcount脈衝便可重置為零。Vcount信號對VCR VSync之間的採樣進行計數，並當Vcount超過了預定的數目(例如，6480000(0x62e080))時，VCR唯一模式被解除，從而允許標準的VSync脈衝來設定ATSC VSync。

輸入信號內的光柵類型可通過監測檢測到VSync脈衝和第一次檢測到HSync脈衝之間的時間來識別出來。該時間可通過獲取VSync脈衝之後的第一HSync脈衝的上升沿上的Vcount信號值來確定。算出此次測量和前次測量之間的差值，如果該差值在+/- 1/4掃描線的範圍內，光柵類型就被認為是逐行的。雖然此測量方法在偽流(trick stream)期間可能會錯誤地識別光柵類型，ATSC輸入的光柵類型的準確識別可推遲到VDEC處，因其具有更精細的場識別系統。

最終的度量可用類似於下面的表6展示的寄存器賦值來報告出來。該寄存器可雙緩衝並可在任何時刻被軟體讀取，並且每次檢測到VSync脈衝時都可更新該寄存器。

如上所描述的，一旦度量被測量到，該度量可用來識別輸入的類比視頻流的格式。格式識別可包括3個步驟：確定何時格式已經改變；查找新的格式；在用於低雜訊輸入信號的Gen-AGC路徑所識別出的格式和用於高雜訊信號的SD-AGC路徑所識別出的格式之間進行仲裁。

對於ATSC格式的輸入信號和PC格式的輸入信號，格式改變的定義是不同的。這些不同要求的基礎是，PC格式需要Sync極性值和光柵類型識別(即，逐行或隔行掃描)而ATSC信號不需要。因此，對於ATSC信號，如果掃描線長度和場長度都存在增益鎖定，然後掃描線長度或場長度失去鎖定，或當前度量不再匹配識別出的格式的話，可定義為ATSC信號存在格式的改變。對於PC信號，如果hwidth、掃描線長度vwidth、場長度和光柵類型存在增益鎖定，然後hwidth、掃描線長度、vwidth、場長度和光柵類型失去鎖定，或當前度量不再匹配識別出的格式，可定義為PC信號存在格式的改變。

如果格式的改變是由於上述的度量失去鎖定而造成的結果，該格式就被列為“MISSING_INPUT”。如果需要的度量被鎖住了，新的格式索引可通過比較當前度量和一列格式屬性(類似於下面的表7中所列出的值)來識別出。當前度量和一組屬性之間的第一次匹配可識別出一種格式。該格式索引被記錄下來並報告給軟體。另外，在本地複製該格式屬性以跟蹤與選定格式的後續一致性。如果沒有格式屬性組描述了當前的度量，該格式就被列為“UNKNOW”。

格式屬性表可存儲在記憶體中，並可通過FORMAT_START記憶體位址和FORMAT_COUNT數值來存取。FROMAT_COUNT=0可喚醒系統，表示沒有格式可比較。一旦軟體設定了表的值和記憶體指標，計數器就可設定為合適的值。

在決定查找新的格式時，通過表中的FORMAT_COUNT條目可獲得第一元素。如果屬性是非零的話，表中的每個屬性可與相應的度量做比較。如果對應於非零屬性的每個度量，位於該屬性的範圍內，則選擇的格式就是對的。完成了每個格式識別周期之後，可對表8的元素進行更新。

為了在高雜訊匹配濾波器路徑和低雜訊Gen AGC路徑中識別出的可能的格式之間仲裁，可使用圖2中的格式仲裁器244。如果在一段可編程的時間之後，度量提取模組208和220內提取出的度量仍然是未鎖定的，則輸入格式就可確定是“浮動輸入(floating input)”。如果度量鎖定了，格式仲裁器244通過基於存儲在記憶體中的可編程格式表的一系列比較來確定格式。格式識別可從記憶體中讀取一個條目，其列出了針對每個度量的值和容限。描述當前度量在定義的容限內的第一條目可識別為類比輸入信號格式。如果讀完整個表都沒有匹配的，則將當前的格式標記為“未定義的/無效的”。

如果高雜訊、匹配濾波路徑和低雜訊、Gen AGC路徑都產生了鎖定在某格式的度量的話，格式仲裁器244就選擇首先鎖定的格式來在系統100中使用。或者，在高雜訊、匹配濾波器路徑和低雜訊、Gen AGC路徑識別出的格式產生衝突的情況下，格式仲裁器244可選擇由預先確定的路徑識別出的格式。

在此描述的各種技術的實施例可以用數位電路實施，或者用電腦硬體、韌件、軟體及其組合來實施。實施例可作為電腦程式產品來實施，也就是，可觸知地嵌入在資訊載體中(例如，機器可讀存儲設備或者傳播的信號)的電腦程式，用於被資料處理設備執行或者控制資料處理設備的操作，所述資料處理設備是例如可編程處理器、電腦、或者多個電腦。電腦程式，如上所述的電腦程式，可以以任何形式的編程語言編寫，包括編譯或解釋語言，且可以以任何形式使用，包括例如獨立程式，或者模組、元件、副程式或適於在計算環境中使用的其他單元。電腦程式可被用於在一個電腦或者多個電腦上運行，所述多個電腦可以位於同一地點或者分佈在多個地點並通過通信網路交互通信。

方法步驟可以由一個或多個可編程處理器執行，該可編程處理器運行電腦程式，以通過對輸入資料進行操作並生成輸出資料來執行功能。方法步驟也可以由專用邏輯電路來執行，設備也可實施為專用邏輯電路，例如FPGA(現場可編程閘陣列)或者ASIC(專用積體電路)。

適於執行電腦程式的處理器包括，例如通用和專用微處理器，以及任何種類的數位電腦的任何一個或多個處理器。通常，處理器會從唯讀記憶體或隨機存取記憶體或兩者中接收指令和資料。電腦的元件包括用於執行指令的至少一個處理器以及用於存儲指令和資料的一個或多個存儲設備。通常，電腦也可包括一個或多個用於存儲資料的大容量存儲設備，或者可操作地連接到一個或多個用於存儲資料的大容量存儲設備，以從中接收資料或向其發射資料，所述大容量存儲設備是例如，磁片、磁光碟、或者光碟。適於包含電腦程式指令和資料的資訊載體包括所有形式的非易失記憶體，包括例如EPROM、EEPROM和快閃記憶體之類的半導體存儲設備，內部硬碟或可移動磁片之類的磁片，磁光碟，以及CD-ROM和DVD-ROM光碟。處理器和記憶體可以由專用邏輯電路來實施，或者結合到專用邏輯電路中。

為了提供與用戶的交互通信，可在以下電腦上實現：具有顯示設備例如陰極射線管(CRT)或液晶顯示(LCD)監視器，以顯示資訊給用戶；具有鍵盤和指示器件，例如滑鼠或跟蹤球，以供用戶提供輸入給電腦。其他的各種器件也可用來提供與用戶的交互通信，例如，提供給用戶的反饋可以是任何類型的感官反饋，例如，視覺反饋、聽覺反饋或觸覺反饋；來自用戶的輸入可以任何形式接收，包括聲音的、語言的或觸覺的輸入。

雖然在此已經描述了所述實施例的某些特徵，本技術領域的人員可以做出很多修改、替換、更改和等同。因此，可以理解，權利要求用於覆蓋落入本發明的實施例的實質範圍內的所有這些修改和更改。

100‧‧‧系統

102‧‧‧類比視頻輸入信號

104‧‧‧顯示裝置

106‧‧‧格式識別模組

108‧‧‧處理器

110‧‧‧視頻解碼器(VDEC)

112‧‧‧輸出信號

114‧‧‧視頻處理器

202‧‧‧水準同步(HSync)信號

204‧‧‧垂直同步(VSync)信號

206‧‧‧多工器

208‧‧‧度量提取模組

210‧‧‧格式識別模組

212‧‧‧複合同步(CSync)輸入信號

214‧‧‧DC還原(DCR)模組

216‧‧‧SD-AGC模組

218‧‧‧閾值檢測器

220‧‧‧度量提取模組

222‧‧‧Gen-AGC模組

224‧‧‧限幅器

226‧‧‧格式仲裁器

228‧‧‧寄存器

230‧‧‧低通濾波器(LPF)

232‧‧‧尖峰測量電路

502‧‧‧局部最小(local_min)

504‧‧‧在前最小(prev_min)

702‧‧‧尖峰值

704‧‧‧參考值

706‧‧‧比較器

708‧‧‧輸出誤差信號

710‧‧‧調整器(scaler)

712‧‧‧無限脈衝回應濾波器(IIR)

714‧‧‧控制信號

716‧‧‧脈衝寬度調制器(PWM)

902‧‧‧調節增益模組

904‧‧‧第一級

906‧‧‧當前輸入信號

908‧‧‧偏置電平電路

910‧‧‧乘法器

912‧‧‧偏置補償電路

914‧‧‧第二級

916‧‧‧乘法器

1002‧‧‧輸入信號

1004‧‧‧延遲信號

1006‧‧‧求和電路

1008‧‧‧組合信號

1010‧‧‧寄存器

1202‧‧‧計數器

1204‧‧‧計數器

1206、1208‧‧‧邊沿檢測器

1210‧‧‧掃描線長度度量模組

1212‧‧‧HSync寬度度量模組

1214‧‧‧幀長度度量模組

1216‧‧‧VSync寬度度量模組

1302‧‧‧子模組

1304‧‧‧度量輸入

1306‧‧‧邊沿輸入

1308‧‧‧平均模組

1309‧‧‧命中計數器

1310‧‧‧溢出

1312‧‧‧子模組

1314‧‧‧模組

1402‧‧‧命中計數器

1404‧‧‧匹配計數器

圖1是自動識別出類比視頻輸入信號的格式並根據識別出的輸入格式以輸出格式輸出視頻信號給顯示裝置的系統的結構示意圖；圖2是自動識別類比視頻輸入信號的格式識別模組的結構示意圖；圖3是包括有具有一定的幅度和寬度的同步脈衝(所示為輸入信號中的周期性極性脈衝)的輸入信號的示意圖；圖4是對輸入信號進行濾波的低通濾波器實施例的頻率回應曲線的示意圖；圖5是用於測量輸入信號的峰值(tip value)而同時允許重設最小值而不會出現暫態尖峰信號的電路的結構示意圖；圖6是輸入信號的峰值的二級消除(Flushing)的示意圖；圖7是用於還原輸入信號的DC值的DC還原模組的結構示意圖；圖8是通過將輸入信號的較低值範圍分成多個段(bin)然後記下在每個段中信號出現的次數來測量消隱電平(blank level)和尖峰同步電平(tip sync level)的示意圖；圖9是“一般自動增益控制”電路和“調節增益”電路的示意圖，通過維持段計數、識別出尖峰電平和消隱電平之間的值段的數量並調節輸入以定位消隱電平來匹配所需的性能，該電路用於將消隱電平箝至預定值範圍；圖10是輸入信號被延遲模組延遲之後與自身相加來產生組合信號的示意圖；圖11是輸入信號通過匹配濾波器的示意圖。

圖12是度量提取電路的示意圖；圖13是比較新度量值和之前的值的電路的示意圖；圖14是比較度量和之前的值的電路的示意圖；圖15是在脈衝之間沒有一對HSyncs的情況下如何保持多個鋸齒脈衝的數量的時序圖；圖16是如何將標準的VSync脈衝與VCR VSync脈衝區分開的時序圖。