TWI408833B - 發光元件之製造方法及發光元件 - Google Patents

發光元件之製造方法及發光元件 Download PDF

Info

Publication number
TWI408833B
TWI408833B TW098146286A TW98146286A TWI408833B TW I408833 B TWI408833 B TW I408833B TW 098146286 A TW098146286 A TW 098146286A TW 98146286 A TW98146286 A TW 98146286A TW I408833 B TWI408833 B TW I408833B
Authority
TW
Taiwan
Prior art keywords
substrate
plane
light
single crystal
layer
Prior art date
Application number
TW098146286A
Other languages
English (en)
Other versions
TW201041177A (en
Inventor
Kenji Isomoto
Chisato Furukawa
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201041177A publication Critical patent/TW201041177A/zh
Application granted granted Critical
Publication of TWI408833B publication Critical patent/TWI408833B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/44—Gallium phosphide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

發光元件之製造方法及發光元件
本發明係有關發光元件之製造方法及發光元件。
於GaAs基板上，將具有發光層之層積體進行結晶成長，在與GaP等所成之透明基板黏接之後，去除GaAs基板時，可得到降低在基板之光吸收的高亮度發光元件者。
將InGaAlP系半導體，層積於GaAs基板上之情況，例如使用從(100)面至[011]方向，或至[01-1]方向傾斜之基板時，提昇對於p形層之摻雜效率，且控制自然超晶格者乃成為容易。
更且，將黏接之GaP基板的傾斜配合GaAs基板的傾斜時，成為均一之黏接界面，改善電性特性者乃成為容易。GaP基板係於(100)或(111)之面方位，使用LEC(Liquid Encapsulated Czochralski：液相包縛柴式法)法進行結晶成長，在切斷的工程而傾斜於所期望之角度方向者則為一般。此情況，因摻雜之不純物乃從單晶塊的晶種側至尾端側而隔離之故，在傾斜切斷之晶圓，含有晶種部及尾端部之範圍近傍，有特性不佳增加的問題。
有著關於安定緊密於形成在基板上之磊晶成長層之黏接型基板及發光元件的技術揭示例(JPA2008－252151(Kokai))。在此例中，於第1之基板上，形成含有活性層之第1之磊晶層。另外，於第2之基板上，形成第2之磊晶層，與第1之磊晶層一體地接合。在此結合工程中，第1之基板的主面之中，對於(111)A面與(111)B面之中任一方優先出現的面而言，第2之基板的主面之中，接合(111)A面與(111)B面之中任一另一方優先出現的面。
但，即使如此作為，對於降低接合後之晶圓面內的特性分布之變動(不均)，亦不能說是充分。
如根據本發明之一形態，提供具備：準備將對於第1之面方位而言傾斜之方向，作為拉起方向，將拉起之單結晶單晶塊，對於前述拉起方向而言，切斷於略垂直之方向加以切成之第1之基板的工程，和準備具有與前述第1之基板的主面略平行之面方位的主面之第2之基板的工程，和結晶成長具有發光層於前述第2之基板的前述主面上之層積體的工程，和重疊前述層積體與前述第1之基板的前述主面側，進行加熱黏接之後，去除前述第2之基板的工程；前述第1之傾斜基板的前述主面之面方位乃從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一方，前述第2之基板的前述主面之面方位乃從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一另一方者為特徵之發光元件的製造方法。
另外，如根據本發明之其他之一形態，提供具備：從將對於第1之面方位而言傾斜之方向，作為拉起方向所拉起之單結晶單晶塊，對於前述拉起方向而言，切斷於略垂直之方向加以切成，摻雜Zn與具有較Zn濃度為低濃度之Si的基板，和具有與前述基板的主面略平行之面方位的主面乃與前述基板之前述主面側加以黏接，且具有發光層之層積體；前述層積體的前述主面之面方位乃成為從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一方，前述基板的前述主面之面方位乃成為從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一另一方，前述基板係可透過來自前述發光層的放出光者為特徵之發光元件。
另外，如根據本發明之又其他之一形態，提供具備：對於主面而言，於略垂直方向產生蝕坑列之基板，和具有與前述基板的前述主面略平行之面方位的主面乃與前述基板之前述主面側加以黏接，且具有發光層之層積體；前述層積體的前述主面之面方位乃成為從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一方，前述基板的前述主面之面方位乃成為從(100)面傾斜於[011]方向的面及從(-100)面傾斜於[0-1-1]方向的面任一另一方，前述基板係可透過來自前述發光層的放出光者為特徵之發光元件。
以下，參照圖面同時，對於本發明之實施形態加以說明。
圖1乃有關本發明之第1實施形態的發光元件之模式剖面圖。
於p型GaP等所成之第1之傾斜基板10之上方，結晶成長p型GaP等所成之黏接層12。另一方，n型GaAs等所成之接觸層20、n型InGaAlP所成之電流擴散層22、n型InGaAlP所成之包覆層24、InGaAlP所成之發光層26、p型InGaAlP所成之包覆層28、及p型InGaAlP所成之黏接層30乃構成層積體32。然而，導電型係不限於此，例如，作為n型GaP基板，將層積體之導電型作為相反亦可。
然而，在本說明書中，「傾斜基板」係作為表示從基板的主面之面方位乃如(100)、(110)及(111)之低層次的結晶面偏移之基板者。
另外，在本說明書中，「InGaAlP」係指以Inx (Gay Al1-y )1-x P(但，0≦x≦1、0≦y≦1)而成的組成式所示之化合物半導體材料，作為亦包含摻雜為了控制導電性之不純物元素之構成者。
層積體32之黏接層30，和設置於傾斜基板10之黏接層12乃在黏接界面46加以黏接。由AuGe等所成之n側電極40係設置於略同一尺寸之接觸層20的上方。另外，AuZn等所成之p側電極44係設置於傾斜基板10之背面側。由如此作為，經由注入至縱方向的電流，發光層26係可放出綠～紅色波長範圍之可視光。然而，傾斜基板10，並不限定於透光性，當做為透光性時，對於來自發光層26的放出光而言，可降低在基板之光吸收而放出高輸出於外部之故，更為理想。
作為具有透光性，III-V族所成之傾斜基板10，雖亦依存於發光波長，但亦可使用AlGaAs或AlAs等者。另外，作為層積體32係亦可使用AlGaAs或GaAs者。
層積體32係例如從(100)面方位至[011]之方向，結晶成長於具有第1之傾斜角的第2之傾斜基板的上方。於傾斜基板之上方進行結晶成長時，不純物之導入率則提昇，可作為高濃度等之不純物控制乃成為容易，且發光波長之控制乃成為容易之故而為理想。將InGaAlP系材料，結晶成長於GaAs基板等之情況，傾斜角度係數度以上為佳，而15度附近乃更佳。當傾斜角度乃過大時，結晶成長乃成為困難。
另一方，傾斜基板10係例如從(-100)面方位至[0-1-1]之方向，具有第2之傾斜角。結晶成長於傾斜基板10之上方的黏接層12亦可作為略同一之傾斜角。當第1之傾斜角，和第2之傾斜角之任一變大時，在界面的結晶性為混亂，界面阻抗則增大之故而並不理想。即，傾斜角的偏移為小者為佳，作為較1度為小者更佳。然而，傾斜角的偏移係表示面方位之偏移。在本說明書中，「略平行的面方位」係指：面方位之偏移乃較1度為小者。
另外，在晶圓狀態黏接傾斜基板10與層積體32之情況，未藉由黏接層而亦可進行黏接者。但，藉由黏接層12時，可在與異種材料之間更確實地進行黏接者。
圖2A~圖2D係有關本實施形態之發光元件的製造方法之工程剖面圖。
摻雜有Si等之n型GaAs等所成之第2之傾斜基板34係作為從使用just seed所拉起之單結晶單晶塊加以切片之構成，但作為從使用off seed所拉起之單結晶單晶塊加以切片之構成亦可。
第2之傾斜基板34係例如具有從(100)面方位至[011]之方向作為略15度傾斜之主面，並於此面，結晶成長由黏接層36、接觸層20開始之層積體32。結晶成長係可使用例如MOCVD(Metal Organic Chemical Vapor Deposition)法或MBE(Molecular Beam Epitaxy)法。MOCVD法之情況，於裝置內之加熱台，載置第2之傾斜基板34，在AsH3 環境中升溫至略730℃。
將AsH3 (胂)取代為PH3 (膦)，之後供給TMG(Trimethyl Gallium)、TMI(Trimethyl Indium)、及SiH4 (矽烷)時，形成Si摻雜InGaP所成之黏接層36。
接著，將PH3 取代為AsH3 ，之後供給TMG及SiH4 時，形成Si摻雜GaAs所成之接觸層20。
接著，將AsH3 取代為PH3 ，之後供給TMG、TMI、TMA、及SiH4 時，形成Si摻雜InGaAlP所成之電流擴散層22。
接著，經由使用DMZ(Dimethyl Zinc)而摻雜Zn之時，可將發光層26，包覆層28，及黏接層30作為p型者。如此作為而形成層積體32之後，在PH3 環境中進行降溫，下降至室溫之後，停止PH3 的供給，置換成氮氣而結束結晶成長工程(圖2(a))。
如此，當使用MOCVD法時，將發光層26作為MQW構造則為容易。經由作為MQW(Multiple Quantum Well)構造之時，發光波長之控制及動作電流的降低等則變為容易。
另一方，使用LEC法，例如將p型GaP單結晶單晶塊，在從(-100)面至[0-1-1]方向作略15度傾斜的面方向進行拉起。即，將單結晶單晶塊的拉起方向，作為從(-100)面至[0-1-1]方向作略15度傾斜的方向。此係可經由決定單結晶單晶塊之結晶方位的晶種(SEED)之面方位而控制。也就是，經由將晶種之從(-100)面至[0-1-1]方向作略15度傾斜的面方向，作為拉起方向之時，可使如此之結晶方位之單結晶單晶塊成長者。
然而，此情況，當控制Zn及Si之摻雜量時，可做成所期望之載體濃度。
經由將單結晶單晶塊，於與其拉起方向略垂直交叉之方向，進行切薄(切片)之時，可得到將從(-100)面至[0-1-1]方向作略15度傾斜的面方位作為主面之第1之傾斜基板10者。然而，第1之傾斜基板10係在基板(尺寸5mm×5mm)之中心，例如Zn濃度乃略8.0×1017 cm-3 、Si濃度1.0×1017 cm-3 。另外，經由渦電流法而測定時，p型載體濃度乃略7.5×1017 cm-3 。
將第1之傾斜基板10載置於MOCVD裝置內的加熱台，在PH3 環境中，升溫至730℃，供給TMG及DMZ時，可形成p型GaP所成之黏接層12者(圖2(b))。
將圖2(a)及圖2(b)所示之層積構造，使用超音波洗淨裝置等而進行洗淨之後，在略200℃中，晶圓狀態重疊進行加熱黏接(圖2(c))。此情況，黏接第1之傾斜基板10側之黏接層12的主面12a，和層積體32之主面32a。之後，在氫環境中，以略400℃進行60分鐘的熱處理工程時，黏接工程則結束。
接著，將黏接的構造，浸漬於氨水：過氧化氫水乃成為1：15之混合溶液(25℃)時，例如以60分可去除GaAs所成之第2之傾斜基板34。之後，在氫環境中，以700℃進行60分鐘的熱處理時，更可提昇層積體32與第1之傾斜基板10之黏接層12的黏接強度者。更且，當浸漬於鹽酸時，可去除黏接層36。
將第1之傾斜基板10進行研磨，將其厚度，如以虛線所示，例如作為200μm等(圖2(d))。更且，形成p側電極44及n側電極40，進行熱處理工程而形成電阻接觸層。經由切割而可得到圖1之發光元件者。
圖3(a)乃本實施形態之剖面圖、圖3(b)乃比較例之剖面圖、圖3(c)乃說明單結晶之概念圖、圖3(d)乃說明黏接面之剖面圖、圖3(e)乃有關本實施形態之單結晶之概念圖。
在圖3(a)之本實施形態的發光元件中，採用從使用偏位晶種而拉起之單結晶單晶塊所得到之基板10。
另一方，在圖3(b)之比較例的發光元件中，使用例如將(100)面，或(111)面之最佳面作為晶種而拉起之單結晶單晶塊，只傾斜所期望的角度於(-100)面至[0-1-1]之方向而切片之傾斜基板110(圖3(c))。對於傾斜基板110上係設置有黏接層112，在層積層132，和黏接界面146加以黏接。
拉起GaP單結晶單晶塊之情況，在單晶塊8之晶種側，尾端側，及外緣附近之範圍中，蝕坑密度(EPD)乃容易變高。因此，當使用蝕坑密度相對低之單結晶單晶塊8之中間部的範圍L1時，提昇晶圓內之晶片良品率者則變為容易。但，在傾斜進行切片之情況，使用迴避晶種側及尾端側之範圍L1時，可保持高的晶片良品率者，但使用之範圍乃L2減少。另外，在尾端範圍中，Zn濃度乃容易變高。
在本實施形態中，如圖3(e)，使用將對於(100)的面方位而言傾斜之方向所拉起之單結晶單晶塊，於略垂直於拉起方向之方向，進行切片而切成之第1之傾斜基板10。如此作為時，單結晶單晶塊之使用可能範圍係可加長L1之故，晶圓之產量則提昇。此情況，如圖3(d)，設置於第1之傾斜基板10之黏接層12之主面12a的面方位係與第1之傾斜基板10之主面10a的面方位略一致。另外，層積體32之主面32a的面方位係與第2之傾斜基板34之主面34a的面方位略一致。
第1之傾斜基板10之主面10a的面方位及黏接層12之主面12a的面方位係從(100)面傾斜於[011]方向的面方位及從(-100)面傾斜於[0-1-1]方向的面方位之任一方者為佳。另外，層積體32之主面32a的面方位係從(100)面傾斜於[011]方向的面方位及從(-100)面傾斜於[0-1-1]方向的面方位之任一另一方者為佳。經由如此之組合，改善摻雜控制性與發光特性之雙方者則成為容易。
一般，在如GaP或GaAs之III-V族化合物半導體，經由從單結晶單晶塊，將基板進行切片之角度，在晶種側的面與尾端側的面，表現於表面之元素乃有不同之情況。另外，對於不同之基板或成長於其上方的層之表面，亦表現有與基板略同一之面方位。即，任一方乃如為「傾斜於III族面的面」，任一另一方係成為「傾斜於V族面的面」。例如，在圖3(d)中，在第1之傾斜基板10之主面10a與另一方的面10b，顯現相互不同的「面」。另外，在第2之傾斜基板34中，亦在主面34a與另一方的面34b，顯現不同的「面」。
當相互重合如此不同的「面」而黏接時，III族與V族的比乃保持成略一定，降低懸浮鍵，在基板的全面成可均一地黏接，可降低界面阻抗的變動(不均)。
另外，由以下的方法，觀察蝕坑。首先，對於位向平面而言，平行地劈開晶圓時，其剖面係成為(01-1)面。接著，浸漬於氟酸、硫酸、及過氧化氫水的混合液，經由微分干擾顯微鏡而觀察其主面及(01-1)面。在圖3(a)之第1之傾斜基板10與圖3(b)之傾斜基板110中，未觀察到於在其主面之蝕坑密度顯著差異。另一方，在(01-1)面，在本實施型態中，如圖3(a)，觀察到三角錘狀之蝕坑列11係對於第1之傾斜基板10之主面10a而言，沿著略垂直方向，而在比較例中，蝕坑列111係對於傾斜基板110之主面110a而言，沿著對於垂直方向傾斜之方向，容易加以配列者。如此，經由觀察蝕坑的配列方向之時，可明確知道傾斜基板之單結晶拉起方向者。
圖4(a)係顯示本實施形態之光輸出的晶圓面內分布，圖4(b)係顯示比較例之光輸出的晶圓面內分布。X及Y係顯示在晶圓面中，相互垂直交叉之相對位置座標。另外，本實施形態及比較例均黏接「傾斜於III族面的面」與「傾斜於V族面的面」。
在使用於本實施形態之從單晶塊切片之晶圓中，5mm×5mm之範圍的略中心之Zn濃度係如根據、SIMS(Secondary Ionization Mass Spectrometer)分析，為8.0×1017 cm-3 。然而，另外，使用渦電流法而測定時，p型載體濃度乃略7.5×1017 cm-3 。如圖4(a)所示，使用此基板之本實施形態的發光元件之光輸出Po係最大值乃3.41mW、最小值乃3.15mW、平均值乃3.3mW、及標準偏差乃0.06mW。
另一方，使用在比較例之基板，係將使用拉起方位作為[-100]而拉起之最佳晶種的單晶塊，從(-100)至[0-1-1]方向作略15度傾斜切片之構成。從其單晶塊切片之5mm×5mm之範圍的略中心之Zn濃度係7.8×1017 cm-3 ，而Si濃度係1.0×1016 cm-3 。在本比較例中，無關未摻雜Si而認為檢測出Si之情況係因從使用於拉起工程之石英構件之混入(基板係從晶種側附近範圍加以切片)。另外，使用渦電流法而測定時，p型載體濃度乃7.5×1017 cm-3 。
如圖4(b)所示，使用此基板之比較例的發光元件之光輸出Po係最大值乃3.51mW、最小值乃2.88mW、平均值乃3.22mW、及標準偏差乃0.15mW。即，在比較例中，光輸出Po之變動(不均)為大，其標準偏差乃本實施形態之略2.5倍。
圖5(a)乃在本實施形態之一定動作電流的動作電壓之晶圓面內分布，圖5(b)乃在比較例之一定動作電流的動作電壓之晶圓面內分布。X及Y係顯示在晶圓面中，相互垂直交叉之相對位置座標。
如圖5(a)所示，本實施形態之動作電壓VF 的最大值乃2.306V、最小值乃2.239V、平均值乃2.273V、及標準偏差乃0.019V。另一方，圖5(b)之比較例之動作電壓VF 的最大值乃2.375V、最小值乃2.189V、平均值乃2.270V、及標準偏差乃0.049V。即，在比較例中，動作電壓的變動為大，其標準偏差係本實施形態之略2.6倍。
在本實施形態中，在第1之傾斜基板10與層積體32之黏接界面46，界面阻抗的不均係較在比較例之界面阻抗之不均為小。因此，在本實施形態中，在晶圓全體中，可更將動作電壓VF 作為均一，亦可降低光輸出Po之變動(不均)。
然而，經由偏位晶種拉起之單結晶單晶塊，即使為n型GaP，當黏接傾斜於III族的面與傾斜於V族的面時，亦可降低動作電壓及光輸出的變動。
即，經由圖2所示之製造方法，如圖4及圖5，降低特性變動，改善晶片良品率而提昇量產性，作為結果，價格降低乃變為容易。
圖6(a)係顯示比較例之光輸出變動的圖表，圖6(b)係顯示有關第2實施形態之發光元件的光輸出變動的圖表。在本圖中，縱軸係相對光輸出(%)，橫軸係通電時間(h)。
然而，在本實施形態中，層積體係作為與圖1所示之第1實施形態相同形狀，但第1之傾斜基板10之摻雜則為不同。
在圖6(a)之比較例中，所使用之傾斜基板係從使用最佳晶種所拉起之單結晶單晶塊之尾端側(圖3(c)之範圍T附近)加以切片。通常，在尾端側中，結晶缺陷為多，容易促進Zn之擴散。然而，Zn濃度係設定成1.5×1018 cm-3 及2.0×1018 cm-3 之2個。
在從尾端附近加以切片之基板中，從在拉起工程所使用之石英構件的Si之自動摻入為少，為實際SIMS之檢測界限以下。比較例之情況，經過1000小時之光輸出係下降至初期值之75~81%之範圍內。然而，對於2個的Zn濃度之間的差異，未看到明顯差別。
對此，發明者係在使用來自在圖3(c)之範圍S所示之晶種側的傾斜基板之發光元件中，即使蝕坑密度為高，亦得到光輸出下降少之見解。
在晶種側中，無關未摻雜Si，而從檢測出略1×1016 cm-3 之Si濃度的情況，認為Si對於Zn的擴散而言有抑制效果。
依據此見解，在第2實施形態中，對於第1之傾斜基板10係摻雜Zn和較Zn濃度為低濃度之Si。即，各使用Zn設定濃度乃1.5×1018 cm-3 ，且Si設定濃度1.2×1016 cm-3 的基板，和Zn設定濃度乃2.0×1018 cm-3 ，且Si設定濃度1.4×1016 cm-3 的基板。其結果，如圖6(b)，在經過1000小時，光輸出Po的變動係可縮小成初期值的±2%以下。然而，對於2個設定濃度之間的差異，未看到明顯差別。
圖7係顯示對於光輸出Po的Si濃度之依存性的圖表。縱軸係初期相對亮度，橫軸係Si濃度(cm-3 )。
Zn濃度係作為7.0×1017 cm-3 ，Si濃度係作為5.0×1016 cm-3 、1.0×1017 cm-3 、1.5×1017 cm-3 、及2.0×1017 cm-3 。光輸出Po(亮度)係Si濃度乃越低而越高，在1.5×1017 cm-3 與2.0×1017 cm-3 之間急遽下降。即，Si濃度係略1.5×1017 cm-3 以下者為佳。然而，在任何Si濃度，在經過1000小時之光輸出Po的變動係為小的±2%以下。即，將Si濃度，作為較在單結晶單晶塊拉起之自動摻入為高，且1.5×1017 cm-3 以下時，作為保持光輸出Po同時，控制光輸出下降，進而控制晶圓面內特性變動(不均)之發光元件則變為容易。
如根據第1及第2實施形態，提供降低界面阻抗值之變動，進而改善在晶圓面內之動作電壓VF 及光輸出Po等之變動的發光元件。以上之發光元件係可廣泛應用於照明裝置、顯示裝置、信號機等。
以上，參照圖面同時，已對於本發明之實施形態加以說明。但本發明則未加以限定於此等實施形態。關於構成本發明之單結晶單晶塊、基板、層積體、受主及供主等之不純物等之材質、尺寸、形狀、配置等，該業者即使有進行各種設計變更者，在不脫離本發明之主旨，均包含於本發明之範圍。
10．．．第1之傾斜基板
12．．．黏接層
20．．．接觸層
22．．．電流擴散層
24，28．．．包覆層
26．．．發光層
30，36．．．黏接層
34．．．第2之傾斜基板
32．．．層積體
40．．．n側電極
44．．．p側電極
46．．．黏接界面
110．．．傾斜基板
[圖1]乃有關第1實施形態的發光元件之模式剖面圖。
[圖2]乃有關本實施形態的發光元件之製造方法的工程剖面圖。
[圖3]乃說明傾斜基板的模式圖。
[圖4]乃光輸出之晶圓面內分布。
[圖5]乃動作電壓之晶圓面內分布。
[圖6]乃顯示在第2實施形態的光輸出變動之圖表
[圖7]乃顯示對於光輸出之Si濃度而言之依存性的圖。
10．．．第1之傾斜基板
12．．．黏接層
20．．．接觸層
22．．．電流擴散層
24，28．．．包覆層
26．．．發光層
30．．．黏接層
32．．．層積體
40．．．n側電極
44．．．p側電極
46．．．黏接界面

Claims (4)

  1. 一種發光元件，其特徵係具備：摻雜鋅、和較前述鋅之濃度為低，且具有1×1016 cm-3 以上，5×1017 cm-3 以下之濃度的矽之GaP基板、和至少具有形成於前述GaP基板之發光層，包含Inx (Gay Al1-y )1-x P(惟0≦x≦1、0≦y≦1)之層積體；前述GaP基板係可透過來自前述發光層之放出光。
  2. 如申請專利範圍第1項之發光元件，其中，前述GaP基板之導電型係p型者。
  3. 如申請專利範圍第2項之發光元件，其中，更具備設於前述GaP基板與前述層積體間之黏著劑。
  4. 如申請專利範圍第1~3項之任一項之發光元件，其中，前述GaP基板係傾斜基板。
TW098146286A 2009-03-17 2009-12-31 發光元件之製造方法及發光元件 TWI408833B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064651A JP2010219320A (ja) 2009-03-17 2009-03-17 発光素子の製造方法及び発光素子

Publications (2)

Publication Number Publication Date
TW201041177A TW201041177A (en) 2010-11-16
TWI408833B true TWI408833B (zh) 2013-09-11

Family

ID=42736740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146286A TWI408833B (zh) 2009-03-17 2009-12-31 發光元件之製造方法及發光元件

Country Status (3)

Country Link
US (1) US8629468B2 (zh)
JP (1) JP2010219320A (zh)
TW (1) TWI408833B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012087A1 (en) * 2006-04-19 2008-01-17 Henri Dautet Bonded wafer avalanche photodiode and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119191A (ja) * 1985-11-19 1987-05-30 Nec Corp 半導体結晶製造方法
US20020050601A1 (en) * 2000-10-31 2002-05-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same
US20020185648A1 (en) * 1999-06-09 2002-12-12 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624985A (en) * 1979-08-08 1981-03-10 Toshiba Corp Manufacture of gallium phosphide green light emitting element
JP2800954B2 (ja) * 1991-07-29 1998-09-21 信越半導体 株式会社 化合物半導体単結晶
US6005258A (en) * 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JPH11116373A (ja) * 1997-10-21 1999-04-27 Kobe Steel Ltd 低転位密度の化合物半導体単結晶及びその製造方法並びに製造装置
JP4635079B2 (ja) * 1999-06-09 2011-02-16 株式会社東芝 半導体発光素子の製造方法
JP2002111052A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体発光素子及びその製造方法
JP3737494B2 (ja) * 2003-06-10 2006-01-18 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP2007123435A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体発光素子およびその製造方法
JP4953879B2 (ja) * 2007-03-29 2012-06-13 スタンレー電気株式会社 半導体装置とその製造方法、及びテンプレート基板
JP5075786B2 (ja) 2008-10-06 2012-11-21 株式会社東芝 発光装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119191A (ja) * 1985-11-19 1987-05-30 Nec Corp 半導体結晶製造方法
US20020185648A1 (en) * 1999-06-09 2002-12-12 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof
US20020050601A1 (en) * 2000-10-31 2002-05-02 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
TW201041177A (en) 2010-11-16
US8629468B2 (en) 2014-01-14
US20100237366A1 (en) 2010-09-23
JP2010219320A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
USRE44215E1 (en) Semiconductor optoelectric device and method of manufacturing the same
US7033858B2 (en) Method for making Group III nitride devices and devices produced thereby
CN101379627B (zh) 发光元件
US7763907B2 (en) Semiconductor light emitting element
JP5021213B2 (ja) 発光ダイオード及びその製造方法
US20080230766A1 (en) Light emitting device
WO2008041521A1 (en) Light-emitting device
US8729598B2 (en) Light-emitting diode, method for manufacturing the same, and light-emitting diode lamp
WO2006129595A1 (ja) 発光素子の製造方法
KR20070006833A (ko) 반도체발광소자 및 조명장치
WO2003043097A1 (fr) Dispositif emetteur ultraviolet
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2007184352A (ja) 窒化物系化合物半導体素子用ウェハーの製造方法及び窒化物系化合物半導体素子用ウェハー
JP3264563B2 (ja) 半導体発光素子及びその製造方法
JPH11274560A (ja) 半導体素子およびその製造方法
JP2007173551A (ja) 発光ダイオード及びその製造方法
US7928447B2 (en) GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
JP6729275B2 (ja) 発光素子及び発光素子の製造方法
TWI408833B (zh) 發光元件之製造方法及發光元件
TWI389338B (zh) A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element
JP3541775B2 (ja) Ｉｉｉ族窒化物半導体発光素子用ウェハ、その製造方法およびｉｉｉ族窒化物半導体発光素子
JP4313478B2 (ja) ＡｌＧａＩｎＰ発光ダイオード
US9627578B2 (en) Epitaxial wafer for light-emitting diodes
EP2101361B1 (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
WO2005038936A1 (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees