TWI402852B - 卡片裝置 - Google Patents

卡片裝置 Download PDF

Info

Publication number
TWI402852B
TWI402852B TW094145271A TW94145271A TWI402852B TW I402852 B TWI402852 B TW I402852B TW 094145271 A TW094145271 A TW 094145271A TW 94145271 A TW94145271 A TW 94145271A TW I402852 B TWI402852 B TW I402852B
Authority
TW
Taiwan
Prior art keywords
voltage
internal
state
circuit
regulator
Prior art date
Application number
TW094145271A
Other languages
English (en)
Other versions
TW200636739A (en
Inventor
Hidefumi Odate
Atsushi Shikata
Chiaki Kumahara
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200636739A publication Critical patent/TW200636739A/zh
Application granted granted Critical
Publication of TWI402852B publication Critical patent/TWI402852B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Credit Cards Or The Like (AREA)

Description

卡片裝置
本發明關於記憶卡、IC卡、或具備以記憶卡功能及IC卡功能為代表之多功能的多功能卡等之卡片裝置適用的有效技術。
專利文獻1揭示作為外部電源之雙電壓對應之IC卡或記憶卡。於彼等，當由外部供給3.3V或5V之任一電壓時，若為5V則以調整器降壓至3.3V，若為3.3V則直接供給至內部電路。
專利文獻1：特開平6-333103號公報
專利文獻2：特開平9-231339號公報
本發明人檢討卡片裝置之低消費電力化。結果發現，卡片裝置之卡片控制器未進行來自主電腦之指令處理時，藉由設定卡片控制器之微電腦於睡眠狀態可達成待機模態(低消費電力模態)時之低消費電力化，但是，卡片裝置之待機模態時微電腦雖處於睡眠狀態，卡片控制器內部之調整器卻未停止動作導致消費該部分之電力。串聯(series)調整器之消費電力佔有待機模態之消費電力之大部分，因此串聯調整器未停止動作將妨礙低消費電力化 之實現。
本發明代表性目的之一為，縮小卡片裝置之低消費電力狀態中之消費電力。
本發明上述以及其他目的以及特徵可由本說明書之記述及圖面加以理解。
本發明之代表性概要簡單說明如下。
(1)卡片裝置，係具有：調整器、第1內部電路與第2內部電路；上述調整器，當上述外部電壓為高電壓時使其降壓產生之內部電壓供給至上述第2內部電路，當上述外部電壓為低電壓時以上述外部電壓直接作為內部電壓供給至上述第2內部電路，於第1內部電路被供給外部電壓作為動作電源，在一定期間無指令輸入時遷移至低消費電力狀態。卡片裝置，當遷移至上述低消費電力狀態時，停止上述調整器之動作之同時，抑制對上述第2內部電路之內部電壓之供給。
因此，於低消費電力狀態可抑制卡片裝置之調整器與第2內部電路中之電力消費。
本發明代表性之一具體形態為，當由低消費電力狀態回復動作狀態時，上述第1內部電路再度開始上述調整器之動作使對上述第2內部電路之內部電壓供給設為可能。 至少於該範圍內第1內部電路之動作為可以，其引起之電力消費極少。又，第1內部電路相對於上述高電壓之外部電壓亦需具備耐壓，因此通常其邏輯規模設為較小，因此第1內部電路之電力消費較少。
本發明代表性之另一具體形態為，上述調整器具有：電壓檢測電路，用於判斷外部電壓是否為高電壓；及基準電壓產生電路，用於產生對上述外部電壓降壓時使用之基準電壓；遷移至上述低消費電力狀態時之上述調整器之動作停止，係設定為上述電壓檢測電路與基準電壓產生電路之動作停止。
本發明代表性之另一具體形態為，上述第2內部電路具有微電腦，對上述低消費電力狀態之遷移，係以對上述微電腦之睡眠狀態之遷移作為觸發(trigger)。
於低消費電力狀態，上述第1內部電路係響應於指令輸入使上述調整器動作而再度開始對上述第2內部電路之內部電壓之供給。上述微電腦於睡眠狀態中藉由檢測出動作電源之供給而進行電源導通重置(power on reset)處理。
上述第1內部電路具有退避用記憶區域，將上述微電腦遷移至睡眠狀態時內部狀態之回復所需要之內部資訊，退避至上述退避用記憶區域。上述微電腦於電源導通重置處理中進行上述退避用記憶區域保有之必要之內部資訊的回復。可達成由睡眠狀態遷移至動作狀態所需要之時間之短縮。
(2)另一表現形態之卡片裝置為，當外部供給之外部電壓為高電壓時於調整器使上述外部電壓降壓產生內部電壓供給至內部電路，當外部電壓為低電壓時以上述外部電壓直接作為內部電壓供給至上述內部電路，在一定期間無指令輸入時遷移至低消費電力狀態。該卡片裝置，當由動作狀態遷移至低消費電力狀態時，停止調整器之動作之同時，停止對內部電路之一部分之電源供給，對內部電路之其他部分則以外部電壓直接作為內部電壓予以供給。
本發明代表性之一具體形態為，在由通常動作狀態遷移至低消費電力狀態時被停止電源供給的內部電路之一部分，包含有設定於睡眠狀態之微電腦。
上述內部電路之其他部分具有退避用記憶區域，將上述微電腦遷移至睡眠狀態時內部狀態之回復所需要之內部資訊，退避至上述退避用記憶區域。上述微電腦於電源導通重置處理中進行上述退避用記憶區域保有之必要之內部資訊的回復。
圖1為卡片裝置之一例之記憶卡之圖。如圖示之記憶卡(MCRD)1，係由：非揮發性記憶體、例如快閃記憶體(FLSH)3，用於儲存來自主電腦(HST)2之資料；及控制器(CTRL)4構成。上述快閃記憶體3具有多數非揮發性記憶電晶體可依臨限值電壓不同而進行資訊記憶，可以電氣方式進行例如，對非揮發性記憶電晶體之電荷儲存區域之選擇性電子植入，據以提升臨限值電壓的寫入，及由電荷儲存區域選擇性使電子移動至放出方向而降低臨限值電壓的抹除。上述控制器4，係進行與主電腦2間之介面控制、對快閃記憶體3之硬碟互換之檔案記憶體控制、及記憶卡1之動作模態控制等。
上述控制器4，係具有調整器(RGL)5，起動電路(STR)6，及邏輯部(LOG)7。起動電路(STR)6被設為第1內部電路，邏輯部(LOG)7被設為第2內部電路。
上述調整器5可為開關(switching)調整器或串聯(series)調整器。開關調整器需要具有容量成分與電抗成分之故電路規模較大，但電壓產生效率高，相對地，串聯調整器僅由半導體元件構成，電路規模較小，但電壓產生效率低。特別是串聯調整器之內部漏電流較大之故，待機動作時輸出電力處於較小狀態，內部漏電流對於挑/之消費電流成為支配者。
上述介面控制與模態控制由起動電路6及邏輯部7進行，對快閃記憶體2之硬碟互換之檔案記憶體控制係於邏輯部7進行。邏輯部7具有擔當控制器4全體之控制的微電腦(MCU)8及邏輯電路(未圖示)。起動電路6具有退避暫存器(REG)9，及指令解碼器(CDEC)10，及邏輯電路(未圖示)。起動電路6係由主電腦2輸入時脈CLK及指令CMD，在和主電腦2之間進行資料DAT之輸出入。起動電路6係於指令解碼器10檢測由主電腦2供給之指令之有無。起動電路6係依記憶卡1之動作模態依特定時序將指令傳送至邏輯部7，將時脈CLK輸出至邏輯部7，於邏輯部7之間進行資料之接收/傳送。
調整器5在上述外部電壓VCC為高電壓(例如3.3V)時將其降壓並將產生之1.8V之內部電壓供給至邏輯部7，在上述外部電壓VCC為低電壓(例如1.8V)時將上述外部電壓直接作為內部電壓供給至邏輯部7。於上述起動電路6被供給作為動作電源的電源電壓VCC。因此，起動電路6由具備3.3V耐壓之電晶體構成，和邏輯部7由具備1.8V耐壓之電晶體構成者為不同。
上述邏輯部7處理主電腦2之指令。指令之處理結束後，等待新指令之輸入。檢測出指令解碼器10於一定期間無指令輸入時，藉由指令指示微電腦8成為睡眠模態。依此則，邏輯部7和微電腦8進行遷移至睡眠模態之處理。該遷移至睡眠模態之處理之一為，進行退避動作使微電腦8之內部狀態或邏輯部之其他內部狀態退避至暫存器9。被退避之內部狀態在由睡眠狀態回復動作狀態(主動狀態)時被使用。結束遷移至睡眠模態之處理後，邏輯部7以信號STBREQ對起動電路6送出待機要求。依此則，起動電路6對調整器5及邏輯部7確認(assert)待機信號CSTB。依此則，調整器5停止動作之同時，抑制對邏輯部7之內部電壓供給，達成記憶卡1之待機狀態。
雖未特別限制，快閃記憶體3之動作電源為3.3V。當外部電壓為3.3V時直接，為1.8V時以內藏充電泵電路進行昇壓。在微電腦8進入睡眠狀態時確認快閃記憶體3成為待機狀態。於快閃記憶體3之待機狀態，內藏充電泵電路停止動作，或進行充電泵電路動作頻率之降低，任一情況於快閃記憶體3均考慮到低消費電力。
於睡眠狀態起動電路6依然設為可以動作，檢測出指令CMD之供給或和時脈CLK同步之指令CMD之供給時，取消(negate)對調整器5及邏輯部7之待機信號CSTB。依此則，調整器5動作，邏輯部7再度開始內部電壓供給。微電腦8檢測出內部電壓供給、開始電源導通重置處理。於微電腦8之電源導通重置處理中，在退避暫存器9記憶有意義之退避資料時，回復該退避資料至微電腦8或邏輯部7作為內部狀態資料。邏輯部7之微電腦8及其他電路部分之初期化處理結束後記憶卡1成為主動狀態。成為主動狀態時起動電路6將遷移至主動狀態前被供給之指令供給至邏輯部7，邏輯部7再度開始指令之處理。
圖2為調整器5之構成例之串聯調整器之構成。調整器5具有：PNP電晶體20，運算放大器21，基準電壓產生電路(VRFG)22，選擇器(SELa)23，選擇器(SELb)24及電壓檢測電路(VDTC)25。
電壓檢測電路25判斷電源電壓VCC是否為3.3V之高電壓或1.8V之低電壓，輸出判斷信號DCS。於PNP電晶體20之射極被供給電源電壓VCC，由集極輸出內部電壓Vout。PNP電晶體20之集極接於運算放大器21之反轉輸入端子(－)，其之非反轉輸入端子(＋)被施加基準電壓Vref。基準電壓Vref於基準電壓產生電路22產生，雖未特別限制，基準電壓產生電路22係依據p通道型MOS電晶體與n通道型MOS電晶體之臨限值電壓產生。基準電壓Vref設為例如1.8V。選擇器23依據判斷信號DCS選擇運算放大器21之輸出或電路之接地電壓GND(或共通電位)予以輸出。該電路之接地電壓GND(或共通電位)為，記憶卡與主電腦被連接之接地電壓供給端子所連接之電位。在判斷信號DCS意味著高電壓輸入時選擇運算放大器21之輸出，意味著低電壓時選擇接地電壓GND。運算放大器21之輸出介由選擇器24連接於PNP電晶體20之基極，依此則，PNP電晶體20之電導被負回授控制，對電源電壓VCC之降壓動作被進行，形成降壓至1.8V之內部電壓Vout。另外，接地電壓GND介由選擇器24連接於PNP電晶體20之基極，依此則，PNP電晶體20之降壓動作不被進行，1.8V之電源電壓VCC直接作為內部電壓Vout輸出。選擇器24依據待機信號CSTB輸出選擇器23之輸出或電源電壓VCC。因待機信號CSTB之取消(negate)而被指示主動模態時，選擇器24選擇選擇器23之輸出，如上述說明依據檢測信號DCS控制降壓動作。另外，因待機信號CSTB之確認(assert)而被指示待機模態態時，選擇器24選擇電源電壓VCC，依此則，PNP電晶體20被切斷，對邏輯部7之內部電壓Vout之供給被抑制。依此則，邏輯部7被切斷電源供給，停止一切動作。另外，電壓檢測電路25及基準電壓產生電路22依據待機信號CSTB之確認(assert)而被指示待機模態，停止其動作。依此則，調整器5之動作亦被停止，於待機狀態亦不存在調整器5之電力消費。
圖3為記憶卡由主動狀態至待機狀態之遷移，及由待機狀態至主動狀態之遷移之動作時序。
上述邏輯部7處理主電腦2之指令。指令之處理結束後(t0)等待新指令之輸入。邏輯部7檢測出微電腦8結束指令處理，指令解碼器10於一定期間無指令輸入時，藉由信號SLP指示微電腦8成為睡眠模態(t1)。依此則，邏輯部7和微電腦8進行遷移至睡眠模態之處理。該遷移至睡眠模態之處理之一為，進行退避動作使微電腦8之內部狀態或邏輯部之其他內部狀態退避至暫存器9。結束遷移至該睡眠模態之處理後，邏輯部7以信號STBREQ對起動電路6送出待機要求(t2)。依此則，起動電路6對調整器5及邏輯部7確認(assert)待機信號CSTB(t3)。依此則，調整器5停止動作之同時，抑制對邏輯部7之內部電壓供給，達成記憶卡1之待機狀態。於睡眠狀態起動電路6依然設為可以動作，檢測出和時脈CLK同步之指令CMD之供給時，取消(negate)對調整器5及邏輯部7之待機信號CSTB(t4)。依此則，調整器5動作，邏輯部7再度開始內部電壓供給。微電腦8檢測出內部電壓供給、開始電源導通重置處理。於微電腦8之電源導通重置處理中，在上述暫存器9記憶有意義之退避資料時，回復該退避資料至微電腦8或邏輯部7作為內部狀態資料。邏輯部7之微電腦8及其他電路部分之初期化處理結束後記憶卡1成為主動狀態，信號STBREQ被取消(negate)(t5)。成為主動狀態時起動電路6將遷移至主動狀態前被供給之指令供給至邏輯部7，邏輯部7可以再度開始指令之處理。
圖4為記憶卡由主動狀態至待機狀態之遷移，及由待機狀態至主動狀態之遷移之流程圖。圖5為依據圖4之流程的記憶卡之動作說明。
邏輯部7，當存在來自主電腦2之指令輸入時(CMD－IN)開始該指令處理(CMD－PRG)，等待該指令處理之結束(CMD－FNS)，指令解碼器10檢測出在一定期間無指令輸入時，邏輯部7對微電腦8指示睡眠模態。依此則，邏輯部7和微電腦8同時進行遷移至睡眠模態之處理。該遷移至睡眠模態之處理結束後，邏輯部7以信號STBREQ對起動電路6送出待機要求(STR－REQ)。依此則，起動電路6對調整器5及邏輯部7確認(assert)待機信號CSTB(STB－AST)。依此則，調整器5停止動作之同時(REG－STOP)，對邏輯部7之內部電壓供給被抑制，其動作被停止(LOG－STOP)，達成記憶卡1之待機狀態。於睡眠狀態起動電路6依然設為可以動作，檢測出和時脈CLK同步之指令CMD之供給時(CMD－DTC)，取消(negate)對調整器5及邏輯部7之待機信號CSTB(STB－NGT)。此時，在調整器5與邏輯部7之起動結束前，起動電路6將對指令CMD之響應傳送至主電腦亦可。依此則，調整器5動作(REG－STR)，邏輯部7之動作被起動(LOG－STR)，指令處理(CMD－PRG)設為可能。
依上述說明之記憶卡可獲得以下之作用效果。
(1)記憶卡1遷移至待機狀態時，停止調整器5之動作之同時，抑制對邏輯部7之內部電壓之供給。因此，於待機狀態可抑制記憶卡1之調整器5與邏輯部7之電力消費。
(2)起動電路6具有退避暫存器9作為退避用記憶區域，微電腦8遷移至睡眠狀態時內部狀態回復必要之內部資訊被退避至上述退避暫存器9，因此，待機狀態被解除時微電腦8於電源導通重置處理時可使用上述退避暫存器9保有之內部資訊回復待機前之內部狀態。因此，可縮短由睡眠狀態值動作狀態之遷移所需時間。
以上係依實施形態說明本發明，但本發明不限定於彼等實施形態，在不脫離其要旨情況下可做各種變更實施。
例如，調整器之構成不限定於圖2之構成，可適當變更。外部電壓不限定於3.3V，降壓電壓不限定於1.8V，可適當變更。
又，記憶卡1檢測出在一定期間無外部之指令輸入時指示微電腦8為睡眠模態，但是依據外部之遷移至睡眠狀態之指示指令，邏輯部7指示微電腦8成為睡眠模態，或者對起動電路6以信號STBREQ送出待機要求亦可。
又，本發明並非僅適用記憶卡之控制，亦可適用快閃記憶體，控制器檢測出在一定期間無來自主電腦之指令時遷移至低消費電力狀態，關於快閃記憶體，則檢測出在一定期間無來自控制器之存取時遷移至低消費電力狀態，停止快閃記憶體內部之調整器或充電泵等之動作即可。
(產業上可利用性)
本發明不限定於快閃記憶卡等之記憶卡，可以廣泛適用於搭載有IC卡用微電腦的IC卡、搭載有IC卡用微電腦與記憶卡用控制器及非揮發性記憶體的多功能卡等。
(發明效果)
本發明所能獲得之效果簡單說明如下。
亦即，可縮小卡片裝置之低消費電力狀態中之消費電力。
1．．．記憶卡
2．．．主電腦
3．．．快閃記憶體
4．．．控制器
5．．．調整器
6．．．起動電路
7．．．邏輯部
8．．．微電腦
9．．．退避暫存器
10．．．指令解碼器
STBREQ．．．待機要求信號
CSTB．．．待機信號
CLK．．．時脈
CMD．．．指令
DAT．．．資料
20．．．PNP電晶體
21．．．運算放大器
22．．．基準電壓產生電路
23．．．選擇器
24．．．選擇器
25．．．電壓檢測電路
圖1為卡片裝置之一例之記憶卡之方塊圖。
圖2為調整器之構成電路圖。
圖3為記憶卡由主動狀態至待機狀態之遷移，及由待機狀態至主動狀態之遷移之動作時序圖。
圖4為記憶卡由主動狀態至待機狀態之遷移，及由待機狀態至主動狀態之遷移之流程圖。
圖5為依據圖4之流程圖的記憶卡之動作說明圖。
1．．．記憶卡
2．．．主電腦
3．．．快閃記憶體
4．．．控制器
5．．．調整器
6．．．起動電路
7．．．邏輯部
8．．．微電腦
9．．．退避暫存器
10．．．指令解碼器
STBREQ．．．待機要求信號
CSTB．．．待機信號
CLK．．．時脈
CMD．．．指令
DAT．．．資料

Claims (12)

  1. 一種卡片裝置，係具有通常動作狀態與低消費電力狀態作為動作狀態，在一定期間無指令輸入時由上述通常動作狀態遷移至上述低消費電力狀態者；其特徵為：具有：調整器、第1內部電路與第2內部電路；上述調整器，當外部電壓為高電壓時使其降壓產生之內部電壓供給至上述第2內部電路，當上述外部電壓為低電壓時以上述外部電壓直接作為內部電壓供給至上述第2內部電路；上述第1內部電路被供給上述外部電壓作為動作電源，即使在遷移至上述低消費電力狀態後亦繼續供給作為動作電源的上述外部電壓；當該卡片裝置之動作狀態遷移至上述低消費電力狀態時，停止上述調整器之動作之同時，抑制上述調整器對上述第2內部電路之內部電壓之供給。
  2. 如申請專利範圍第1項之卡片裝置，其中當由上述低消費電力狀態回復上述通常動作狀態時，上述第1內部電路再度開始上述調整器之動作使對上述第2內部電路之內部電壓供給設為可能。
  3. 如申請專利範圍第1或2項之卡片裝置，其中上述調整器具有：電壓檢測電路，用於判斷上述外部電壓是否為高電壓；及基準電壓產生電路，用於產生對上述外部電壓降壓時使用之基準電壓；遷移至上述低消費電力狀態時之上述調整器之動作停 止，係設定為上述電壓檢測電路與基準電壓產生電路之動作停止。
  4. 如申請專利範圍第1或2項之卡片裝置，其中上述第2內部電路具有微電腦，對上述低消費電力狀態之遷移，係以對上述微電腦之睡眠狀態之遷移作為觸發(trigger)。
  5. 如申請專利範圍第4項之卡片裝置，其中於上述低消費電力狀態，上述第1內部電路係響應於指令輸入使上述調整器動作而再度開始對上述第2內部電路之內部電壓之供給。
  6. 如申請專利範圍第5項之卡片裝置，其中上述微電腦於睡眠狀態藉由檢測出上述動作電源之供給而進行電源導通重置(power on reset)處理。
  7. 如申請專利範圍第6項之卡片裝置，其中上述第1內部電路具有退避用記憶區域，當上述微電腦遷移至睡眠狀態時，係將內部狀態之回復所需要之內部資訊退避至上述退避用記憶區域。
  8. 如申請專利範圍第7項之卡片裝置，其中上述微電腦於電源導通重置處理中進行上述退避用記憶區域保有之必要之內部資訊的回復。
  9. 一種卡片裝置，係具有通常動作狀態與低消費電力狀態之動作狀態，在一定期間無指令輸入時由上述通常動作狀態遷移至上述低消費電力狀態者；其特徵為：當外部供給之外部電壓為高電壓時於調整器使上述外 部電壓降壓產生內部電壓供給至內部電路，當外部電壓為低電壓時以上述外部電壓直接作為內部電壓供給至上述內部電路，當由上述通常動作狀態遷移至上述低消費電力狀態時，停止上述調整器之動作之同時，停止對上述內部電路之一部分之電源供給，對上述內部電路之其他部分則以上述外部電壓直接作為內部電壓予以供給。
  10. 如申請專利範圍第9項之卡片裝置，其中在由上述通常動作狀態遷移至上述低消費電力狀態時被停止電源供給的上述內部電路之一部分，係包含有設定於睡眠狀態之微電腦。
  11. 如申請專利範圍第10項之卡片裝置，其中上述內部電路之其他部分具有退避用記憶區域，當上述微電腦遷移至睡眠狀態時，係將內部狀態之回復所需要之內部資訊退避至上述退避用記憶區域。
  12. 如申請專利範圍第11項之卡片裝置，其中上述微電腦於電源導通重置處理中進行上述退避用記憶區域保有之必要之內部資訊的回復。
TW094145271A 2004-12-21 2005-12-20 卡片裝置 TWI402852B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/019058 WO2006067833A1 (ja) 2004-12-21 2004-12-21 カードデバイス

Publications (2)

Publication Number Publication Date
TW200636739A TW200636739A (en) 2006-10-16
TWI402852B true TWI402852B (zh) 2013-07-21

Family

ID=36601446

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094145271A TWI402852B (zh) 2004-12-21 2005-12-20 卡片裝置

Country Status (5)

Country Link
US (2) US7286435B2 (zh)
JP (1) JP4674868B2 (zh)
CN (1) CN101088099B (zh)
TW (1) TWI402852B (zh)
WO (1) WO2006067833A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702935B2 (en) * 2006-01-25 2010-04-20 Apple Inc. Reporting flash memory operating voltages
US20070174641A1 (en) * 2006-01-25 2007-07-26 Cornwell Michael J Adjusting power supplies for data storage devices
US7861122B2 (en) * 2006-01-27 2010-12-28 Apple Inc. Monitoring health of non-volatile memory
TWI317866B (en) * 2006-05-18 2009-12-01 Qisda Corp Electronic device with standby function, standby power supply system and method thereof
US20080288712A1 (en) 2007-04-25 2008-11-20 Cornwell Michael J Accessing metadata with an external host
US7913032B1 (en) 2007-04-25 2011-03-22 Apple Inc. Initiating memory wear leveling
US7895457B2 (en) * 2007-08-20 2011-02-22 Supertalent Electronics, Inc. Memory card with power saving
US8161304B2 (en) * 2009-01-20 2012-04-17 Microsoft Corporation Power management for large memory subsystems
KR101663228B1 (ko) * 2010-09-30 2016-10-06 삼성전자주식회사 전원 관리 방법 및 장치
US20130132740A1 (en) * 2011-11-23 2013-05-23 O2Micro, Inc. Power Control for Memory Devices
US20130151755A1 (en) * 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
KR20140122567A (ko) * 2013-04-10 2014-10-20 에스케이하이닉스 주식회사 파워 온 리셋 회로를 포함하는 반도체 장치
US9704593B2 (en) * 2014-10-30 2017-07-11 Kabushiki Kaisha Toshiba Data storage device including nonvolatile memory in which on/off state of power source voltage is controlled
US11645425B2 (en) * 2019-07-03 2023-05-09 Beyond Semiconductor, d.o.o. Systems and methods for data-driven secure and safe computing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196390A (ja) * 1989-01-26 1990-08-02 Hitachi Maxell Ltd Ｉｃカード
JPH06333103A (ja) * 1993-03-23 1994-12-02 Seiko Epson Corp Ｉｃカード
JPH09231339A (ja) * 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
TW460775B (en) * 1997-12-02 2001-10-21 Intel Corp A method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP2003345671A (ja) * 2002-05-29 2003-12-05 Matsushita Electric Ind Co Ltd メモリ混載半導体集積回路
JP2004064328A (ja) * 2002-07-26 2004-02-26 Denso Wave Inc 電源電池内蔵型非接触データキャリア及びこれを用いた移動体識別システム
TW200422810A (en) * 2003-03-14 2004-11-01 Semiconductor Tech Acad Res Ct Semiconductor apparatus for suppressing power consumption

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59611049D1 (de) * 1995-06-02 2004-09-09 Koninkl Philips Electronics Nv Chipkarte
JP3923715B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 メモリカード
JP4034947B2 (ja) * 2001-05-31 2008-01-16 株式会社ルネサステクノロジ 不揮発性記憶システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02196390A (ja) * 1989-01-26 1990-08-02 Hitachi Maxell Ltd Ｉｃカード
JPH06333103A (ja) * 1993-03-23 1994-12-02 Seiko Epson Corp Ｉｃカード
JPH09231339A (ja) * 1996-02-27 1997-09-05 Mitsubishi Electric Corp メモリカード
TW460775B (en) * 1997-12-02 2001-10-21 Intel Corp A method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
US6434044B1 (en) * 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP2003345671A (ja) * 2002-05-29 2003-12-05 Matsushita Electric Ind Co Ltd メモリ混載半導体集積回路
JP2004064328A (ja) * 2002-07-26 2004-02-26 Denso Wave Inc 電源電池内蔵型非接触データキャリア及びこれを用いた移動体識別システム
TW200422810A (en) * 2003-03-14 2004-11-01 Semiconductor Tech Acad Res Ct Semiconductor apparatus for suppressing power consumption

Also Published As

Publication number Publication date
JPWO2006067833A1 (ja) 2008-06-12
CN101088099A (zh) 2007-12-12
TW200636739A (en) 2006-10-16
US20080010478A1 (en) 2008-01-10
US7286435B2 (en) 2007-10-23
CN101088099B (zh) 2010-05-05
JP4674868B2 (ja) 2011-04-20
US20070108293A1 (en) 2007-05-17
WO2006067833A1 (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
TWI402852B (zh) 卡片裝置
JP4607180B2 (ja) 低電力デバイスの待機電力制御
JP4115494B2 (ja) 複数電圧印加における自動電圧検出
JP4164073B2 (ja) 多機能電源ボタンを有するコンピューター及び関連方法
JP4820571B2 (ja) 半導体装置
JP4764026B2 (ja) ダイナミック電圧スケーリングによる低消費電力集積回路装置
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
US20050283572A1 (en) Semiconductor integrated circuit and power-saving control method thereof
US9471140B2 (en) Valid context status retention in processor power mode management
TWI712048B (zh) 儲存裝置及其之控制方法
JP2008040559A (ja) 半導体集積回路
US11487343B2 (en) Semiconductor storing apparatus and flash memory operation method
JP2004095149A (ja) レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
JP2001256790A (ja) 低電源電圧検知回路
US11496118B2 (en) Semiconductor device
US6924676B2 (en) Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
US11307636B2 (en) Semiconductor storing apparatus and flash memory operation method
KR102300824B1 (ko) 반도체 기억 장치 및 플래쉬 메모리의 동작 방법
US20090097333A1 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
JP2009129470A (ja) 半導体記憶装置
TWI713039B (zh) 半導體存儲裝置及快閃記憶體運行方法
TWI736248B (zh) 半導體存儲裝置及快閃記憶體的運行方法
CN113724766B (zh) 半导体存储装置及快闪存储器的运行方法
CN113724767B (zh) 半导体存储装置及快闪存储器运行方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees