TWI402592B - 畫素結構 - Google Patents

畫素結構 Download PDF

Info

Publication number
TWI402592B
TWI402592B TW099110570A TW99110570A TWI402592B TW I402592 B TWI402592 B TW I402592B TW 099110570 A TW099110570 A TW 099110570A TW 99110570 A TW99110570 A TW 99110570A TW I402592 B TWI402592 B TW I402592B
Authority
TW
Taiwan
Prior art keywords
gate
drain
pixel electrode
contact opening
pixel structure
Prior art date
Application number
TW099110570A
Other languages
English (en)
Other versions
TW201135332A (en
Inventor
Chin Chang Liu
Chien Ting Chan
Kuo Chang Su
Original Assignee
Wintek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wintek Corp filed Critical Wintek Corp
Priority to TW099110570A priority Critical patent/TWI402592B/zh
Priority to US13/080,664 priority patent/US8410485B2/en
Publication of TW201135332A publication Critical patent/TW201135332A/zh
Application granted granted Critical
Publication of TWI402592B publication Critical patent/TWI402592B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

畫素結構
本發明是有關於一種畫素結構，且特別是有關於一種具有雙重主動元件的畫素結構。
目前在液晶顯示器中，能夠達成廣視角要求的技術有扭轉向列型液晶(TN)加上廣視角膜(wide viewing film)、平面切換式(in-plane switching,IPS)液晶顯示器、邊際場切換式(fringe field switching,FFS)液晶顯示器與多域垂直配向式(multi-domain vertically alignment,MVA)薄膜電晶體液晶顯示器等方式。以多域垂直配向式液晶顯示器為例，由於形成於彩色濾光基板或薄膜電晶體陣列基板上的配向凸起物(alignment protrusion)或狹縫(slit)可以使得液晶分子呈多方向排列，而得到多個不同配向區域(domains)，因此多域垂直配向式液晶顯示器能夠達成廣視角的要求。
雖然垂直配向式液晶顯示器藉由多配向區域的設計能夠達成廣視角的要求，然而隨著觀察之視角改變，多域垂直配向式液晶顯示器所顯示出的亮度會產生變化。也就是說，多域垂直配向式液晶顯示器存在有色偏(color shift)等問題。為了解決色偏或色飽和度不足的問題，已有多種技術相繼被提出。這些技術主要是使得在單一畫素單元中的二畫素電極產生不同的電場。如此一來，不同畫素電極上方的液晶分子會呈現不同的排列(alignment)，以達到改善色偏之目的。
本發明提供一種畫素結構，有助於解決垂直配向式液晶顯示器的色偏問題。
本發明提出一種畫素結構，包括一掃描線、一資料線、一第一閘極、一第二閘極、一第三閘極、一半導體層、一源極、一第一汲極、一第二汲極、一第一畫素電極以及一第二畫素電極。掃描線具有一主線以及一分支。資料線與主線交錯。半導體層配置於主線以及分支以分別定義出第一閘極以及第二閘極。源極直接連接資料線。源極配置於半導體層上，且位於第一閘極與第二閘極之間。第一汲極接觸半導體層，且第一閘極位於第一汲極以及源極之間。第二汲極接觸半導體層，且第二閘極位於第二汲極以及源極之間。第三閘極電性連接掃描線。第一畫素電極電性連接第一汲極。第二畫素電極電性連接第二汲極。
基於上述，本發明的畫素結構中設置有兩個主動元件，且其中一個主動元件具有雙閘極而使兩個主動元件的特性不同。如此一來，在相同的驅動訊號下，同一個畫素結構可以呈現不同的顯示電壓。因此，本發明的畫素結構應用於垂直配向式液晶顯示器時，有助於改善色偏的問題。另外，本發明採用既有的材料層製作雙閘極主動元件而不會增加製程步驟或是材料成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A繪示為本發明之一實施例的畫素結構之上視示意圖。請參照圖1A，畫素結構100包括一掃描線110、一第一間極116、一第二閘極118、一資料線122、一源極124、一第一汲極126、一第二汲極128、一半導體層130、一第三閘極142、一第一畫素電極144以及一第二畫素電極146。
尤其是，掃描線110具有一主線112以及一分支114，且分支114實質上平行主線112。資料線122則與主線112交錯。半導體層130橫跨主線112以及分支114以分別定義出第一閘極116以及第二閘極118。也就是說，第一閘極116與第二閘極118實際上為掃描線110的一部份。第一閘極116位於第一汲極126以及源極124之間。第二閘極118位於第二汲極128以及源極124之間。具體而言，本實施例的掃描線110具有一凸出部B，且凸出部B連接於分支114與主線112之間而使第一閘極116以及第二閘極118彼此電性連接。不過，掃描線116的設計並不限於此。在其他實施例中，掃描線110可以具有其他的圖案設計以定義出對應的第一閘極116與第二閘極118。
源極124直接連接資料線122，且位於第一閘極116與第二閘極118之間。具體來說，源極124可以是由資料線122所延伸出來的元件，且源極124例如是位於凸出部B以及資料線120之間。不過，源極124的圖案不限於此，在其他實施例中源極124的圖案設計可以視不同需求而改變。另外，第三閘極142位於源極124與第一汲極126之間。第一畫素電極144與第二畫素電極146則分別地位於主線112的相對兩側。
圖1B為沿圖1A之剖線I-I’所繪示的剖面圖。請參照圖1B，由剖面來看，畫素結構100例如由多個膜層依序地形成於一基板10上所構成，其中這些膜層包括一第一導電層(未標示)、一第一絕緣層12、半導體層130、一第二導電層(未標示)、一第二絕緣層14以及一第三導電層(未標示)。第一導電層(未標示)例如構成掃描線110、第一閘極116以及第二閘極118。第二導電層(未標示)例如構成資料線122、源極124、第一汲極126以及第二汲極128。另外，第三導電層(未標示)則構成第三閘極142、第一畫素電極144以及第二畫素電極146。
在本實施例中，第三閘極142係由這些膜層中最遠離基板10的一者所構成，因此在剖面圖中半導體層130配置於第一閘極116以及第三閘極142之間。值得一提的是，第三閘極142、第一畫素電極144以及第二畫素電極146係由相同的一材質所構成，且此材質可以是一透明導電材質或是其他的導電材質。所以，第三閘極142的配置不需增加製程成本或是增加額外的製程步驟。此外，源極124、第一汲極126以及第二汲極128接直接接觸半導體層130。如此一來，第一閘極116、第三閘極142、半導體層130、源極124以及第一汲極126共同構成一第一主動元件TFT1。第二閘極118、半導體層130、源極124以及第二汲極128則共同構成一第二主動元件TFT2。
圖1C為沿圖1A之剖線II-II’所繪示的剖面圖。請同時參照圖1A、圖1B與圖1C，在本實施例中，第一絕緣層12具有一第一閘極接觸開口C1，以局部地暴露掃描線112。第二絕緣層14具有一第二閘極接觸開口C2、一第一汲極接觸開口C3以及一第二汲極接觸開口C4。第二閘極接觸開口C2對齊第一閘極接觸開口C1，所以第三閘極142可透過第一閘極接觸開口C1以及第二閘極接觸開口C2電性連接掃描線12。另外，第一汲極接觸開口C3局部地暴露第一汲極126，而第二汲極接觸開口C4局部地暴露第二汲極128。因此，第一畫素電極144透過第一汲極接觸開口C3電性連接第一汲極126。同樣地，第二畫素電極126則透過第二汲極接觸開口C4電性連接第二汲極128。
由於第三閘極142電性連接掃描線110，第三閘極142所具有的電位相同於第一閘極116以及第二閘極118所具有的電位，以使第一主動元件TFT1為一雙閘極薄膜電晶體，而第二主動元件TFT2為一單閘極薄膜電晶體。在這樣的佈局下，第一主動元件TFT1與第二主動元件TFT2可具有不同的元件特性。
詳言之，圖2A繪示為本發明之一實施例的畫素結構中，第一主動元件與第二主動元件的驅動電壓與通道電流(channel current)的關係趨勢，而圖2B繪示為本發明之一實施例的畫素結構中，第一主動元件與第二主動元件的開啟時間與寫入電壓的關係趨勢。請同時參照圖1A、圖1B、圖2A與圖2B，曲線210繪示為第一主動元件TFT1的驅動電壓與通道電流的關係趨勢，曲線220繪示為第二主動元件TFT2的驅動電壓與通道電流的關係趨勢。另外，曲線230繪示為第一主動元件TFT1的開啟時間與寫入電壓的關係趨勢，曲線240繪示為第二主動元件TFT2的開啟時間與寫入電壓的關係趨勢。
由曲線210與曲線220可知，同樣的驅動電壓下，雙閘極設計的第一主動元件TFT1具有較大的通道電流。因此，由曲線230與曲線240可知，第二主動元件TFT2需要較長的時間才可將欲寫入的電壓完全寫入第二畫素電極146中。也就是說，第一主動元件TFT1寫入電壓的效率相對較高而第二主動元件TFT2寫入電壓的效率相對較低。根據這樣的特性，畫素結構100可在單一驅動訊號下使第一畫素電極144與第二畫素電極146被寫入不同的電壓。如此一來，畫素結構100應用於垂直配向式液晶顯示器時，有助於解決大視角的色偏問題。
具體來說，畫素結構100被驅動時，掃描線110會傳遞開啟電壓以開啟第一主動元件TFT1以及第二主動元件TFT2。此時，資料線122所傳遞的資料電壓將透過第一主動元件TFT1與第二主動元件TFT2分別地被寫入第一畫素電極144以及第二畫素電極146。隨之，掃描線110會傳遞關閉電壓以關閉第一主動元件TFT1以及第二主動元件TFT2而結束寫入動作。由圖2B可知，第一主動元件TFT1以及第二主動元件TFT2寫入電壓的效率不同。所以，只要控制開啟時間的長短就可使第一畫素電極144被寫入的電壓較高，第二畫素電極146被寫入的電壓較低。畫素結構100應用於垂直配向式液晶顯示器時，位於第一畫素電極144上的液晶分子與位於第二畫素電極146上的液晶分子會呈現不同的排列，藉以改善大視角的色偏問題。
綜上所述，本發明的畫素結構利用第三閘極的配置就可以使第一畫素電極與第二畫素電極在相同的驅動訊號下被寫入不同的電壓而有助於解決垂直配向式液晶顯示器的色偏或是色飽和度不足的問題。並且，第三閘極、第一畫素電極以及第二畫素電極屬於同一層導體層。所以，第三閘極的配置不會增加製程的步驟或材料的花費。此外，第三閘極的配置不影響畫素結構的顯示開口率，而使畫素結構具有相當不錯的品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基板
12．．．第一絕緣層
14．．．第二絕緣層
100．．．畫素結構
110．．．掃描線
112．．．主線
114．．．分支
116．．．第一閘極
118．．．第二閘極
122．．．資料線
124．．．源極
126．．．第一汲極
128．．．第二汲極
130．．．半導體層
142．．．第三閘極
144．．．第一畫素電極
146．．．第二畫素電極
210、220、230、240．．．曲線
B．．．凸出部
C1、C2、C3、C4．．．接觸開口
I-I’、II-II’．．．剖線
圖1A繪示為本發明之一實施例的畫素結構之上視示意圖。
圖1B為沿圖1A之剖線I-I’所繪示的剖面圖。
圖1C為沿圖1A之剖線II-II’所繪示的剖面圖。
圖2A繪示為本發明之一實施例的畫素結構中，第一主動元件與第二主動元件的驅動電壓與通道電流的關係趨勢。
圖2B繪示為本發明之一實施例的畫素結構中，第一主動元件與第二主動元件的開啟時間與寫入電壓的關係趨勢。
100．．．畫素結構
110．．．掃描線
112．．．主線
114．．．分支
116．．．第一閘極
118．．．第二閘極
122．．．資料線
124．．．源極
126．．．第一汲極
128．．．第二汲極
130．．．半導體層
142．．．第三閘極
144．．．第一畫素電極
146．．．第二畫素電極
B．．．凸出部
C1、C2、C3、C4．．．接觸開口
I-I’、II-II’．．．剖線

Claims (7)

  1. 一種畫素結構，包括：一掃描線，具有一主線以及一分支；一半導體層，配置於該主線以及該分支以分別定義出一第一閘極以及一第二閘極；一資料線，與該主線交錯；一源極，直接連接該資料線，配置於該半導體層上，且位於該第一閘極與該第二閘極之間；一第一汲極，接觸該半導體層，且該第一閘極位於該第一汲極以及該源極之間；一第二汲極，接觸該半導體層，且該第二閘極位於該第二汲極以及該源極之間；一第三閘極，電性連接該掃描線；一第一畫素電極，電性連接該第一汲極；以及一第二畫素電極，電性連接該第二汲極，其中該第一閘極、該第三閘極、該半導體層、該源極以及該第一汲極共同構成一第一主動元件，而該第二閘極、該半導體層、該源極以及該第二汲極共同構成一第二主動元件。
  2. 如申請專利範圍第1項所述之畫素結構，其中該第三閘極、該第一畫素電極以及該第二畫素電極係由相同的一材質所構成。
  3. 如申請專利範圍第2項所述之畫素結構，其中該材質包括一透明導電材質。
  4. 如申請專利範圍第1項所述之畫素結構，更包括 一第一絕緣層覆蓋該掃描線，且該第一絕緣層具有一第一閘極接觸開口以局部地暴露出該掃描線。
  5. 如申請專利範圍第4項所述之畫素結構，更包括一第二絕緣層覆蓋該資料線、該第一汲極以及該第二汲極，其中該第三閘極、該第一畫素電極以及該第二畫素電極係設於該第二絕緣層上。
  6. 如申請專利範圍第5項所述之畫素結構，其中該第二絕緣層具有：一第二閘極接觸開口，對齊該第一閘極接觸開口配置，以使該第三閘極透過該第一閘極接觸開口以及該第二閘極接觸開口電性連接該掃描線；一第一汲極接觸開口，局部地暴露出該第一汲極，以使該第一畫素電極透過該第一汲極接觸開口電性連接該第一汲極；以及一第二汲極接觸開口，局部地暴露出該第二汲極，以使該第二畫素電極透過該第二汲極接觸開口電性連接該第二汲極。
  7. 如申請專利範圍第1項所述之畫素結構，其中該掃描線具有一凸出部，連接於該分支與該主線之間，且該源極位於該凸出部以及該資料線之間。
TW099110570A 2010-04-06 2010-04-06 畫素結構 TWI402592B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099110570A TWI402592B (zh) 2010-04-06 2010-04-06 畫素結構
US13/080,664 US8410485B2 (en) 2010-04-06 2011-04-06 Pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099110570A TWI402592B (zh) 2010-04-06 2010-04-06 畫素結構

Publications (2)

Publication Number Publication Date
TW201135332A TW201135332A (en) 2011-10-16
TWI402592B true TWI402592B (zh) 2013-07-21

Family

ID=44708600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110570A TWI402592B (zh) 2010-04-06 2010-04-06 畫素結構

Country Status (2)

Country Link
US (1) US8410485B2 (zh)
TW (1) TWI402592B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200916925A (en) * 2007-10-05 2009-04-16 Innolux Display Corp Liquid crystal display
US20090231505A1 (en) * 2008-03-12 2009-09-17 Chunghwa Picture Tubes, Ltd. Multi-domain vertical alignment (mva) pixel structure
TW200941106A (en) * 2008-03-19 2009-10-01 Tpo Displays Corp System for displaying images and fabrication method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922183B2 (en) * 2002-11-01 2005-07-26 Chin-Lung Ting Multi-domain vertical alignment liquid crystal display and driving method thereof
JP5095941B2 (ja) * 2005-12-28 2012-12-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
TWI385629B (zh) * 2007-10-12 2013-02-11 Chimei Innolux Corp 液晶顯示裝置的驅動方法
TWI428660B (zh) * 2009-09-01 2014-03-01 Au Optronics Corp 主動元件陣列母基板以及顯示面板的製作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200916925A (en) * 2007-10-05 2009-04-16 Innolux Display Corp Liquid crystal display
US20090231505A1 (en) * 2008-03-12 2009-09-17 Chunghwa Picture Tubes, Ltd. Multi-domain vertical alignment (mva) pixel structure
TW200941106A (en) * 2008-03-19 2009-10-01 Tpo Displays Corp System for displaying images and fabrication method thereof

Also Published As

Publication number Publication date
TW201135332A (en) 2011-10-16
US20110241015A1 (en) 2011-10-06
US8410485B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
US10281785B2 (en) Liquid crystal display device having large holding capacitance in the pixel
US8350792B2 (en) Display device
US7773167B2 (en) Pixel structure comprising two first conductive regions, a second conductive region and two first channel regions, wherein the first transparent electrode is located between the reflective electrode and second transparent electrode
US9846327B2 (en) Liquid crystal display with reduced color mixing
US7884912B2 (en) Liquid crystal display device
JP4606103B2 (ja) 液晶表示装置
JP6892065B2 (ja) 表示パネル
TWI499850B (zh) 畫素結構
CN103869567A (zh) 阵列基板以及显示装置
KR100959367B1 (ko) 횡전계형 액정표시장치
CN112034656A (zh) 阵列基板和显示装置
CN104049423A (zh) 液晶显示装置
JP4217170B2 (ja) 液晶表示装置およびその駆動方法
KR100603829B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20090116856A (ko) 프린지 인플레인 필드 스위칭 액정표시소자
JP2004177788A (ja) 液晶表示装置
KR102053439B1 (ko) 횡전계형 액정표시장치 어레이 기판
KR20130018057A (ko) 횡전계형 액정표시장치용 어레이 기판
US8797488B2 (en) Liquid crystal display device
KR101007206B1 (ko) 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법
KR102100263B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR20130064279A (ko) 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판
TWI402592B (zh) 畫素結構
TWI408479B (zh) 顯示面板
CN102290412B (zh) 像素结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees