TWI399558B - 測試裝置與測試方法 - Google Patents
測試裝置與測試方法 Download PDFInfo
- Publication number
- TWI399558B TWI399558B TW098127494A TW98127494A TWI399558B TW I399558 B TWI399558 B TW I399558B TW 098127494 A TW098127494 A TW 098127494A TW 98127494 A TW98127494 A TW 98127494A TW I399558 B TWI399558 B TW I399558B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- synchronization
- module
- phase
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明是關於一種測試裝置與測試方法。特別是關於一種在使測試裝置的機能模組化且將各模組相互連接並實現測試機能的測試裝置中,能夠在各模組中應用不同的動作時脈之測試裝置與測試方法。另外,本發明的申請與下述的日本發明申請有關。對藉由文獻的參照而被認為可編入之指定國而言,將下述的申請案中所記述的內容藉由參照而編入到本發明申請案中,以作為本發明申請案的一部分。
日本專利特願2008-209079號申請日2008年8月14日
在非專利文獻1中,揭示有一種提供撓性平臺(platform)的測試裝置。在該測試裝置中,可將與各種測試機能相對應的模組適當地組合,以構築或再構築各種與用途相稱的測試機能。在該測試裝置中,各種測試機能是作為模組而被提供,且多個模組共同作用而使測試裝置全體進行工作。因此,需要使各模組同步的同步機能,並使該同步機能作為同步模組而被提供。
[非專利文獻1][對應於多樣化測試.需要“的撓性.平臺”T2000]、[online]、Advantest株式會社、網際網路(Internet)(URL:http://www.advantest.co.jp/products/ate/t2000/index.shtml)
同步模組所生成的同步訊號是以同步模組的動作時脈作為基準而生成,另外的模組是以各模組所固有的動作時脈來動作。在這裏,如同步模組及其它的模組的動作時脈具有相同的解析度(頻率),則在使各模組同步方面不會產生特別的問題。但是,在含有以較同步模組的動作頻率高的頻率的動作時脈來動作之高頻模組的情況下,需要在各模組的同步上花費功夫。亦即,在同步模組生成的同步訊號中所包含的相位數據,與在較同步模組還高的頻率下進行動作之高頻模組的週期訊號中的相位數據不匹配,根據同步訊號所生成的高頻模組的週期訊號,會生成為與原來的相位偏離的訊號。
為了解決上述課題,本發明的第1形態提供一種測試裝置,包括:同步模組,其以具有基準頻率的基準時脈來動作並生成規定週期的週期訊號,以作為同步訊號,且生成以基準時脈的邊緣時序進行遷移的同步脈衝訊號,以及表示規定週期的時序與同步脈衝訊號的邊緣時序的相位差之同步相位數據;以及測試模組,其以基準頻率的n倍(n為大於等於1的整數)頻率之高頻時脈來動作,並根據與同步訊號同步的測試週期訊號而對被測試元件進行測試;而且,測試模組包括:週期仿真器(emulator),其仿效同步訊號;相位移相器,其使高頻時脈的相位只位移了以週期仿真器所仿效的同步相位數據和n的乘數除以基準時脈的週期所得之位移級數;以及測試週期生成部,其生成作為測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,測試週期脈衝訊號是在相位移相器所位移的高頻時脈的邊緣時序進行遷移,測試週期相位數據表示測試週期訊號的週期時序和測試週期脈衝訊號的邊緣時序之相位差。
或者,提供一種測試裝置,包括:同步模組,其以基準時脈進行動作,並輸出同步訊號,該同步訊號表示以前述基準時脈為基準之測試的同步時序;以及測試模組,其以前述基準時脈的n倍(n為大於等於1的整數)頻率的高頻時脈來動作;而且,前述測試模組包括:相位移相器,其根據前述同步訊號而選擇應作為測試訊號的基準之前述高頻時脈的邊緣;以及測試週期生成部,其以前述相位移相器所選擇的前述邊緣作為基準,而生成表示前述測試訊號的週期之測試週期訊號。
前述測試模組還具有仿效前述同步訊號的週期仿真器;前述同步模組生成作為前述同步訊號的同步脈衝訊號和同步相位數據,其中,同步脈衝訊號是在前述基準時脈的邊緣時序進行遷移,同步相位數據表示前述同步時序和前述同步脈衝訊號的邊緣時序之相位差;前述相位移相器藉由使前述高頻時脈的相位只位移了以前述週期仿真器所仿效的同步相位數據和前述n的乘數除以前述基準時脈的週期所得之位移級數,以選擇前述邊緣;前述測試週期生成部可生成作為前述測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,測試週期脈衝訊號是在前述相位移相器所位移的前述高頻時脈的邊緣時序進行遷移,測試週期相位數據表示前述測試週期訊號的週期時序和前述測試週期脈衝訊號的邊緣時序之相位差。
測試模組可根據基準時脈的頻率的2倍頻率的高頻時脈來動作,相位移相器在同步相位數據大於等於2的情況下,使高頻時脈的相位位移1相位。該測試模組可還具有基準頻率模組,其依據與基準時脈的頻率相同頻率的時脈訊號來動作。同步模組、測試模組及基準頻率模組可利用單一規格的匯流排而相互連接。在這種情況下,測試模組及基準頻率模組可與來自同步模組的單一同步訊號同步地進行動作。
本發明的第2形態提供一種測試方法,其是以下這種測試裝置的測試方法,該測試裝置包括:同步模組,其以具有基準頻率的基準時脈來動作並生成規定週期的週期訊號,以作為同步訊號,且生成以基準時脈的邊緣時序進行遷移的同步脈衝訊號、以及生成同步相位數據,其表示規定週期的時序與同步脈衝訊號的邊緣時序的相位差;以及測試模組,其以基準頻率的n倍(n為大於等於1的整數)頻率之高頻時脈來動作,並根據與同步訊號同步的測試週期訊號而對被測試元件進行測試;而且,在測試模組中進行時,包括:週期仿真階段,其仿效同步訊號;相位位移階段,其使高頻時脈的相位只位移了以週期仿真階段所仿效的同步相位數據和n的乘數除以基準時脈的週期所得之位移級數;以及測試週期生成階段,其生成作為測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,測試週期脈衝訊號是在相位位移階段所位移的高頻時脈的邊緣時序進行遷移,測試週期相位數據表示測試週期訊號的週期時序和測試週期脈衝訊號的邊緣時序之相位差。
或者,提供一種測試方法,其是以下這種測試裝置的測試方法,該測試裝置包括:同步模組,其以基準時脈進行動作,並輸出同步訊號,該同步訊號表示以前述基準時脈為基準之測試的同步時序;以及測試模組,其以前述基準時脈的n倍(n為大於等於1的整數)頻率的高頻時脈進行動作;而且,在前述測試模組中進行時,包括:相位位移階段,其根據前述同步訊號而選擇應作為測試訊號的基準之前述高頻時脈的邊緣;以及測試週期生成階段,其以前述相位位移階段所選擇的前述邊緣作為基準,而生成表示前述測試訊號的週期之測試週期訊號。
在前述測試模組中,還具有仿效前述同步訊號的週期仿真階段;前述同步模組生成作為前述同步訊號的同步脈衝訊號和同步相位數據,其中,同步脈衝訊號是在前述基準時脈的邊緣時序進行遷移,同步相位數據表示前述同步時序和前述同步脈衝訊號的邊緣時序之相位差;在前述相位位移階段,藉由使前述高頻時脈的相位只位移了以前述週期仿真階段所仿效的同步相位數據和前述n的乘數除以前述基準時脈的週期所得之位移級數,以選擇前述邊緣;在前述測試週期生成階段,可生成作為前述測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,測試週期脈衝訊號是在前述相位位移階段所位移的前述高頻時脈的邊緣時序進行遷移,測試週期相位數據表示前述測試週期訊號的週期時序和前述測試週期脈衝訊號的邊緣時序之相位差。
前述測試模組可根據前述基準時脈的頻率的2倍頻率的高頻時脈來動作,在前述相位位移階段,如前述同步相位數據大於等於2,則使前述高頻時脈的相位位移1相位。此外,可還具有依據與前述基準時脈的頻率相同頻率的時脈訊號,而使基準頻率模組進行動作之階段。前述同步模組、前述測試模組及前述基準頻率模組可利用單一規格的匯流排而相互連接,並利用前述同步模組所輸出的前述同步訊號,經由前述匯流排而使前述測試模組及前述基準頻率模組同步。前述測試模組及前述基準頻率模組可與來自前述同步模組的單一前述同步訊號同步地進行動作。
另外,上述發明的概要並未列舉本發明的必要特徵的全部。而且,這些特徵群的子集也可又形成發明。
以下,通過發明的實施形態來對本發明進行說明,但以下的實施形態並不對關於申請專利範圍的發明進行限定。而且,實施形態中所說明之特徵的組合的全部也未必是發明的解決方法所必須的。
圖1所示為本實施形態的測試裝置100的機能方塊例及被測試元件200。測試裝置100包括控制部110、同步模組120、基準頻率模組130、高頻模組140及匯流排150。高頻模組140包括週期仿真器142、相位移相器144、測試週期生成部146及測試部148。
控制部110對測試裝置100的全體進行控制。控制部110可接收來自例如同步模組的同步訊號,並對匯流排150所連接的各模組傳送控制數據。
同步模組120產生了成為使測試裝置100的各部同步之基準的同步訊號,其中,該測試裝置100包括控制部110、基準頻率模組130及高頻模組140。同步模組120在具有基準頻率的基準時脈進行動作,且生成規定週期的同步訊號。同步模組120生成作為同步訊號的同步脈衝訊號和同步相位數據,其中,同步脈衝訊號在基準時脈的邊緣時序進行遷移,同步相位數據表示規定週期的時序和同步脈衝訊號的邊緣時序之相位差。同步訊號經由匯流排150或個別的控制線而供給到控制部110、基準頻率模組130、高頻模組140等的各部。
基準頻率模組130根據與基準頻率相同頻率的時脈訊號進行動作。亦即,基準頻率模組130和同步模組120是按照相同頻率的動作時脈進行動作,所以時間解析度相同。因此,根據基準頻率的基準時脈所生成的同步訊號可直接應用在基準頻率模組130中,且在根據同步訊號而使基準頻率模組130同步地進行動作方面沒有問題。
另一方面,高頻模組140在基準頻率的n倍(n為大於等於1的整數)頻率的高頻時脈進行動作。因此,高頻模組140和同步模組120由於時間解析度不同,所以來自同步模組120的同步訊號不能在高頻模組140中直接應用。在本實施形態中,由於在高頻模組140中具有週期仿真器142及相位移相器144,所以可使高頻模組140與同步訊號同步,並根據與同步訊號同步的測試週期訊號而對被測試元件200進行測試。另外,高頻模組140可為測試模組的一個例子。
週期仿真器142仿效同步訊號。週期仿真器142可設置與同步模組120所具有的同步訊號產生部相同的電路,能夠產生與同步模組120的同步脈衝訊號及同步相位數據同樣的虛擬(dummy)同步脈衝訊號及虛擬同步相位數據。由週期仿真器142所生成之作為仿真訊號的虛擬同步脈衝訊號及虛擬同步相位數據,可適宜參照同步模組120所生成的同步訊號而謀求同步。
相位移相器144使高頻時脈的相位只位移了虛擬同步相位數據和n的乘數除以基準時脈的週期所得之位移級數,其中,虛擬同步相位數據可為利用週期仿真器142所仿效的同步相位數據。藉此,可消除基於同步模組120和高頻模組140的動作時脈的頻率的不同所造成之相位數據的不匹配,使動作頻率亦即時間解析度不同的模組混合而同步。如高頻模組140根據基準頻率的2倍頻率的高頻時脈進行動作,則相位移相器144在同步相位數據大於等於2的情況下,使高頻時脈的相位只位移1相位。
測試週期生成部146根據高頻時脈而產生測試週期訊號。測試週期生成部146產生作為測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,測試週期脈衝訊號在相位移相器144所位移的高頻時脈的邊緣時序進行遷移,測試週期相位數據表示測試週期訊號的週期時序和測試週期脈衝訊號的邊緣時序之相位差。
測試部148根據測試週期生成部146所生成的測試週期訊號,對被測試元件200進行測試。例如,測試部148可生成賦予被測試元件200的測試圖案,並生成與測試圖案對應的期待值圖案。例如,測試部148可接收被測試元件200對測試圖案的輸出圖案,並與期待值圖案進行比較而判定好壞。
匯流排150將同步模組120、高頻模組140及基準頻率模組130連接至控制部110。匯流排150可利用依據例如開放半導體測試架構(OpenStar)規格的單一規格的匯流排,而將同步模組120、高頻模組140及基準頻率模組130相互地進行連接。高頻模組140及基準頻率模組130可與來自同步模組120的單一同步訊號同步地進行動作。另外,在匯流排150上可只連接高頻模組140,也可還連接多個高頻模組140及基準頻率模組130。控制部110可具有與同步模組120相同的機能,在這種情況下,沒有必要將同步模組120連接至匯流排150。
圖2所示為同步模組120和高頻模組140的動作時序的一個例子。在圖2中,雙重線以上的大致上半部分所示為同步模組120的基準時脈及同步訊號(同步脈衝訊號及同步相位數據)。雙重線以下的大致下半部分所示為高頻模組140的高頻時脈、虛擬同步訊號(虛擬同步脈衝及虛擬同步相位數據)及測試週期訊號(測試週期脈衝訊號及測試週期相位數據)。在圖2中,橫軸表示時間,以下所說明的動作是作為在橫軸所示的時間範圍內的動作而進行說明。在圖2未表示的時間範圍中,當然也可同樣地進行動作。
由於作為同步模組120的動作時脈之基準時脈具有2ns的週期,因此高頻模組140的動作頻率為500MHz。在這裏,所說明的同步訊號是以5.5ns的週期而生成。
同步訊號是作為同步脈衝訊號及同步相位數據而生成。同步脈衝訊號在接近同步訊號的週期亦即5.5ns的倍數之基準時脈的上升時序亦即4ns及10ns的時序而上升。然後,在同步脈衝訊號處於高位準狀態期間,輸出同步相位數據。同步相位數據為表示同步訊號的週期之時序和同步脈衝訊號的上升時序之相位差。在同步脈衝訊號於4ns上升之情況下的同步相位數據,因為同步訊號的週期本來為5.5ns,所以成為5.5-4=1.5。在同步脈衝訊號於10ns上升之情況下的同步相位數據,因為同步訊號的週期本來為11ns(=5.5ns×2),所以成為11-10=1。
作為高頻模組140的動作時脈之高頻時脈具有0.5ns的週期,因此,高頻模組140的動作頻率為2GHz。另外,同步模組120和高頻模組140的動作頻率的比為1:4。
在高頻模組140中,週期仿真器142生成虛擬同步脈衝訊號和虛擬同步相位數據。週期仿真器142從同步模組120接收同步脈衝訊號及同步相位數據,並在高頻時脈的上升時序使虛擬同步脈衝訊號上升。另外,預先使同步模組120的基準時脈和高頻模組140的高頻時脈之上升時序一致。
又,週期仿真器142在使虛擬同步脈衝訊號上升時,從同步模組120接收同步相位數據,並作為虛擬同步相位數據而保持著。另外,當在與高頻時脈的上升時序不同步的時序而從同步模組120接收同步脈衝訊號時,可以無視來自同步模組120的同步脈衝訊號。週期仿真器142在無視來自同步模組120的同步脈衝訊號時,推定是本來同步模組120所生成的同步訊號,可利用例如計算而生成虛擬同步脈衝訊號及虛擬同步相位數據。
相位移相器144依據虛擬同步相位數據的值而使高頻時脈進行位移。亦即,在使高頻模組140對同步模組120的動作頻率比為n的情況下,使高頻時脈只位移(虛擬同步相位數據的值×n)/(同步模組120的動作頻率)所示的級數。在圖2所示的情況下,對4ns的同步訊號,虛擬同步相位數據為1.5,所以使高頻時脈只位移1.5×4/2=3級。對10ns的同步訊號,虛擬同步相位數據為1,所以使高頻時脈只位移1×4/2=2級。
測試週期生成部146根據位移了的高頻時脈,生成測試週期訊號亦即測試週期脈衝訊號和測試週期相位數據。在使測試週期訊號以2.75ns的週期來生成的情況下,如圖例所示,在5.5ns、8ns及11ns的時序生成測試週期脈衝訊號,且各個時序的測試週期相位數據分別為0、0.25及0。
圖3所示為同步模組120和高頻模組140之動作時序的另一例子。圖3的基準時脈等的表記與圖2的情況大致相同,以下只對不同的部分進行說明。
圖3的高頻模組140的動作時脈亦即高頻時脈具有2/3ns的週期,因此,高頻模組140的動作頻率為1.5GHz。高頻模組140對同步模組120的動作頻率比n為3。因此,利用相位移相器144而使高頻時脈位移的級數如下所示。
如圖3所示,對4ns的同步訊號,虛擬同步相位數據為1.5,所以只使高頻時脈位移1.5×3/2=2級。另外,計算中的小數以下被捨棄。對10ns的同步訊號,虛擬同步相位數據為1,所以只使高頻時脈位移1×3/2=1級。
測試週期生成部146根據位移了的高頻時脈,生成測試週期訊號亦即測試週期脈衝訊號和測試週期相位數據。在以2.75ns的週期生成測試週期訊號的情況下,如圖例所示,是於5.33ns、8ns及10.66ns的時序生成測試週期脈衝訊號,且各個時序的測試週期相位數據分別為1/6、0.25及1/3。
圖4所示為同步模組120和高頻模組140的動作時序的又另一例子。圖4的基準時脈等的表述與圖2及圖3的情況大致相同,以下只對不同的部分進行說明。
作為同步模組120的動作時脈亦即基準時脈具有4ns的週期,因此,高頻模組140的動作頻率為250MHz。在這裏,所說明的同步訊號是以15ns的週期而生成。同步脈衝訊號在接近同步訊號的週期15ns的倍數之基準時脈的上升時序,亦即0ns、12ns及28ns的時序時上升。各時序的同步相位數據分別為0、3及2。
作為高頻模組140的動作時脈之高頻時脈具有2ns的週期,因此,高頻模組140的動作頻率為500MHz。高頻模組140對同步模組120的動作頻率比為2。在這種情況下,由相位移相器144來進行的位移級數的計算變得簡單。亦即,相位移相器144在虛擬週期相位數據大於等於2的情況下,使高頻時脈的相位位移1相位。
在圖4所示的情況下,對0ns的同步訊號,虛擬同步相位數據為0,所以高頻時脈的相位不進行位移。對12ns的同步訊號,虛擬同步相位數據為3,所以高頻時脈位移1級。對28ns的同步訊號,虛擬同步相位數據為2,所以高頻時脈位移1級。
測試週期生成部146根據位移了的高頻時脈,生成測試週期訊號亦即測試週期脈衝訊號和測試週期相位數據。在3ns的週期生成測試週期訊號的情況下,如圖例所示,可生成測試週期脈衝訊號及測試週期相位數據。
如上所述,如利用本實施形態,則即使在較同步模組120高的動作頻率的高頻模組140中,藉由設置週期仿真器142及相位位移器144,也可利用同步模組120所生成的同步訊號而同步。另一方面,與同步模組120相同動作頻率的基準頻率模組130,可利用同步訊號而沒有問題地形成同步。結果,經由同步模組120所生成的單一的同步訊號,高頻模組140和基準頻率模組130儘管動作頻率不同,還是能夠保持同步。
另外,同步模組120、基準頻率模組130及高頻模組140可分別利用個別的振盪電路而生成基準時脈及高頻時脈,也可根據單一的源時脈而生成同步模組120、基準頻率模組130及高頻模組140所分別使用的基準時脈及高頻時脈。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...測試模組
110...控制部
120...同步模組
130...基準頻率模組
140...高頻模組
142...週期仿真器
144...相位移相器
146...測試週期生成部
148...測試部
150...匯流排
200...被測試元件
圖1所示為本實施形態的測試裝置100的機能方塊例及被測試元件200。
圖2所示為同步模組120和高頻模組140的動作時序的一個例子。
圖3所示為同步模組120和高頻模組140的動作時序的另一例子。
圖4所示為同步模組120和高頻模組140的動作時序的又一例子。
100...測試模組
110...控制部
120...同步模組
130...基準頻率模組
140...高頻模組
142...週期仿真器
144...相位移相器
146...測試週期生成部
148...測試部
150...匯流排
200...被測試元件
Claims (10)
- 一種測試裝置,包括:同步模組,以基準時脈來動作,並輸出表示以前述基準時脈作為基準的測試的週期時序之同步訊號;以及測試模組,以前述基準時脈的n倍(n為大於等於1的整數)頻率的高頻時脈來動作;而且,前述測試模組包括:相位移相器,根據前述同步訊號而選擇應作為測試訊號的基準之前述高頻時脈的邊緣;以及測試週期生成部,以前述相位移相器所選擇的前述邊緣作為基準,生成表示前述測試訊號的週期之測試週期訊號,其中,前述測試模組還具有仿效前述同步訊號的週期仿真器;前述同步模組生成作為前述同步訊號的同步脈衝訊號和同步相位數據,其中,同步脈衝訊號是在前述基準時脈的邊緣時序進行遷移,同步相位數據表示前述同步時序和前述同步脈衝訊號的邊緣時序之相位差;前述相位移相器藉由使前述高頻時脈的相位只位移了以前述週期仿真器所仿效的同步相位數據和前述n的乘數除以前述基準時脈的週期所得之位移級數,以選擇前述邊緣;前述測試週期生成部可生成作為前述測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,該測試週 期脈衝訊號是在前述相位移相器所位移的前述高頻時脈的邊緣時序進行遷移,該測試週期相位數據表示前述測試週期訊號的週期時序和前述測試週期脈衝訊號的邊緣時序之相位差。
- 如申請專利範圍第1項所述的測試裝置,其中,前述測試模組根據前述基準時脈的頻率的2倍頻率的高頻時脈來動作,前述相位移相器在前述同步相位數據大於等於2的情況下,使前述高頻時脈的相位位移1相位。
- 如申請專利範圍第1項至第2項中任一項所述的測試裝置,其中,還具有基準頻率模組,依據與前述基準時脈的頻率相同頻率的時脈訊號來動作。
- 如申請專利範圍第3項所述的測試裝置,其中,前述同步模組、前述測試模組及前述基準頻率模組可利用單一規格的匯流排而相互連接。
- 如申請專利範圍第3項所述的測試裝置,其中,前述測試模組及前述基準頻率模組是與來自前述同步模組的單一的前述同步訊號同步地進行動作。
- 一種測試方法,其是以下這種測試裝置的測試方法,該測試裝置包括:同步模組,以基準時脈進行動作,並輸出同步訊號,該同步訊號表示以前述基準時脈為基準之測試的同步時序;以及測試模組,以前述基準時脈的n倍(n為大於等 於1的整數)頻率的高頻時脈進行動作;而且,在前述測試模組中進行時,包括:相位位移階段,根據前述同步訊號而選擇應作為測試訊號的基準之前述高頻時脈的邊緣;以及測試週期生成階段,以前述相位位移階段所選擇的前述邊緣作為基準,而生成表示前述測試訊號的週期之測試週期訊號,其中,在前述測試模組中,還具有仿效前述同步訊號的週期仿真階段;前述同步模組生成作為前述同步訊號的同步脈衝訊號和同步相位數據,其中,該同步脈衝訊號是在前述基準時脈的邊緣時序進行遷移,該同步相位數據表示前述同步時序和前述同步脈衝訊號的邊緣時序之相位差;在前述相位位移階段,藉由使前述高頻時脈的相位只位移了以前述週期仿真階段所仿效的同步相位數據和前述n的乘數除以前述基準時脈的週期所得之位移級數,以選擇前述邊緣;在前述測試週期生成階段,生成作為前述測試週期訊號的測試週期脈衝訊號及測試週期相位數據,其中,該測試週期脈衝訊號是在前述相位位移階段所位移的前述高頻時脈的邊緣時序進行遷移,該測試週期相位數據表示前述測試週期訊號的週期時序和前述測試週期脈衝訊號的邊緣時序之相位差。
- 如申請專利範圍第6項所述的測試方法,其中, 前述測試模組根據前述基準時脈的頻率的2倍頻率的高頻時脈進行動作,在前述相位位移階段,若前述同步相位數據大於等於2,則使前述高頻時脈的相位位移1相位。
- 如申請專利範圍第6項至第7項中任一項所述的測試方法,其中,還具有依據與前述基準時脈的頻率相同頻率的時脈訊號,而使基準頻率模組進行動作之階段。
- 如申請專利範圍第8項所述的測試方法,其中,前述同步模組、前述測試模組及前述基準頻率模組利用單一規格的匯流排而相互連接,並利用前述同步模組所輸出的前述同步訊號,以經由前述匯流排而使前述測試模組及前述基準頻率模組同步。
- 如申請專利範圍第8項所述的測試方法,其中,前述測試模組及前述基準頻率模組是與來自前述同步模組的單一前述同步訊號同步地進行動作。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209079 | 2008-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201011315A TW201011315A (en) | 2010-03-16 |
TWI399558B true TWI399558B (zh) | 2013-06-21 |
Family
ID=41668838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098127494A TWI399558B (zh) | 2008-08-14 | 2009-08-14 | 測試裝置與測試方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8433964B2 (zh) |
JP (1) | JPWO2010018691A1 (zh) |
CN (1) | CN102119337A (zh) |
TW (1) | TWI399558B (zh) |
WO (1) | WO2010018691A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8922421B2 (en) * | 2009-12-10 | 2014-12-30 | Lockheed Martin Corporation | Method and system for use of GPS disciplined oscillators for coherent timing reference in distributed radar systems |
TWI442497B (zh) * | 2011-03-11 | 2014-06-21 | Piecemakers Technology Inc | 高速測試電路與方法 |
DE102011084143B4 (de) * | 2011-10-07 | 2024-07-04 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Messsoftware unterstütztes Messsystem und Messverfahren |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108642A (ja) * | 2000-09-27 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト方法 |
JP2002230999A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法 |
JP2004040037A (ja) * | 2002-07-08 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査装置 |
JP2004053412A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体集積回路試験装置 |
JP2006294111A (ja) * | 2005-04-08 | 2006-10-26 | Elpida Memory Inc | 半導体装置 |
JP2007010396A (ja) * | 2005-06-29 | 2007-01-18 | Advantest Corp | 半導体試験装置 |
WO2007077839A1 (ja) * | 2005-12-28 | 2007-07-12 | Advantest Corporation | 試験装置、試験方法、および、プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7461314B2 (en) * | 2003-06-06 | 2008-12-02 | Advantest Corporation | Test device |
CN100580472C (zh) * | 2005-11-30 | 2010-01-13 | 国际商业机器公司 | 用于执行测试的方法和集成电路 |
US7876118B2 (en) * | 2009-02-05 | 2011-01-25 | Advantest Corporation | Test equipment |
-
2009
- 2009-08-12 CN CN2009801312192A patent/CN102119337A/zh active Pending
- 2009-08-12 WO PCT/JP2009/003885 patent/WO2010018691A1/ja active Application Filing
- 2009-08-12 JP JP2010524674A patent/JPWO2010018691A1/ja not_active Withdrawn
- 2009-08-14 TW TW098127494A patent/TWI399558B/zh not_active IP Right Cessation
-
2011
- 2011-01-27 US US13/015,484 patent/US8433964B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108642A (ja) * | 2000-09-27 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト方法 |
JP2002230999A (ja) * | 2001-02-01 | 2002-08-16 | Hitachi Ltd | 半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法 |
JP2004040037A (ja) * | 2002-07-08 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 半導体集積回路の検査装置 |
JP2004053412A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体集積回路試験装置 |
JP2006294111A (ja) * | 2005-04-08 | 2006-10-26 | Elpida Memory Inc | 半導体装置 |
JP2007010396A (ja) * | 2005-06-29 | 2007-01-18 | Advantest Corp | 半導体試験装置 |
WO2007077839A1 (ja) * | 2005-12-28 | 2007-07-12 | Advantest Corporation | 試験装置、試験方法、および、プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20110148492A1 (en) | 2011-06-23 |
JPWO2010018691A1 (ja) | 2012-01-26 |
US8433964B2 (en) | 2013-04-30 |
WO2010018691A1 (ja) | 2010-02-18 |
TW201011315A (en) | 2010-03-16 |
CN102119337A (zh) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113312863B (zh) | 一种模拟时钟产生方法、装置、电子设备及可读存储介质 | |
TWI399558B (zh) | 測試裝置與測試方法 | |
JP3633988B2 (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
US20070129923A1 (en) | Dynamic synchronizer simulation | |
JP2009182967A (ja) | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス | |
WO2006115175A2 (ja) | 試験装置、プログラム、及び記録媒体 | |
US7816935B2 (en) | Test apparatus | |
WO2010089996A1 (ja) | 試験装置および試験方法 | |
JP4418954B2 (ja) | データ・パターン発生装置 | |
CN113728241A (zh) | 并行路径延迟线 | |
JP2005167317A (ja) | 発振器、周波数逓倍器、及び試験装置 | |
JP2008047121A (ja) | 半導体集積回路の間接シミュレーション方法及び装置 | |
JP2004361343A (ja) | 試験装置 | |
JP2009180732A (ja) | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス | |
JP2007024884A5 (zh) | ||
WO2010021131A1 (ja) | 試験装置および試験方法 | |
CN109143045B (zh) | 一种时序及波形生成装置及方法 | |
JP2011095102A (ja) | 測定装置および試験装置 | |
JP4215443B2 (ja) | ダイナミックバーンイン装置用アダプタ・カードおよびダイナミックバーンイン装置 | |
TWI289678B (en) | Method of testing synchronous clock chip and chip capable of synchronously testing clock | |
JP2013072797A (ja) | 半導体テスト回路 | |
CN115389857B (zh) | 基于对称电路的信号线缆延时检测系统 | |
JP2006112931A (ja) | 集積回路、テスト回路およびテスト方法 | |
JP4651399B2 (ja) | 検証テストベンチ | |
JP2002131394A (ja) | 半導体試験装置のテスト波形生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |