TWI398537B - 濺鍍設備及用以製造金屬化結構的方法 - Google Patents

濺鍍設備及用以製造金屬化結構的方法 Download PDF

Info

Publication number
TWI398537B
TWI398537B TW098111286A TW98111286A TWI398537B TW I398537 B TWI398537 B TW I398537B TW 098111286 A TW098111286 A TW 098111286A TW 98111286 A TW98111286 A TW 98111286A TW I398537 B TWI398537 B TW I398537B
Authority
TW
Taiwan
Prior art keywords
layer
power source
cathode
substrate
frequency signal
Prior art date
Application number
TW098111286A
Other languages
English (en)
Other versions
TW200944606A (en
Inventor
Jurgen Weichart
Mohamed Elghazzali
Stefan Bammesberger
Dennis Minkoley
Original Assignee
Oc Oerlikon Balzers Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oc Oerlikon Balzers Ag filed Critical Oc Oerlikon Balzers Ag
Publication of TW200944606A publication Critical patent/TW200944606A/zh
Application granted granted Critical
Publication of TWI398537B publication Critical patent/TWI398537B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H01J37/3467—Pulsed operation, e.g. HIPIMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

濺鍍設備及用以製造金屬化結構的方法
本發明係有關於一種磁控濺鍍方法，且特別係有關於使用具有濺鍍源和轉動磁鐵之磁控管來沈積薄膜於基材上的磁控濺鍍方法。
半導體晶片長久以來的目標係在於同時增加晶片電路的性能與減少晶片整體的物理尺寸。近來，例如積體電路(integrated circuits，IC’s)的能量耗費與製程技術等物理限制已激勵以複數個晶片垂直堆疊的方式來取代增加橫向元件密度的方式，以確保性能。
垂直堆疊的半導體晶片可具有矽穿孔，以建立此些垂直堆疊半導體晶片之間的電性連接。矽穿孔一般為高深寬比的孔洞，而位於半導體晶片中，並填充或鍍有金屬或導體，以電性連接電路單元的二或更多層。
半導體晶片亦可提供多層重建線路結構(multi-level rewiring structure)，其一般具有一電性傳導性的數值和介電層，介電層係製造於半導體晶片的前側。此多層重建線路結構允許積體電路結構可製造於半導體本體中，以連接於晶片最外側表面的接墊。同時，延伸於多層金屬化之不同層之間的穿孔側壁亦需具有均勻的覆蓋。
穿孔可同時作為部分的多層重建線路結構以及延伸於半導體晶片半體中的矽穿孔，其具有一深寬比，至少為5：1或至少為10：1，未來可能甚至為20：1。深寬比係用以描述穿孔之高度相對於寬度的比例。然而，高深寬比會造成穿孔之側壁上的覆蓋層材料難以具有均勻的厚度。
此外，使用銅來取代鋁的金屬化可提供此多層重建線路結構於半導體晶片的表面上，或矽穿孔，其可改善散熱，這是因為銅的電阻僅約為鋁的一半。然而，銅具有一缺點，其容易擴散於矽中，因而可能容易損害晶片的積體電路，且可能影響性能。
美國專利第6,911,124 B2號與第7,253,109 B2號揭露包括有低Ta或TaNx層、中TaN晶種層及高Ta層的結構，其在於避免銅擴散於矽基材中。
然而，鉭金屬具有二結晶相：一低電阻(15-60 micro-ohm-cm)α-相(體心立方晶相)，以及一高電阻(150-210 micro-ohm-cm)β-相(正方晶相)。由於具有低阻抗，此α-相係預期形成於β-相上，用以作為電子應用中的阻障。然而，此沈積條件需謹慎地控制，以避免形成更高阻抗的β-相。
因此本發明之一方面係在於提供一種半導體晶片的金屬化結構，其可以可靠地進行沈積，並具有低電阻，因而適用於銅導線。
本發明之用以沈積金屬化結構的方法包含：提供基材；沈積氮化鉭層於基材上；以及接著沈積鉭層於氮化鉭層上。此氮化鉭層係利用提供一靶材來濺鍍於基材上，靶材係至少部分由鉭所形成，並提供濺鍍氣體，其包含氮和惰性氣體，且以複數個脈衝來施加電源於陽極與陰極之間，陰極包括此靶材。脈衝電源係以高電流及低工作週期來進行施加，特別是，脈衝係以介於10Hz與1000Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。磁場係施加於鄰接靶材的表面。在電源之每一脈衝的期間中，鉭係反應性地由靶材濺鍍至基材，以形成氮化鉭晶種層。鉭層係沈積於氮化鉭晶種層上，其係利用提供惰性濺鍍氣體，以及以複數個脈衝來施加電源於陽極與陰極之間的方式來沈積，陰極包括此靶材。正如沈積氮化鉭層，此脈衝電源係以高電流及低工作週期來進行施加，特別是，脈衝係以介於10Hz與1000Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。再者，當沈積此鉭層時，高頻率信號係加於基座，以產生自我偏壓場(self-bias field)來鄰接於基材。在電源之每一脈衝的期間中，鉭係由靶材來沈積至氮化鉭層上，以形成鉭層。
本發明之又一方面係在於提供一種用以沈積TaN/Ta阻障層結構，其適合使用於銅導線，其利用物理氣相沈積來進行沈積，特別是濺鍍，更特別是使用高電流且低工作週期脈衝的濺鍍技術。
本發明的方法使具有低電阻率的鉭層可沈積於TaN晶種層上，此鉭層可係由α-鉭所組成，亦即鉭具有體心立方(BCC)結構，其具有低電阻率，或者可包含至少95體積%的α-鉭。在一實施例中，此鉭層包含少於20體積%或少於10體積%之具有正方結晶結構和高電阻率的鉭相，亦稱為β-鉭。再者，利用高電流且低工作週期脈衝濺鍍技術來沈積TaN層，可使層厚度減低，因而整體看來，具有低電阻率之金屬結構的製造可更快速且更具成本效益。
此電源係DC電源，其以DC電源的複數個脈衝來施加，並跨過陽極與陰極。如上所述，此DC電源的脈衝係以介於10Hz與1000Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。
在一實施例中，在沈積氮化鉭晶種層的期間中，高頻率信號並未施加於基座。本發明之方法可進一步減少β-鉭的形成，其為具有正方結晶結構的鉭，並可增加α-鉭於接著沈積的鉭層，且可減少在金屬化結構中的電阻率。此實施例可用以沈積更薄的TaN層，例如TaN層的厚度可少於5nm。
然而，在一些實施例中，在沈積TaN晶種層的期間中，高頻率信號係施加於基座。例如，當沈積厚TaN晶種層時，可施加高頻率信號，例如，可沈積厚度為20nm的TaN層。
在一實施例中，此高頻率信號係同步於此電源的脈衝，藉以改善於基材上之具有高深寬比之特徵上的覆蓋。
在一實施例中，為沈積鉭層於TaN層上，在高頻率信號(RF信號)先施加於基座之前，電源係施加於陽極與陰極之間。因此，在RF信號施加於基座之前，薄金屬層可沈積於基材上。此薄金屬層可作為遮蔽層，並可避免或至少減少對基材的損害，其發生係因為施加RF信號會導致加速離子射向基材。
在一實施例中，在沈積鉭層的期間，且於電源的每一脈衝施加於陽極與陰極之間前，高頻率信號係開始施加，在電源施加於陽極與陰極之間時，且在施加於陽極與陰極之間之電源的脈衝結束後的一時期中，高頻率信號係持續地進行，在施加於陽極與陰極之間之電源的脈衝結束後的時期之後，高頻率信號則結束進行。
本發明之方法可改善鉭層的沈積率，且具有更均勻的覆蓋於立體結構上，例如具有高深寬比的孔洞。
此高頻率信號的頻率係介於1MHz與70MHz之間，高頻率信號可利用電源供應器來提供，以供應具有高頻率的信號，此電源供應器係可進行調整，例如，高頻率電源可使用於供應頻率13MHz的信號，其亦可調整成介於12MHz與14MHz之間。
此電源之脈衝的頻率，或稱為脈衝重複率，係介於200Hz與600Hz之間，其進行於沈積氮化鉭層或鉭層的期間。此脈衝重複率可同樣使用於沈積氮化鉭層與鉭層。或者，不同脈衝重複率亦可使用於沈積氮化鉭層與鉭層。
在一實施例中，基材係半導體晶圓，例如矽晶圓。在一些實施例中，基材包括至少一孔洞，孔洞的內表面係覆蓋有氮化鉭層與鉭層。由於本發明的方法可使具有高深寬比之孔洞的內表面可靠地覆蓋有氮化鉭層與鉭層，因而孔洞的深寬比可至少為10：1。
此孔洞可穿過基材的本體，且可為矽穿孔。此孔洞可提供於矽基材中，例如矽晶片或積體電路元件，其垂直地互相堆疊。
在另一實施例中，此孔洞係形成為重建線路結構的一部分，重建線路結構係位於基材的平坦表面。此重建線路結構可為多層重建線路結構，其包括多個內插的介電層與導電層。介電層可包括一或更多個孔洞，以導引此導電連接結構向外，由半導體基材的積體電路連至最外側的金屬層，其一般提供有接墊。
此α-鉭相可進行沈積，而未在沈積鉭層時額外加熱基材，且未使用後續沈積回火，因而可避免高溫對基材造成損傷。在一實施例中，在沈積氮化鉭層與鉭層的其中至少一者時，基材係被冷卻，以進一步減少對基材的損害。一氣體，例如濺鍍氣體或惰性氣體，例如氬氣，可施加於基材的後方，以冷卻基材。
脈衝的頻率(或稱脈衝重複頻率)、電源脈衝時期及總沈積時間的其中至少一者可被進行調整，藉以調整氮化鉭層的厚度，因而氮化鉭層的厚度可小於5nm或小於1nm或約0.2nm。
在又一實施例中，銅係沈積於鉭層上，銅可使用濺鍍及/或其他技術例如電鍍。在電鍍的例子中，一銅晶種層可使用氣相沈積技術(例如濺鍍)來預先沈積。
本發明之又一方面係在於提供一種操作高功率脈衝磁控之設備的方法，以製造一金屬化結構。此設備包含基座、磁性組件、第一電源供應器及第二電源供應器。基座係用以在濺鍍過程中支撐基材，磁性組件係用以提供磁場，其鄰接於靶材的表面，靶材係至少部分由鉭所形成，藉以濺鍍於基材上。第一電源供應器係以複數個脈衝來施加電源於陽極與陰極之間，陰極包括靶材。第二電源供應器係電性連接於基座，用以施加高頻率信號於用以支撐基材的基座，以產生自我偏壓場來鄰接於基材。第一電源的脈衝係以介於10Hz與1000Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。
為製造此金屬化結構，利用操作此設備，在沈積氮化鉭晶種層的期間中，高頻率信號並未施加於基座。相對地，在沈積鉭層於氮化鉭晶種層上的期間中，高頻率信號係施加於基座。在沈積氮化鉭層與鉭層的期間，一脈衝電源供應，例如DC電壓，係施加於陽極與陰極之間。此氮化鉭層係使用濺鍍氣體來反應式地濺鍍，此濺鍍氣體包含部分氮氣。
本發明之操作高功率脈衝磁控之設備的方法可使α-鉭層沈積於TaN層上，此TaN層具有少於5nm的厚度，甚至1nm與0.2nm的厚度。此TaN層係使用脈衝技術來反應式濺鍍。使用本發明之方法來沈積的TaN層可增進α-鉭於覆蓋鉭層中的生成，勝過於β-鉭，並可增進低電阻率之金屬化結構的生成。此第一電源供應可為DC電源供應，此第一電源供應之脈衝的頻率係介於200Hz與600Hz之間。
本發明亦提供一種濺鍍設備，其包含基座、至少一靶材及磁性組件。基座係用以在濺鍍過程中支撐基材，靶材係至少部分由導電材料所形成，藉以濺鍍於基材上，磁性組件係用以提供磁場，其鄰接於靶材的表面。此設備更包含第一電源供應器，其以複數個脈衝來施加電源於陽極與陰極之間，陰極包括靶材，其中脈衝係以介於10Hz與1000Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。此設備亦包含第二電源供應器，其電性連接於該基座，用以施加高頻率信號於用以支撐基材的基座，以產生自我偏壓場來鄰接於基材。此設備更包含同步單元，用以同步化第一電源的脈衝與施加於基座的高頻率信號。
相較於第一電源未施加高頻率信號於基座之方法，且相較於第一電源的脈衝未同步化於施加於基座之高頻率信號的方法，本發明係利用同步化此施加於跨過陽極與靶材之第一電源的脈衝以及施加於基座的高頻率信號，因而可改善於基材上之具有高深寬比之特徵上的覆蓋。因此，本發明之設備特別是可適用於沈積塗佈層(例如擴散阻障層)於具有高深寬比之孔洞的內表面，例如深寬比至少為10：1。
在一實施例中，此磁性組件包含複數個可轉動的磁鐵，此磁性組件亦可包含電磁鐵，以提供磁場，其鄰接於靶材的表面。
在一實施例中，此第一電源係DC電源，其係以複數個脈衝來提供DC電壓跨過於陽極與靶材，脈衝係以介於10Hz與1000Hz之間的頻率(或稱為脈衝重複率，較佳為介於200Hz與600Hz)與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1A/cm2 與10A/cm2 之間的電流密度於靶材上。此第一電源的脈衝重複率係可進行調整。
在又一實施例中，此濺鍍設備更包含調整單元，用以調整施加於基座的高頻率信號。例如，高頻率信號的頻率可為13MHz且可調整於介於12MHz與14MHz之間。
此濺鍍設備更可包含裝置，用以在第一電源的每一脈衝施加於陽極與陰極之間前，開始施加高頻率信號，在電源施加於陽極與陰極之間時，且在施加於陽極與陰極之間之電源的脈衝結束後的一時期中，持續地進行高頻率信號，在施加於陽極與陰極之間之電源的脈衝結束後的一時期之後，結束高頻率信號的進行。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，本說明書將特舉出一系列實施例來加以說明。但值得注意的係，此些實施例只係用以說明本發明之實施方式，而非用以限定本發明。
請參照圖1，其顯示基材2上之金屬化結構1的概略圖。在本實施例中，此基材2係矽晶片，此金屬化結構1包括位於矽基材2上之SiO2 層3、位於SiO2 層3上之氮化鉭(TaN)層4及位於氮化鉭(TaN)層4上之α-鉭層5。銅層可沈積於此α-鉭層5上，TaN層4的厚度係小於5nm，並可為0.2nm，此鉭層的厚度可為600nm。
由於耐火性金屬(refractory metal)及其合金的化學與溫度穩定性，以鉭為基礎的薄膜可用以作為銅之金屬化中的擴散阻障層與黏著層。鉭金屬具有二結晶相：低電阻(15-60 micro-ohm-cm)α-相(體心立方晶相)，以及高電阻(150-210 micro-ohm-cm)β-相(正方晶相)。由於α-相的低阻抗，相較於β-相，α-相可作為電子應用中的阻障層。
請參照圖2，其顯示半導體晶圓6的部分概略圖，其具有由前平坦表面8所延伸之孔洞7。如圖1所示的金屬化結構1具有TaN層4和α-鉭層5，並覆蓋於孔洞7的表面和前平坦表面8，覆蓋銅層係顯示於圖2中。在一些實施例中，孔洞7係延伸通過矽晶圓6的厚度，以提供一矽穿孔。在一些實施例中，孔洞7可形成一層間穿孔來配置於多層重建線路結構的介電層中，此介電層係位於矽晶圓6的前表面8上。在一些實施例中，孔洞的深寬比至少為5：1、至少10：1或至少20：1。
如圖1和圖2所示之金屬化結構1可使用圖3所示之濺鍍設備來製造。
請參照圖3，其顯示濺鍍設備10的概略圖，其可使用於高功率之脈衝磁控濺鍍方法，其稱之為HIPIMS(High-Power Impulse Magnetron Sputtering)，亦可為HPPMS(High Power Pulsed Magnetron Sputtering)。
此設備10亦包括裝置，用以同步化一高頻率信號的傳送，此高頻率信號係傳送於一基材，藉以產生最高的自我偏壓電壓，其鄰接於此基材。當一直流電壓脈衝施加於靶材時，此自我偏壓電壓係實質地與一最高直流電流同時地發生，此特徵可使用於沈積此金屬化結構1的鉭層5。
然而，在反應式濺鍍沈積此金屬化結構1之TaN層4的期間中，此高頻率信號並不會被施加。透過生成此TaN層4而未使用高頻率信號，可發現的是，α-鉭相可更可靠地生成於TaN層4上。再者，TaN層的厚度可降低至1nm，甚至於0.2nm，且結構層的特徵電阻率(specific resistivity)未有大幅增加。因而金屬化結構可穩定、迅速且有成本效益地進行沈積，並具有低電阻率。又，此金屬化結構可適用於以銅為基礎的重建線路結構。
美國專利第11/954’507號、第11/954’490號及第60/982’817號中揭示有用以進行HIPIMS的設備和方法，其可合併參考來使用於本發明中。本發明的設備和方法可用以磁性上地改善濺鍍，其可由一濺鍍源或靶材12來濺鍍導電材料於半導體基材18(例如矽晶圓)中之矽穿孔16之實質垂直的側壁14。然而，此設備和方法亦可用以沈積於平坦表面上的結構，或者於一半導體晶片之部分的重建線路金屬化結構或多層線路系統。
在HIPIMS技術中，脈衝電漿可用來施加，以得到很高的金屬蒸氣離子化，其可高於90%。此脈衝電漿具有很短之脈衝、很高的功率，例如可高達數百萬瓦，以及一低工作週期(duty cycle)，例如介於0.01%與10%之間。除了改善薄膜特性，由於離子化金屬可被電場來加速，因而HIPIMS技術可方向性地濺鍍於具有三維特徵的結構。此優點可用以更均勻地進行塗佈於孔洞的內表面，其包括具有高深寬比(至少10：1)的孔洞。適用於實現HIPIMS技術的設備係顯示於圖3和圖4中。
此設備包括反應殼體20，以定義一實質封閉的腔體24，在此腔體24內，導電材料可沈積於半導體基材18上。由導電材料(例如金屬或合金)所製成的基座28例如係暴露且可任意地至少部分延伸於腔體24內，藉以在進行濺鍍沈積時，支撐半導體基材18於腔體24內的適當位置。
在本實施例中，基材為半導體基材18，特別是，一實質平坦的矽晶圓，其具有上平坦表面32和底平坦表面34，並位於腔體24內的基座28上。形成於半導體基材18中的孔洞16可開設於上平坦表面32，並封閉於底平坦表面34而形成一封閉端，且具有U形剖截面，其部分地延著深度D來伸入半導體基材18中。側壁14係定義孔洞16的內周面，此側壁14在半導體基材18中的深度D相對於孔洞16的寬度w可參照為一深寬比，其至少為10比1。在此所描述的深寬比為孔洞16的深度相對於孔洞16的寬度。
此設備10包括磁性組件36，其包括複數個轉動永久磁鐵37，而鄰接於靶材12的暴露表面40，靶材12係由導電材料所製成，以濺鍍沈積於基材18上。基材18包括孔洞16的內表面，例如此側壁14，以及孔洞16的底部。由磁性組件36所產生的磁場可提供電漿，其鄰近於或任意地位於靶材12的暴露表面40上。在本實施例中，此靶材12包括鉭。
一反應濺鍍氣體，例如N2 ，係由供氣源38所提供，且一惰性氣體，例如氬，係由另一供氣源42所提供，並由一流量控制器來計量於腔體24內，此流量控制器係操作性連接於控制器44。
此設備10更包括HIPIMS產生器46，其包含DC電源供應，並電性連接於靶材12，且跨過接地以及包括有靶材12的負偏壓陰極。此電漿係開始於通入氣體於腔體24內，並選擇性施加DC電壓來進行激發。
此設備10更包括RF電源48，其電性連接於基座28，並在進行濺鍍時產生一DC自我偏壓場，而鄰近於基座28上的半導體基材18。此DC自我偏壓場係有效於加速導電材料的離子，而由靶材12垂直地射入於基材18上，因而增進導電材料的濺鍍，其係濺鍍於具有高深寬比(至少10：1)之孔洞16的側壁14上。其中，高頻率信號的頻率例如係介於1MHz與70MHz之間。
此設備更可包括頻率調整器，用以調整RF電源48之高頻率信號的頻率。
施加於基座28的高頻率信號以及通過接地與靶材12之DC電源46的脈衝可利用同步單元50來進行同步化。
為了製造如圖1和圖2的金屬化結構1，TaN層4可使用設備10的反應式濺鍍來沈積，此設備10係以跨過接地和靶材12的複數個脈衝來提供電源，此電源具有高電源和低工作週期。一脈衝電源供應，特別是一脈衝DC電壓，係施加於陽極或接地以及靶材12之間，藉以由靶材12上移除鉭。鉭可反應於氮濺鍍氣體，藉以沈積TaN層4於基材上。然而，當沈積TaN層4時，此高頻率信號並未被施加。
當沈積鉭層5時，比高頻率信號係施加於基座28，並同步於脈衝DC電壓，如圖4所示。
請參照圖4，其顯示使用設備10來沈積鉭層的方法。圖4係顯示有，如時間的運作，跨過接地與靶材12來建立的電壓VDC 、施加於基座28的高頻率信號HF、直流電流IDC 、以及整體負載的可變電漿阻抗部分。可變電漿阻抗部分係跨過由DC電源所施加之DC電壓脈衝，並以波形ZL 來描述。
總而言之，傳輸於基座28的高頻率信號HF係開始於DC電壓脈衝的應用之前，並繼續進行於DC電壓脈衝的應用期間，且在DC電壓脈衝未再繼續後結束。在整個施加DC電壓脈衝來通過接地與靶材12的期間中，高頻率信號係實質地且同時地傳輸於基座28。DC電壓的脈衝在t1與t2之間的時間約例如為130微秒(μs)。複數個DC電壓脈衝與傳送至基座28的高頻率信號係重複地施加，藉以由靶材12來濺鍍材料至孔洞16的側壁14上。
更詳述的是，在圖4所示之圖表的區域A中，起初DC電壓並未由HIPIMS產生器46所建立來跨過陽極或接地以及靶材12，在本實施例中，HIPIMS產生器46為DC電壓供應器，且高頻率信號起初並未傳送至基座28。因此，此時，若少量或任何電漿係激發於腔室24內，則此電漿為低密度電漿，並具有相對較高之阻抗。
在由DC電壓供應器46跨過陽極與靶材12來建立DC電壓脈衝之前，由可變RF電源48輸送至基座28的高頻率信號係開始於時間t0 。在圖4中的波形HF係描述由RF電源48所輸送之高頻率信號的功率，且輸送至基座28的高頻率信號可產生自我偏壓場於基材上。
於時間t0 之後，由DC電壓供應器46所輸送之DC電壓脈衝係施加於時間t1 ，並在圖4的橫座標上顯示為0秒，其跨過陽極與靶材12，以激發電漿於腔體24內。由DC電壓供應器46所施加之DC電壓係描述為圖4中的VDC 。
由DC電壓供應器46所提供的直流電流的數值係於時間t1 開始增加，其係至少部分因為電漿密度的增加，並因而減少電漿的阻抗，直到至時間t2 的最大值。此增加的直流電流係描述為圖4中的波形IDC 。可變電漿阻抗部分係跨過由DC電源所施加之DC電壓脈衝，並以圖4中之波形ZL 來描述。
由DC電壓供應器46所提供的DC電壓脈衝，以及由可變RF電源48所輸送的高頻率信號係同時在圖4所示之脈衝週期的期間C中被提供，直到於時間t3 ，由DC電壓供應器46所提供的DC電壓即停止施加跨過陽極或接地與靶材12。
因此，直流電流逐漸地由其最大值開始減少，並接近於DC電壓脈衝施加之前的直流電流值。然而，於時間t3 ，當DC電壓不再繼續施加時，此高頻率信號仍持續地由RF電源48來傳送至基座28。
複數個DC電壓脈衝係以一工作週期來重複地施加於陽極與靶材12之間，此工作週期係約介於0.5%與10%之間。每一DC電壓脈衝係重疊於傳送至基座28之高頻率信號的脈衝因此，此高頻率信號係以脈衝來重複地傳送至基座28，並具有介於2%與12%之間的工作週期。因此，傳送至基座28的高頻率信號係開始於DC電壓脈衝的施加之前，並在移除DC電壓脈衝之後不再繼續。
可發現的是，利用本發明的方法與設備，鉭的密集層可應用於矽穿孔中，以具有高深寬比。相較於美國專利第11/954’507號所揭露之傳統方法，透過比較孔洞16之上部分的層厚度與上部分的層厚度，可發現的是，本發明之方法可改善塗佈於側壁14上的均勻性。
在以下的實施例與範例中，金屬化結構1係製造於8吋直徑且經氧化的矽晶圓，其具有Ta/TaN/SiO2 /Si的結構層，如圖1所示。首先，TaN係反應式地濺鍍於基材上，特別係位於基材之SiO2 層上，接著，α鉭係濺鍍於TaN層上。
此Ta/TaN結構係使用HIPIMS技術來濺鍍於單基材設備(一所謂的叢集式設備)中，其具一轉動磁鐵配置，並依據如下條件：
靶材：鉭
靶材尺寸：300nm
靶材/基材距離：50mm
靶材面積：700cm2
幾種製程已被進行研究，其具有概述於下表1之製程參數的較廣範圍。
對於TaN晶種層，條件範圍係研究為：
濺鍍時間(Sputtering Time)：1-15秒、厚度(Thickness)：0.2-20nm、Uset：550-1000V、Pavg：1-8kW、頻率(Frequency)：250-500Hz、脈衝長度(Pulse Length)：20-200μs、脈衝尖峰電流(Pulse Peak Current)：70-600A、RF-偏壓(RF-Bias)：0-300V、N2 流量(N2 Flow)：45-100sccm、Ar流量(Ar Flow)：30-150sccm、Ar Backgas流量：5-12sccm。
對於Ta層，條件範圍係研究為：
濺鍍時間：80-195秒、厚度：600nm、Uset：550-1000V、Pavg：7、8-18.5kW、頻率：250-500Hz、脈衝長度：60-200μs、脈衝尖峰電流：300-1250A、RF-偏壓：20-300V、N2 流量：0sccm、Ar流量：30-150sccm、Ar Backgas流量：5-12sccm。
具有Si/SiO2 /TaN/Ta結構之樣本的特徵電阻係量測為介於18-28μΩcm之間。
對於所有的研究條件，並不需特意且額外的基材加熱來得到α相。在一些實施例中，基材可利用流量為5-12sccm的Ar後方氣流(backgas)來進行冷卻，因而可避免損害熱敏介電材料的危險。
當加入氮氣來濺鍍鉭時，磁滯現象基本上係非常小，其可由HIPIMS製程中看出。在圖5和圖6中，平均功率/平均電流以及脈衝尖峰電流係分別對應於氮氣流量的增加和減少。在此範例中，電壓係設定為固定值550V。圖5和圖6顯示出，氮氣的流率與平均功率、平均電流及脈衝尖峰電流之間具有一關係。對於高流率，平均功率、平均電流及脈衝尖峰電流增加，藉此，沈積率可利用改變氮氣流量的方式來控制，而取代改變電壓於靶材上的方式。
起初，TaN晶種層係利用反應式濺鍍的方式來進行沈積，若Ta係直接地沈積於基材上，則其會生成為β晶相。位於晶種層上，α鉭可利用HIPIMS技術來進行濺鍍。
可由二種方式來研究得知，沈積薄膜係呈現為α鉭或β鉭。
由於α相與β相之間的電阻變化很大，主要所使用的量測技術為薄膜電阻率。特徵電阻係利用一四點探針量測繪圖系統(four-point probe mapping system)來量測薄膜的電阻率，以及利用輪廓測度儀(step profiler)來量測薄膜的厚度。由利用本發明之方法所沈積的薄膜可發現，其電阻基本上介於18與28μΩcm之間，亦即表示Ta係沈積為α相。
再者，X光繞射技術(X-ray Diffraction，XRD)可用以確認所形成的晶相，樣品之X光繞射的峰值係位於α鉭繞射峰值位置(2θ)。
對於一些樣品，α鉭的存在亦可利用透射電子顯微鏡(Transmission Electron Microscopy，TEM)的奈米繞射情形來確認。
請參照圖7，其顯示一矽晶圓的θ-2θ XRD圖，此矽晶圓包括600nm的Ta薄膜，其沈積於厚10nm的TaN晶種層上。其中，峰值係指示為鉭，並具有體心立方(BCC)或α相結構。
請參照圖8，其顯示圖7的部分詳述圖。圖8顯示(1 1 0)峰值的比較圖，其係對600nm的Ta薄膜來量測得到，Ta薄膜係沈積於三個不同厚度之TaN晶種層上，特別是厚度分別為5、10及10nm。對於最低之TaN晶種層，其厚度為5nm，則峰值最高。對於15nm厚度的TaN晶種層，則峰值最低。
請參照圖9，其顯示利用掠角衍射(Grazing incidence diffraction)所得到的XRD圖，其係量測一沈積於10nm厚TaN晶種層上的600nm厚Ta薄膜。
請參照圖10，其顯示圖9的(1 1 0)峰值，其係對三個600nm厚的Ta薄膜來量測得到，此些Ta薄膜係分別沈積於5、10及10nm厚之TaN晶種層上。
可發現的是，在沈積TaN晶種層的期間中施加RF偏壓，會對沈積於TaN晶種層上之鉭層造成影響。若RF偏壓係在沈積TaN晶種層的期間中進行施加，可觀察到鉭層中之β相的比例增加。然而，若RF偏壓未在生成TaN晶種層的期間中進行施加，則可觀察到鉭層中之α鉭相的比例增加，且可觀察到鉭層中之β鉭相的比例減少，其可顯示於圖11與圖12中的二個實施例。
當晶種層減少至非常薄的尺寸時，在沈積TaN晶種層的期間中施加RF偏壓顯示會開始正方β鉭的部分生成，或更特別的是晶種層中之α相與β相的混合。圖11與圖12顯示在TaN晶種層上沈積Ta薄膜中之β鉭的部分生成，在此TaN晶種層之反射濺鍍沈積的期間中，RF信號係施加於基座。
請參照圖11，其顯示二不同Ta層之θ-2θ XRD圖的比較，Ta層係沈積於TaN晶種層上，且未施加RF偏壓於基座上。
請參照圖12，其顯示圖11之一區域的詳述圖，當在沈積TaN晶種層的期間中施加RF偏壓時，由於Ta(002)之峰值係位於2θ=33.3°，因而此區域形成有正方(β)鉭。在下方之尖鋒係來自矽基材(Si(100))。當在沈積TaN晶種層的期間中未施加RF偏壓於基座時，在TaN晶種層上的生成薄膜中並不會發現此(002)峰值。
範例
以下範例係用以進一步說明本發明，而非用以限定本發明的範圍。
範例1
表2中所列的製程係以壓力3.9x10-6 bar來進行濺鍍，50V的RF偏壓係被施加，但無需用於TaN晶種層的沈積。更進一步的沈積條件係概述於下表2中。
此薄膜係利用四點探針量測繪圖系統來量測出其特徵電阻率為23Ωcm，如圖13所示，且其XRD峰值係位於2θ=38.472°，亦即可表示為鉭的(1 1 0)峰值，範例1的晶相特徵為α(BCC)Ta。
範例2
在以下的範例中，TaN晶種層的厚度具有變化。若使用HIPIMS技術，此TaN晶種層的厚度可減少至最低0.2nm，此沈積條件係概述於下表3中。
對於7.5nm厚的TaN晶種層，其係以500Hz來濺鍍15秒。利用減少濺鍍時間至10秒和5秒，可沈積5nm和2.5nm厚的TaN層。為了減少厚度至1.25nm，將濺鍍時間設為5秒，藉以使此脈衝頻率由500Hz減半至250Hz。瞬間通入氮氣於製程腔體內，且時間為2秒、脈衝頻率為500Hz，此時，可沈積0.2nm厚的TaN層。然後，在時間為2秒、頻率為250Hz時，厚度可實質為0.2nm。
請參照圖14，其顯示600nm之αTa層的特微電阻率，其沈積於不同厚度的TaN晶種層上，此厚度係介於7.5nm與0.2nm之間。對於厚度介於7.5nm與0.5nm之間的TaN晶種層，鉭層的特微電阻率係在20Ωcm以下。對於沈積於0.2nm厚之TaN晶種層上的鉭層，其特微電阻率輕微地增加於35Ωcm以上。
對於生成αTa層且未使用RF偏壓於沈積TaN晶種層中的製程已進行發展。在施加RF偏壓的情形中，加速的電子可能損害沈積於晶種層上的薄膜和結構。在使用HIPIMS技術來取代物理氣相沈積法(PVD)時，需不使用RF偏壓來沈積晶種層。即使沈積αTa層於0.2nm厚之TaN晶種層上，需不使用RF偏壓。如圖14所示，即使係非常薄的晶種層，仍可生成αTa。由於本發明未使用RF偏壓來製造金屬化結構的第一層，因而具有可避免損害結構和元件的優點。
在又一實施例中，電源係供應於靶材一時間期間，其係在RF信號施加於基座之前。因此，薄金屬層可沈積於基材上，用以作為保護層，來避免在RF信號施加時對基材造成損傷。一旦RF信號被施加，根據上述實施例之一，其可同步於提供於靶材的脈衝電源供應。
本發明的方法可用以塗佈於具有例如深寬比至少為10：1的矽穿孔。在具有高深寬比的孔洞中，其側壁與底部的覆蓋可大幅地減少。因此，使用根據上述實施例之一的金屬化結構和方法，一非常薄之TaN晶種層可用以允許α-Ta生成於孔洞中。對於具有積體電路之半導體晶片的多層重建線路結構，本發明的方法亦可使用於製造一擴散載子結構。
綜上所述，雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
HF、VDC 、IDC 、ZL ．．．波形
1．．．金屬化結構
2．．．基材
3．．．SiO2 層
4．．．氮化鉭層
5．．．鉭層
6．．．半導體晶圓
7．．．孔洞
8．．．平坦表面
10．．．設備
12．．．靶材
14．．．側壁
16．．．矽穿孔
18．．．半導體基材
20．．．反應殼體
24．．．腔體
28．．．基座
32．．．上平坦表面
34．．．底平坦表面
36．．．磁性組件
37．．．磁鐵
38、42．．．供氣源
40．．．表面
44．．．控制器
46．．．HIPIMS產生器
48．．．RF電源
50．．．同步單元
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：圖1顯示包括TaN的金屬化結構，其係反應式地濺鍍於基材上，而α-鉭係生成於TaN上。
圖2顯示圖1中之金屬化結構，其覆蓋於孔洞的側壁上。
圖3顯示設備的概略圖，用以製造圖1和圖2的金屬化結構。
圖4顯示用以控制圖3之設備的方法，以沈積圖1和圖2之金屬化結構的鉭層。
圖5顯示當增加氮氣時之平均功率與電流的磁滯現象。
圖6顯示當增加氮氣時之HIPIMS脈衝尖峰電流的磁滯現象。
圖7其顯示600nm之Ta薄膜的θ-2θ XRD圖，此Ta薄膜沈積於厚10nm的TaN晶種層上。
圖8顯示圖7的詳述圖。
圖9顯示利用掠角衍射所得到之沈積於10nm厚TaN晶種層上之600nm厚Ta薄膜的XRD圖。
圖10顯示圖9的詳述圖。
圖11顯示二不同Ta層之θ-2θ XRD峰值的比較，Ta層係沈積於TaN晶種層上，且未施加RF信號。
圖12顯示圖11的詳述圖，當在沈積TaN晶種層的期間中施加RF偏壓時，其形成有正方(β)鉭(Ta(002)之峰值係位於2θ=33.3°)。
圖13顯示峰值位於2θ=38.472°而表示為鉭相的XRD圖。
圖14顯示600nm之αTa層的特微電阻率，其生成於不同厚度的TaN晶種層上。
1．．．金屬化結構
2．．．基材
3．．．SiO2 層
4．．．氮化鉭層
5．．．鉭層

Claims (32)

  1. 一種用以沈積一金屬化結構的方法，包含：提供一基材；沈積一氮化鉭層，其係利用提供一靶材來濺鍍於該基材上，該靶材係至少部分由鉭所形成；提供一濺鍍氣體，其包含氮和惰性氣體；以複數個脈衝來施加一電源於一陽極與一陰極之間，該陰極包括該靶材，其中脈衝係以介於10 Hz與1000 Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1 A/cm2 與10 A/cm2 之間的電流密度於該靶材上；施加磁場，其鄰接於該靶材的表面；在該電源之每一該些脈衝的期間中，反應性地由該靶材濺鍍鉭至該基材，以形成一氮化鉭晶種層；沈積一鉭層於該氮化鉭晶種層上，其係利用提供磁場來鄰接於該靶材的表面；提供一惰性濺鍍氣體；以複數個脈衝來施加該電源於該陽極與該陰極之間，該陰極包括該靶材，其中脈衝係以介於10 Hz與1000 Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1 A/cm2 與10 A/cm2 之間的電流密度於該靶材上；施加磁場，其鄰接於該靶材的表面；施加一高頻率信號於一基座，以產生一自我偏壓場(self-bias field)來鄰接於該基材，在沈積該氮化鉭晶種層的期間中，該高頻率信號並未施加於該基座；以及在該電源之每一該些脈衝的期間中，由該靶材沈積鉭至該 氮化鉭層上，以形成該鉭層。
  2. 如申請專利範圍第1項所述之方法，其中為沈積該鉭層於該氮化鉭層上，在該高頻率信號先施加於該基座之前，該電源係施加於該陽極與該陰極之間。
  3. 如申請專利範圍第1項所述之方法，其中該高頻率信號係同步於該電源的該些脈衝。
  4. 如申請專利範圍第1項所述之方法，其中在沈積該鉭層的期間，且於該電源的每一該些脈衝施加於該陽極與該陰極之間前，該高頻率信號係開始施加，在該電源施加於該陽極與該陰極之間時，且在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的一時期中，該高頻率信號係持續地進行，在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的該時期之後，該高頻率信號則結束進行。
  5. 如申請專利範圍第1項所述之方法，其中該高頻率信號具一頻率，其介於1 MHz與70 MHz之間。
  6. 如申請專利範圍第1項所述之方法，其中該電源之該些脈衝的頻率係介於200Hz與600Hz之間，其供應於該陽極與該陰極之間，用以沈積該氮化鉭層與該鉭層的其中至少一者。
  7. 如申請專利範圍第1項所述之方法，其中該基材為一矽晶圓。
  8. 如申請專利範圍第1項所述之方法，其中該基材包括至少一孔洞，該孔洞的內表面係覆蓋有該氮化鉭層與該鉭層。
  9. 如申請專利範圍第8項所述之方法，其中該孔洞的深寬比至少為10：1。
  10. 如申請專利範圍第8或9項所述之方法，其中該孔洞係穿過該基材的本體。
  11. 如申請專利範圍第8或9項所述之方法，其中該孔洞係形成為一重建線路結構的一部分，該重建線路結構係位於該基材的一平坦表面。
  12. 如申請專利範圍第1項所述之方法，其中該鉭層具有一體心立方晶格結構。
  13. 如申請專利範圍第1項所述之方法，更包含：在沈積該氮化鉭層與該鉭層之其中至少一者的期間，冷卻該基材。
  14. 如申請專利範圍第13項所述之方法，其中一氣流係提供至該基材的後方，以冷卻該基材。
  15. 如申請專利範圍第1項所述之方法，其中該脈衝重複的頻率及沈積時間的其中至少一者係被進行調整，藉以使所沈積之該氮化鉭層的厚度係小於5nm或小於1nm或0.2nm。
  16. 如申請專利範圍第1項所述之方法，更包含：沈積銅於該鉭層上。
  17. 一種操作一設備的方法，以製造一金屬化結構，該設備包含：一基座，用以在濺鍍過程中支撐一基材；一磁性組件，用以提供一磁場，其鄰接於一靶材的一表面，該靶材係至少部分由鉭所形成，藉以濺鍍於該基材上；一第一電源供應器，以複數個脈衝來施加一電源於一陽極與一陰極之間，該陰極包括該靶材，其中脈衝係以介於10 Hz與1000 Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1 A/cm2 與10 A/cm2 之間的電流密度於該靶材上；以及一第二電源供應器，電性連接於該基座，用以施加一高頻 率信號於用以支撐該基材的該基座，以產生一自我偏壓場來鄰接於該基材；其中，在沈積一氮化鉭晶種層的期間中，該高頻率信號並未施加於該基座，在沈積一鉭層於該氮化鉭晶種層上的期間中，該高頻率信號係施加於該基座，藉以製造該金屬化結構。
  18. 如申請專利範圍第17項所述之方法，其中為沈積該鉭層於該氮化鉭層上，在該高頻率信號先施加於該基座之前，該第一電源係施加於該陽極與該陰極之間。
  19. 如申請專利範圍第17項所述之方法，其中該高頻率信號係同步於該第一電源的該些脈衝。
  20. 如申請專利範圍第17項所述之方法，其中在沈積該鉭層的期間，且於該電源的每一該些脈衝施加於該陽極與該陰極之間前，該高頻率信號係開始施加，在該電源施加於該陽極與該陰極之間時，且在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的一時期中，該高頻率信號係持續地進行，在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的該時期之後，該高頻率信號則結束進行。
  21. 如申請專利範圍第17項所述之方法，其中該高頻率信號的頻率係介於1 MHz與70 MHz之間。
  22. 如申請專利範圍第17項所述之方法，其中該第一電源之該些脈衝的頻率係介於200Hz與600Hz之間。
  23. 如申請專利範圍第17項所述之方法，其中一α鉭層係沈積於該氮化鉭層上。
  24. 如申請專利範圍第17項所述之方法，其中在沈積該氮化鉭層與該鉭層之其中至少一者的期間，該基材係被冷卻。
  25. 如申請專利範圍第17項所述之方法，其中該第一電源 係一DC電源，且該DC電源的脈衝係施加於該陽極與該陰極之間。
  26. 一種濺鍍設備，包含：一基座，用以在濺鍍過程中支撐一基材；至少一靶材，至少部分由導電材料所形成，藉以濺鍍於該基材上；一磁性組件，用以提供一磁場，其鄰接於該靶材的一表面；一第一電源供應器，以複數個脈衝來施加一電源於一陽極與一陰極之間，該陰極包括該靶材，其中脈衝係以介於10 Hz與1000 Hz之間的頻率與介於0.01%與20%之間的工作週期來進行施加，並產生介於0.1 A/cm2 與10 A/cm2 之間的電流密度於該靶材上；一第二電源供應器，電性連接於該基座，用以施加一高頻率信號於用以支撐該基材的該基座，以產生一自我偏壓場來鄰接於該基材；以及一同步單元，用以同步化該第一電源的脈衝與施加於該基座的該高頻率信號。
  27. 如申請專利範圍第26項所述之設備，其中該磁性組件包含複數個磁鐵。
  28. 如申請專利範圍第27項所述之設備，其中該磁性組件的該些磁鐵係可轉動的。
  29. 如申請專利範圍第26至28項之一所述之設備，其中該第一電源係一DC電源，且該DC電源的脈衝係施加於該陽極與該陰極之間。
  30. 如申請專利範圍第26項所述之設備，其中該第一電源的脈衝重複頻率係可調整的。
  31. 如申請專利範圍第26項所述之設備，更包含一調整單元，用以調整施加於該基座的該高頻率信號。
  32. 如申請專利範圍第26項所述之設備，更包含一裝置，用以在沈積該鉭層的期間，且於該電源的每一該些脈衝施加於該陽極與該陰極之間前，開始施加該高頻率信號，在該電源施加於該陽極與該陰極之間時，且在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的一時期中，持續地進行該高頻率信號，在施加於該陽極與該陰極之間之該電源的該些脈衝結束後的該時期之後’結束該高頻率信號的進行。
TW098111286A 2008-04-03 2009-04-03 濺鍍設備及用以製造金屬化結構的方法 TWI398537B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US4201508P 2008-04-03 2008-04-03

Publications (2)

Publication Number Publication Date
TW200944606A TW200944606A (en) 2009-11-01
TWI398537B true TWI398537B (zh) 2013-06-11

Family

ID=40756963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111286A TWI398537B (zh) 2008-04-03 2009-04-03 濺鍍設備及用以製造金屬化結構的方法

Country Status (7)

Country Link
US (2) US8691058B2 (zh)
EP (1) EP2268844B1 (zh)
JP (1) JP5759891B2 (zh)
KR (2) KR101647515B1 (zh)
CN (1) CN101983253B (zh)
TW (1) TWI398537B (zh)
WO (1) WO2009122378A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896773B2 (en) * 2002-11-14 2005-05-24 Zond, Inc. High deposition rate sputtering
US20060066248A1 (en) * 2004-09-24 2006-03-30 Zond, Inc. Apparatus for generating high current electrical discharges
US7095179B2 (en) * 2004-02-22 2006-08-22 Zond, Inc. Methods and apparatus for generating strongly-ionized plasmas with ionizational instabilities
US8222139B2 (en) * 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
CN102453881B (zh) * 2010-10-27 2014-07-16 北京北方微电子基地设备工艺研究中心有限责任公司 物理气相沉积设备及磁控溅射方法
EP2565291A1 (en) * 2011-08-31 2013-03-06 Hauzer Techno Coating BV Vaccum coating apparatus and method for depositing nanocomposite coatings
US9416440B2 (en) * 2011-09-30 2016-08-16 Cemecon Ag Coating of substrates using HIPIMS
JP6093968B2 (ja) * 2012-08-28 2017-03-15 国立研究開発法人産業技術総合研究所 電界放出素子用エミッタの作製方法
EP3077566A1 (en) * 2013-12-04 2016-10-12 Oerlikon Advanced Technologies AG Sputtering source arrangement, sputtering system and method of manufacturing metal-coated plate-shaped substrates
JP6082165B2 (ja) * 2014-05-22 2017-02-15 キヤノンアネルバ株式会社 金属膜および金属膜の成膜方法
US9812305B2 (en) * 2015-04-27 2017-11-07 Advanced Energy Industries, Inc. Rate enhanced pulsed DC sputtering system
CN105448818B (zh) * 2015-12-31 2018-10-16 上海集成电路研发中心有限公司 一种应用于半导体铜互连工艺的磁控溅射方法
TWI615494B (zh) * 2016-07-05 2018-02-21 鍍製光學硬膜之封閉式高能磁控濺鍍裝置及其製造方法
US20190088457A1 (en) * 2017-09-19 2019-03-21 Applied Materials, Inc. Sync controller for high impulse magnetron sputtering
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10998209B2 (en) 2019-05-31 2021-05-04 Applied Materials, Inc. Substrate processing platforms including multiple processing chambers
FR3097237B1 (fr) * 2019-06-11 2021-05-28 Safran Procédé de revêtement d'un substrat par du nitrure de tantale
US11817331B2 (en) 2020-07-27 2023-11-14 Applied Materials, Inc. Substrate holder replacement with protective disk during pasting process
US11749542B2 (en) 2020-07-27 2023-09-05 Applied Materials, Inc. Apparatus, system, and method for non-contact temperature monitoring of substrate supports
US11600507B2 (en) 2020-09-09 2023-03-07 Applied Materials, Inc. Pedestal assembly for a substrate processing chamber
US11610799B2 (en) 2020-09-18 2023-03-21 Applied Materials, Inc. Electrostatic chuck having a heating and chucking capabilities
US11674227B2 (en) 2021-02-03 2023-06-13 Applied Materials, Inc. Symmetric pump down mini-volume with laminar flow cavity gas injection for high and low pressure
US12002668B2 (en) 2021-06-25 2024-06-04 Applied Materials, Inc. Thermal management hardware for uniform temperature control for enhanced bake-out for cluster tool

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200720456A (en) * 2005-09-13 2007-06-01 Applied Materials Inc Large-area magnetron sputtering chamber with individually controlled sputtering zones

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9704607D0 (sv) * 1997-12-09 1997-12-09 Chemfilt R & D Ab A method and apparatus for magnetically enhanced sputtering
US6911124B2 (en) * 1998-09-24 2005-06-28 Applied Materials, Inc. Method of depositing a TaN seed layer
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
EP1019954B1 (en) * 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
US6290825B1 (en) * 1999-02-12 2001-09-18 Applied Materials, Inc. High-density plasma source for ionized metal deposition
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
US6200433B1 (en) * 1999-11-01 2001-03-13 Applied Materials, Inc. IMP technology with heavy gas sputtering
US6350353B2 (en) * 1999-11-24 2002-02-26 Applied Materials, Inc. Alternate steps of IMP and sputtering process to improve sidewall coverage
JP2001335919A (ja) * 2000-03-21 2001-12-07 Murata Mfg Co Ltd αタンタル膜の製造方法、αタンタル膜及びそれを用いた素子
US20020142589A1 (en) * 2001-01-31 2002-10-03 Applied Materials, Inc. Method of obtaining low temperature alpha-ta thin films using wafer bias
KR100878103B1 (ko) * 2001-05-04 2009-01-14 도쿄엘렉트론가부시키가이샤 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ
US6709553B2 (en) 2002-05-09 2004-03-23 Applied Materials, Inc. Multiple-step sputter deposition
JP2004131839A (ja) * 2002-06-17 2004-04-30 Applied Materials Inc パルス化された電力によるスパッタリング堆積
JP4497447B2 (ja) * 2003-03-03 2010-07-07 株式会社アルバック パルス状直流スパッタ成膜方法及び該方法のための成膜装置
US7686926B2 (en) * 2004-05-26 2010-03-30 Applied Materials, Inc. Multi-step process for forming a metal barrier in a sputter reactor
CN1680618A (zh) * 2004-11-30 2005-10-12 大连理工大学 脉冲偏压电弧离子镀钛/氮化钛纳米多层超硬薄膜的方法
US20060172536A1 (en) * 2005-02-03 2006-08-03 Brown Karl M Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece
EP2010691B1 (de) * 2006-04-21 2017-12-06 CemeCon AG Beschichteter körper
CN101589450B (zh) * 2006-12-12 2013-08-28 Oc欧瑞康巴尔斯公司 生成靶溅射以在衬底上产生涂层的设备和在其上实施电压脉冲的方法
KR101603798B1 (ko) 2007-10-26 2016-03-15 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 관통 실리콘 비아 금속화에 대한 고전력 마그네트론 스퍼터링의 적용

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200720456A (en) * 2005-09-13 2007-06-01 Applied Materials Inc Large-area magnetron sputtering chamber with individually controlled sputtering zones

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
André Anders"Metal plasmas for the fabrication of nanostructures"Journal of physics :appled physics"plasma-aoded nanofabrication September 21,2006. *

Also Published As

Publication number Publication date
TW200944606A (en) 2009-11-01
KR101959113B1 (ko) 2019-03-15
EP2268844A1 (en) 2011-01-05
KR20100135774A (ko) 2010-12-27
CN101983253A (zh) 2011-03-02
EP2268844B1 (en) 2020-11-25
JP5759891B2 (ja) 2015-08-05
US9644261B2 (en) 2017-05-09
US20090263966A1 (en) 2009-10-22
CN101983253B (zh) 2012-10-24
US20140158530A1 (en) 2014-06-12
KR20160052806A (ko) 2016-05-12
JP2011516728A (ja) 2011-05-26
US8691058B2 (en) 2014-04-08
KR101647515B1 (ko) 2016-08-10
WO2009122378A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI398537B (zh) 濺鍍設備及用以製造金屬化結構的方法
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US6841044B1 (en) Chemically-enhanced physical vapor deposition
JP5521136B2 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
US20090183984A1 (en) Seed Film Forming Method, Plasma-Assisted Film Forming System and Storage Medium
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
TW460597B (en) A barrier layer structure for use in semiconductors and a method of producing an aluminum-comprising layer having a 111 crystal orientation
TWI223873B (en) Nitrogen-containing tantalum films
JP2011500967A5 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
TW402778B (en) Aluminum hole filling using ionized metal adhesion layer
TWI435386B (zh) 被膜表面處理方法
JP2023510148A (ja) 制御された冷却を伴う物理的気相堆積（ｐｖｄ）によってアルミニウムを堆積させるための方法及び装置
TW201250019A (en) Electronic component manufacturing method including step of embedding metal film
US20060040065A1 (en) Method for the surface activation on the metalization of electronic devices
JP2004131839A (ja) パルス化された電力によるスパッタリング堆積
EP4174208A1 (en) Pvd method and apparatus
JP2004200401A (ja) 金属薄膜層の形成方法
TWI242814B (en) Method for the surface activation on the metalization of electronic devices