TWI395959B - 用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置 - Google Patents

用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置 Download PDF

Info

Publication number
TWI395959B
TWI395959B TW098141872A TW98141872A TWI395959B TW I395959 B TWI395959 B TW I395959B TW 098141872 A TW098141872 A TW 098141872A TW 98141872 A TW98141872 A TW 98141872A TW I395959 B TWI395959 B TW I395959B
Authority
TW
Taiwan
Prior art keywords
measurement
input
node
nodes
test
Prior art date
Application number
TW098141872A
Other languages
English (en)
Other versions
TW201030357A (en
Inventor
Jochen Rivoir
Original Assignee
Advantest Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Singapore Pte Ltd filed Critical Advantest Singapore Pte Ltd
Publication of TW201030357A publication Critical patent/TW201030357A/zh
Application granted granted Critical
Publication of TWI395959B publication Critical patent/TWI395959B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Description

用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置
本發明關於測試晶片或其它元件及診斷此等晶片或元件上的故障，例如在類比或射頻(RF)電路中。
 發明背景
在一習知的方法中，電路行為針對於在程序參數之每一關聯結合下的每一可能故障被模擬且被儲存在一故障字典中。一診斷電路或受測元件(DUT)之測量與該故障字典中的所有項目相比，其中該故障字典之最相似的項目確認該診斷故障。此方法簡單易懂但需要大量的長時間執行模擬。而且，其需要模型化測試條件。一範例由F. Liu,S. O. Ozev: “Efficient Simulation of Parametric Faults for Multi-Stage Analog Circuits,ITC 2007描述。
診斷故障之能力對於良率學習(例如提高生產良率)是必不可少的，但校正動作只在當一故障之實體本質是已知時是可能的。對比於數位系統之故障診斷，對於顯露為參數變化之故障，沒有實際方法是已知的，例如在類比或射頻(RF)電路中。
本發明之實施例之目的是在大批量製造期間致能參數故障之一實際故障診斷。
本發明之實施例提供了用於判定關聯值R(i,m)之一方法，每一關聯值表示一第一數目I個輸入節點之一輸入節點i與一第二數目M個測量節點之一測量節點m之一組合(i,m)之一關聯用，以檢測一晶片上一故障，該方法包含以下步驟：在該第一數目I個輸入節點處施加一第三數目K次測試，其中該第三數目K次測試之每一測試k定義用於每一輸入節點i之一測試輸入選擇U(k,i)；測量關於該第三多次K測試之每一測試k之在該第二數目M個測量節點之每一個之一信號以獲得關於該第二數目M個測量節點之每一測量節點m之一第三數目K個測量值，其中每一測量值Y(k,m)與其被測量的該測試k與其被測量處之該測量節點m相關聯；判定該等關聯值R(i,m)，其中每一關聯值基於關於該各個組合之輸入節點i定義的該第三數目K個測試輸入選擇U(k,i)及與該各個組合(i,m)之該測量節點m相關聯之該第三數目K個測量值Y(k,m)之間的一相關而計算。
本發明之其它實施例提供了一種用於判定一晶片上一位置(x,y,z)之一故障機率F(x,y,z)之一方法，其包含以下步驟：判定關聯值R(i,m)，每一關聯值表示一第一數目I個輸入節點之一輸入節點i與一第二數目M個測量節點之一測量節點m之一組合(i,m)之一關聯用以檢測一晶片上一故障，判定關於該晶片之一第四數目P條信號路徑之每一路徑p之自該位置(x,y,z)到該晶片之該第四數目P條信號路徑之每一條之一距離，其中每一信號路徑p自該第一數目I個輸入節點之一輸入節點延伸到該第二數目M個測量節點之一測量節點m；基於把該等距離L((x,y,z),i,m,p)添加到由該輸入節點i(各自路徑p自其延伸)與該測量節點m(各自路徑p延伸至此)之組合之關聯值R(i,m)加權的該第四數目P條路徑之每一條而判定該故障機率F(x,y,z)。
本發明基於以下發現：當一測量m之一偏差相關於遍及一測試組之一輸入i時，該已診斷的故障位置在輸入i施加之位置A(i)與該測量m進行之位置B(m)之間。此處假設輸入i致敏該故障。
當輸入i僅影響故障檢測性且當一信號圖為已知時，一診斷到的故障位置在經由A(i)到B(m)之一信號路徑上。
測量m與輸入i之所有相關C(i,m)之疊加，由測量m之全部偏差加權，降低了位置不確定性。
本發明之實施例不需要故障模型、詳細了解該元件、模型化測試及模擬。
對於某些實施例，只有該等輸入i被施加的該等輸入節點之位置及該等測量m被進行之該等測量節點m需要被知道。
對於其它實施例，連接某些輸入節點i與某些測量節點m之該等信號路徑p之位置是額外已知的。此等實施例致能該晶片之一故障電路元件之一精確自動局部位。
圖式簡單說明
本發明之實施例結合附圖在下文予以描述：第1圖顯示了一射頻收發器之一電路圖。
第2圖顯示了視該第一數位至類比轉換器DAC_I與該第一低通濾波器LP-TI之輸入選擇而定的該第一混合器Mx_TI處之測量值之一示範性表。
第3圖以一封裝設計系統形式顯示了根據第1圖之一電路之一透視圖。
第4圖顯示了由本發明之一實施例產生之示範性輸入選擇U(k,i)與相對應的測量值Yd (k,m)。
第5圖顯示了包含所有可能輸入選擇U(k,i)組合之一示範性輸入表及包含由本發明之一實施例產生之隨機輸入選擇U(k,i)之一第二輸入表。
第6圖顯示了第4圖之該輸入選擇表之以一枚舉形式之第4圖示範性輸入表及由本發明之一實施例產生之遍及D個元件之如第4圖所示之該等相對應的測量之偏差μY (k,m)。
第7圖顯示了第2圖之該表，其包含用於一故障元件之另外的示範性測量值。
第8圖顯示了第4圖之該等示範性輸入選擇U(k,i)及由本發明之一實施例產生之該故障元件之測量值Y(k,m)。
第9圖顯示了得自第8圖之該等輸入選擇U(k,i)之正規化輸入選擇V(k,i)及得自第8圖之該等測量值Y(u,m)之正規化偏差值Z(k,m)。
第10圖顯示了由本發明之一實施例產生之一示範性關聯矩陣R(i,m)。
第11圖顯示了第3圖之該透視圖及一位置(450,500,0)到自該第一刺激節點DAC_I到該第三測量節點PA之信號路徑之一距離L。
第12圖顯示了由具有信號路徑之知識之本發明之一實施例產生之一示範性故障位置機率表示。
第13圖顯示了用於找到一信號路徑中的路徑之一實施例之一演算法之一虛擬碼。
第14圖顯示了一位置x及其到一信號路徑之一線段之距離d。
第15圖顯示了用於用以計算自一位置到一多邊形之最近距離之本發明之實施例之演算法及用於計算一位置到一線段之距離之虛擬碼。
第16圖顯示了不具有信號路徑之位置之知識之由本發明之一實施例產生之一示範性故障位置機率。
第17圖顯示了用於判定用以檢測一晶片上一故障之關聯值R(i,m)之一方法之一實施例之一流程圖。
第18圖顯示了用於判定一晶片上一位置之一故障機率之一方法之一實施例之一流程圖。
下文中，相同的參考數字將用在不同的圖式中用於指相同的特徵或相似功能的特徵。
在此申請案之脈絡中，兩種類型之輸入或測試輸入被區分為：“刺激”及“條件”。刺激典型地“刺激”或產生一信號以致敏一潛在故障。
刺激可以是例如：
-　供應電壓，例如Vdd
-　外部波形發生器
-　內部數位至類比轉換器(DAC)。
內部或外部提供該等刺激之位置被稱為刺激節點。
該第二類型的輸入─條件，藉由影響自一刺激節點到一測量節點之一信號路徑上之一信號而影響故障檢測性。
條件可以是例如：
-　增益或濾波器設定
-　數位調諧字
-　旁路模式
-　信號路徑選擇、切換
-　校正DAC，例如偏移校正
-　溫度
此等條件輸入被施加之位置處被稱為條件節點或者大體上輸入節點。刺激節點與條件節點兩者都還被稱為輸入節點。而且，刺激還被稱為刺激輸入、刺激輸入選擇或信號，及條件還被稱為條件輸入、輸入選擇或參數，其中刺激與條件大體上都還被稱為輸入、測試輸入或測試輸入選擇。用語“選擇”只表示典型地此等輸入選取或挑選自多個可能輸入。
該等刺激與條件可被模型化為例如下面中的一個：
-　浮點數，例如供應電壓，
-　整數，例如DAC碼字，
-　布林，
-　枚舉型，例如快正弦、慢正弦或斜坡函數之刺激，其中該等枚舉型被模型化為相同位置處之多個布林輸入。
應當注意的是，波形典型地被模型化為來自可得波形之選擇，例如上述枚舉類型而不是陣列。
該等測量執行之位置或者換句話說信號值被測量之位置被稱為測量節點。
每一測量被模型化為一數量浮點數。擷取於針對該等枚舉輸入類型解釋之一個擷取的波形之例如THD及SINAD之多個特性視為相同位置(分別在相同測量節點處)之多個測量。
範例為：
-　外部供應電流測量，例如Iddq
-　內置電流或電源或速度感測器
-　來自一擷取波形之THD值
-　超範圍檢測：“是”=+1或“否”=-1。
第1圖顯示了具有4個輸入或輸入節點及8個測量或測量節點之一射頻(RF)收發器電路之一示範性圖式。收發器100之發送器或發送器部分110包含用於將數位I-信號轉換為類比I-信號之一第一數位至類比轉換器DAC-I 112、用於將數位Q-信號轉換為類比Q-信號之一第二數位至類比轉換器DAC-Q 114、一鎖相迴路PLL 116、用於該類比I-信號之低通濾波之一第一低通濾波器LP_TI 118、用於該Q-信號之低通濾波之一第二低通濾波器LP_TQ 120、一移相器122、一第一混合器Mx-TI 124、一第二混合器Mx-TQ 126、一求和器S 128及一功率放大器PA 130。
該接收器或接收部份140包含一低雜訊放大器LNA 142、一第二鎖相迴路144、一第二移相器146、一第三混合器Mx-RI 148、一第四混合器Mx-RQ 150、用於將一類比I信號轉換為一數位I信號之一第一類比至數位轉換器ADC-I 152及用於把一類比Q信號轉換為一數位Q信號之一第二類比至數位轉換器ADC-Q 154。
而且，該收發器電路100包含一衰減器元件Att 160。
第1圖中的箭頭顯示了來自該收發器電路100之不同電路元件之該等信號路徑及各個信號流動之方向。
從第1圖中可看出，該第一數位至類比轉換器DAC-I 112之一輸出埠連接到該第一低通濾波器LP_TI 118之一輸入埠，該第二數位至類比轉換器DAC-Q 114之一輸出埠連接到該第二低通濾波器LP_TQ 120之一輸入埠，該鎖相迴路116之一輸出埠連接到該移相器122之一輸入埠，及該第一低通濾波器LP_TI 118之一輸出埠與該移相器122之一0°輸出埠連接到該第一混合器Mx-TI 124之輸入埠，該第二低通濾波器LP_TQ 120之一輸出埠與該移相器122之一90°輸出埠連接到該第二混合器Mx-TQ 126之輸入埠，該第一混合器Mx-TI 124之一輸出埠與該第二混合器Mx-TQ 126之一輸出埠連接到該求和器S 128之輸入埠，該求和器128之一輸出埠連接到該功率放大器130之一輸入埠，及提供發送信號TX之該功率放大器130之一輸出埠連接到該衰減器元件160。
可從第1圖中進一步看出，提供該接收信號RX之該衰減器元件160連接到低雜訊放大器142之一輸入埠，該低雜訊放大器142之一輸出埠連接到該第三混合器Mx-RI 148之一輸入埠且連接到該第四混合器Mx-RQ 150之一輸入埠，該第二鎖相迴路PLL 144之一輸出埠連接到該第二移相器146之一輸入埠，該第二移相器146之相位之一0°輸出埠連接到該第三混合器148之另一輸入埠，該第二移相器146之一90°輸出埠連接到該第四混合器150之另一輸入埠，該第三混合器148之一輸出埠連接到該第三低通濾波器152之一輸入埠，該第四混合器150之一輸出埠連接到該第四低通濾波器LP_RQ 154之一輸入埠，該第三低通濾波器152之一輸出埠連接到該第一類比至數位轉換器ADC-I 156且該第四低通濾波器LP_RQ 154之一輸出埠連接到該第二類比至數位轉換器ADC-Q 158之一輸入埠。
此外，在第1圖中，顯示了四個範例性輸入節點，見第1圖中虛線圓圈中的數字1到4，其在該描述內將還被稱為第一到第四輸入節點或者1”到4”。顯示在第1圖中的8個測量節點，見虛線四邊形中之數字1到8，其在下面的描述中將還被稱為第一到第八測量節點或者1’到8’。
該等輸入節點1”及2”為刺激節點，其中該輸入節點1’之位置對應於該第一數位至類比轉換器DAC-I 112之該輸出埠之位置或者更普遍地可對應於該第一數位至類比轉換器DAC-I 112本身之位置，及該第二輸入節點2”之位置對應於該第二數位至類比轉換器DAC-Q 114之輸出埠之位置或更普遍地可對應於該第二數位至類比轉換器DAC-Q 114本身之位置。該等輸入節點3”及4”為條件節點，其中該輸入節點3”之位置對應於該第一低通濾波器118之位置，且其中該輸入節點4”之位置對應於該第二低通濾波器120之位置。
該測量節點1’之位置對應於該第一混合器124之該輸出埠之位置或該第一混和器124本身之位置，該第二測量節點2’之位置對應於該第二混合器之該輸出埠或該混合器126本身之位置，該第三測量節點3’之位置對應於該功率放大器130之該輸出埠之位置或該功率放大器130本身之位置。該第四測量節點4’之位置對應於該低雜訊放大器142之該輸出節點之位置或該低雜訊放大器142本身之位置，該第五測量節點5’之位置對應於該第三混合器148之該輸出埠之位置或該第三混合器148本身之位置，該第六測量節點6’之位置對應於該第四混合器150之該輸出埠之位置或該第四混合器150本身之位置，該第七測量節點7’之位置對應於該第一類比至數位轉換ADC-I 156之該輸入節點之位置或該第一類比至數位轉換156本身之位置，及該第八測量節點8’之位置對應於該第二類比至數位轉換器ADC-Q 158之輸入埠之位置或該第二類比至數位轉換器158本身之位置。
換句話說，該等輸入節點與測量節點之每一個與該收發器電路之一特定電路元件相關聯，例如，該第一輸入節點與該第一數位至類比轉換器112相關聯。因此，促進了一故障電路元件之定位，如將在下面所描述者。
下文中，本發明之實施例基於第1圖中顯示的該收發器電路及進一步簡化假設將更詳細地予以解釋，該等進一步簡化假設即：該等數位至類比轉換器(DAC)112、114產生具有一振幅值“1”之1MHz或10MHz音調，該低通濾波器(LP)總是使1MHz音調通過且只在一20MHz模式時使一10MHz音調通過，該第一混合器Mx-I 124與該第二混合器Mx-TQ 126對該等通過的音調之振幅求和。換句話說，在該第一與第二混合器124與126處，具有值0或1之一振幅之該等通過音調之振幅之和被測量，可在第2圖中看到。在該功率放大器PA 130處，由該第一及第二混合器124、126輸出的該等音調之振幅之和且藉由2除被測量。在其它所有的節點處，由於簡化的原因，與在該功率放大器130處測量的相同的測量值返回。
依賴於施加在該第一輸入節點1”之測試輸入，第2圖顯示了用於根據上述簡化的元件功能在該第一混合器Mx-TI 124之該輸出埠處測量的信號值之表，該第一輸入節點1”為一刺激節點，藉此由該第一數位至類比轉換器112產生的該1MHz或10MHz音調被施加，且其用於該第一低通濾波器LP-TI 118之兩種模式－施加該2MHz或該20MHz模式。可從第2圖看到，從該第一數位至類比轉換器112施加在該第一輸入節點1”之該1MHz音調未經減弱而通過，而當該第一低通濾波器LP-TI 118具有一20MHz音調時該10MHz音調未被減弱地通過(見在該第一混合器124測量的值“1”)及當該第一低通濾波器LP-TI 118在該2MHz模式中時該10MHz音調被完全阻擋(見在該第一混合器124測量的值“0”)。
第3圖顯示了根據第1圖之該收發器電路作為一“系統封裝”(SIP)實施之實現，該“系統封裝”(SIP)實施包含50μm厚之一第一或底部晶片或晶粒及設置在該第一晶片各個晶粒之上面之一第二晶片或晶粒。從第3圖可看到，除該功率放大器130、該低雜訊放大器142及該衰減器元件160外的所有電路元件安排在該第一或底部晶粒內，而該等前面提及的元件安排在該第二或上部的晶片內。
關於第3圖，29個節點n=1…29已被定義為描述該等電路元件之位置及連接該等電路元件之該等信號路徑。因此，例如每一信號路徑可被描述為一個或多個連接的直線信號路徑段，每一個由兩個節點n=1…29定義。換句話說，信號路徑段302可由節點16與節點17描述，及信號路徑段304由節點17與節點18描述。因此，該電路之曲線圖可由其信號路徑段或節點連接描述，例如{…,(16,17)(17,18)…}。
可從第3圖進一步看到，該第一輸入節點1”與節點1相對應，該第二輸入節點2”與節點2相對應，該第三輸入節點3”與節點3相對應，該第四輸入節點4”與節點4相對應，該第一測量節點1’與節點5相對應，該第二測量節點2’與節點6相對應，該第一鎖相迴路PLL與節點7相對應，該第一移相器122與節點8相對應，該第三測量節點3’與節點13相對應，該第四測量節點4’與節點17相對應，該第五測量節點5’與節點22相對應，該第六測量節點與節點23相對應，該第七測量節點7’與節點26相對應，及該第八測量節點8’與節點27相對應。實施在該上部晶粒上的該收發器電路100之電路部分藉由由節點11與12定義的一上鏈與由節點18與19定義的一下鏈連接到實施在該底部晶粒上的該收發器電路之電路部分。
本發明之某些實施例包含提供下面的資訊以執行診斷或診斷演算法：
a)　關於節點之比如該節點之名稱及位置之資訊，例如，對於節點n=9：名稱：DAC-I，位置：(600,400,0)；
b)　關於輸入(i=1...4)之比如節點編號及刺激或條件選擇之資訊，例如，對於輸入i=3：節點：n=3，選擇{2MHz,20MHz}；
c)　關於測量(m=1...8)之比如測量索引及節點編號或節點索引之資訊，例如對於m=8：節點：27；
d)　關於曲線圖與該等節點連接之資訊，例如，{...,(16,17),(17,18),...}。
關於本發明之實施例，兩個階段即“元件特性描述”與“診斷”被區分開。下面，“元件特性描述”之階段將與以描述。
在該元件特性描述中，良好的元件，或者換句話說，沒有或具有不重要故障之元件藉由K次測試被估計，每一測試在I個輸入選擇U(k,i)(i=1...I,k=1...K)之習知組合下返回m個測量值Y(k,m)，其中m=1...M。
下面，以矩陣形式之各種表將予以顯示及描述，例如，用於測試輸入選擇、測量值、測量誤差、相關值或關聯值。在此脈絡內，比如U(k,i)之用語將用以指該矩陣或表之一單一元素，該單一元素及該單一元素之各自的位置由其列或線索引k及其行索引i定義，及U或UKxI 將用以指該表或矩陣本身，K指定該等列或線之數目及I指定該矩陣之行之數目。
第4圖之左手邊顯示了用於根據第1圖及基於第1圖與第2圖之進一步簡化描述的假設之該收發器電路之一示範性測試輸入矩陣U。該測試輸入矩陣U或UkxI 410是一KxI階矩陣，其中K是測試之數目及I是不同輸入節點之數目。還可被稱為測試輸入方案或策略410之該測試輸入矩陣矩陣U410為該四個(I=4)輸入節點及16次(K=16)測試定義了如基於第2圖所描述之可能選擇之一個選擇或選取。該測試輸入矩陣U 410之每一行i指定在K=16次測試期間施加到一特定輸入節點之該等輸入選擇。該測試輸入矩陣U 410之每一列或線k為該等各個測試之每一個指定施加到該等I=4個輸入節點之輸入選擇。
在第4圖之右手邊，顯示測量矩陣Yd 460，其包含用於K=16次測試之每一次測試之在M=8個測量節點之每一個測量節點測量的信號值。該測量矩陣Yd 460之每一行m包含該等K=16次測試之每一次在各個測量節點m測量的信號值。該測量矩陣Yd 460之每一列k包含用於該等K=16次測試之一特定測試k之在該等M=8個不同的測量節點處測量的信號值。
換句話說，一測試輸入方案或一短輸入方案UKxI 410包含K次測試，參閱該矩陣之該等列，其中K次測試之每一測試k為I個輸入節點之每一輸入節點i指定J個可能輸入選擇之一輸入選擇j，其中輸入選擇j是包含在由該測試索引與該輸入索引i指定的該矩陣元素中的內容。
返回第4圖之右手邊，該等測量或測量值Yd (k,m)還可以以一測量表或矩陣YKxM (分別是Yd )460之形式表示，其包含關於該等K次測試之每一測試k(見該矩陣之列)之在該等M個測量節點之每一測量節點m測量的信號值(見該矩陣之行)。換句話說，該測量矩陣Yd 包含關於由該測試索引k表示的每一測試(該矩陣之列)且關於由該測量索引m(見該矩陣之行)表示之該等測試節點之每一個之在該測試k期間在該各個測量節點m處測量的該各個信號值。
為了更簡單地理解，第4圖中顯示了從1到16之測試索引k，然而其替代該等輸入索引i與該等測量索引m，根據第1圖之各個電路元件予以顯示。
例如，對於測試k=1，兩個數位至類比轉換器DAC-I與DAC-Q施加一1MHz音調作為輸入選擇，且兩個低通濾波器LP-TI與LP-TQ都以或施加該2MHz模式作為輸入選擇，因此該等1MHz信號通過該等兩個低通濾波器而未減弱。由於該被測裝置是沒有故障之一“良好裝置”，在測量節點1’(相對應的Mx-TI)與測量節點2’(相對應的Mx-TQ)處，該信號值“1”被測得。該功率放大器PA測量由該等兩個混合器Mx-TI與Mx-TQ提供的該等值之和除以2，因此在節點3’處值“1”也被測得。如前面所述，出於簡化的原因，在其它測量節點處之所有其它測量返回和該功率放大器PA相同的值，如對於該測量矩陣460之最上方列中的用於測試k=1之測量值之可見者。
關於k=2，該第一數位至類比轉換器DAC-I施加一10MHz音調，該第二數位至類比轉換器DAC-Q施加一1MHz音調，且關於測試k=1，兩個低通濾波器LP-TI與LP-TQ施加2MHz模式作為輸入選擇。如基於第2圖所描述，該第一混合器Mx-TI過濾掉該10MHz信號，且只有該第二混合器Mx-TQ把具有一信號值“1”之一信號傳到該求和器S 128與該功率放大器PA 130。該功率放大器PA測量該經過濾的信號之和除以2，因此在該第三測量節點PA，只有一值0.5被測得。後面的測量節點返回與該功率放大器PA相同的值即0.5。
關於k=16，兩個數位至類比轉換器DAC-I與DAC-Q施加一10MHz音調作為輸入選擇及兩個低通濾波器LP-PI與LP-TQ施加20MHz模式作為輸入選擇，因此兩個10MHz信號被傳到該等兩個混合器Mx-TI與Mx-TQ，在此情況下在每一混合器處且因此也在該功率放大器PA處該信號值“1”被測得。(見第4圖：20MHz LP濾波器通過10MHz音調)。
該等測試輸入選擇U(k,i)或輸入方案U可由測試工程師基於例如經驗、關於典型關鍵路徑或電路元件之知識定義或者可按照一自動測試程式生成(ATPG)之意義自動生成。此等自動生成或被選擇的輸入選擇可基於隨機選擇，例如見第5圖之右手邊上的測試輸入選擇U(k,i)，或其可包括測試輸入選擇之所有可能的組合，見第5圖之左手邊上之範例U(k,i)。在該等測試輸入選擇之自動生成內，非法的、無意義的或重複的組合可被刪除。
在其它實施例中，一第一組測試可由測試工程師產生且接著由一第二組自動生成的輸入選擇增進以以一有效的方式產生一完整的測試方案。
在特性化期間的下一步驟中，用於來自一統計學上充足的大量裝置D之所有K*M個測量之平均值μY (k,m)與標準差σY (k,m)被收集或判定，其中用於特性化之每一個別裝置由d=1...D索引。
第6圖在右手邊顯示了示範性平均數測量μY (k,m)，其可與基於第4圖描述的該個別測量矩陣YKxM 相似的一平均數測量矩陣μY,KxM 之形式表示。在該特性化期間出於統計學評價之目的，裝置d之此等個別測量矩陣將還被稱為Yd (k,m)。
換句話說，該平均數測量矩陣μY 包含關於該等K次測試之每一個之藉由在該等D個良好裝置上施加相同的輸入方案U(k,i)獲得的該等M個測試節點之每一測試節點m之一平均數信號值(見該矩陣之列)。為了簡化起見，所有的K*M個標準差被假設為σY (k,m)=0.1。
在第6圖之左手邊，顯示了第4圖之該測試輸入方案U410之一可選擇表示，其中替代該等不同輸入選擇之文字或編號表示，一索引或枚舉類型之表示被使用。關於該等兩個刺激節點DAC-I與DAC-Q，索引j=1表示該1MHz音調，及索引j=2表示該10MHz音調。關於該等條件節點LP-TI與LP-TQ，索引j=1表示該2MHz模式及索引j=2表示該20MHz模式。
該輸入方案之一枚舉或索引表示之優點是不僅個別的信號值可使用，而且比如快正弦、慢正弦或斜坡函數之波形可使用。
在下一階段，在連續或大量生產期間，潛在故障裝置(還可稱為受測元件(DUT))之該“診斷”或測試予以解釋。
下面，出於說明之目的，假設一受測元件(DUT)故障在於該第一低通濾波器LP-TI在一20MHz模式下只通過該10MHz音調之該振幅之一半。所有其它的測量等於經特性化的平均數或換句話說等於在特性化期間獲得的平均值且在此範例中沒有假設隨機偏差。
在第7圖中，在用於“沒有故障”之元件之該第一測量節點Mx-TI處之測量值顯示在該逗號之左手邊，而用於具有上述“故障”之上述缺陷元件之測量值顯示在該逗號之右手邊。用於“沒有故障”之該等測量值與第2圖中顯示的該等值相對應。可從第7圖中看到，該故障僅出現在該第一刺激節點DAC-I施加該10MHz音調及該第一條件節點LP-TI施加該20MHz模式之情況中。換句話說，該故障藉由該第一輸入節點DAC-I施加該第二輸入選擇被覺察且只在該第一條件節點LP-TI施加該第二輸入選擇之情況下是可檢測的。此在10MHz處-6dB之故障還顯示在第1圖中(見第1圖中的星形標記及參考標記710)。
關於該故障元件之診斷測試，該等相同K*M的測量Y(k,m)取自該故障診斷電路或受測元件。
在第8圖之左手邊，顯示了已用於該特性化之該輸入方案U。在第8圖之右手邊，顯示了該故障元件之測量Y(k,m)。可從該測量矩陣看到，故障出現在測試k=6、k=8、k=14及k=16，例如在測試k=16中，該第一刺激節點DAC-I施加該10MHz音調及該第一條件節點LP-TI施加該20MHz模式，在此情況下該10MHz音調應當正常地通過而不減弱。然而，該故障20MHz LP濾波器LP-TI只通過該10MHz音調之一半，可從用於第16次測試之該第一測量節點Mx-TI處之測量值即Y(16,1)=0.5看出。該第二測量節點Mx-TQ處之測量不受該故障之影響，因為到此測量節點，該第一刺激節點與該第二刺激節點之信號在不同且獨立的路徑上。然而，從該第三測量節點即該功率放大器PA開始，該調整過的I-信號與Q-信號被求和，且因此該有故障的第一低通濾波器LP_TI造成該測量信號值之一偏差，然而該測量值Y(16,3)=0.75與該正確值“1”之偏差較小。
在某些實施例中，測量與輸入在藉由正規化與其標準差之偏差而在相關之前是可比較的。該等輸入方案之輸入U(k,i)被正規化為與所有測試k(1...K)之其標準差之偏差。該正規化的輸入方案VKxI 可被預先計算為該特性化之部分。V(k,i)為該等正規化的輸入選擇。
該受診斷元件之YKxM 之測量Y(k,m)被正規化為與其所有元件d=1...D之標準差之偏差，其用於該特性化。用於所有D個元件之在每一測試k下每一測量節點m之該預期或平均測量值μY (k,m)及該對應的標準差σY (k,m)還可作為該特性化之部分被預先計算，類似於μU 、σu (i)及V(k,i)。
換句話說，具有其正規化測量值Z(k,i)之正規化測量值矩陣ZkxI 包含關於該受診斷元件之其測量值與在該特性化期間獲得的各個平均值或預期值之偏差，其中該偏差藉由在該特性化期間獲得的標準差被額外正規化。
第9圖在其左手邊顯示了具有正規化輸入選擇V(k,i)之正規化輸入方案V，及在右手邊顯示了根據上述的方程式與假設之正規化測量Z(k,m)。從該正規化標準差矩陣Z可清楚的看到，該矩陣Z僅對於四個測試k=6、8、13及16包含不等於0的偏差值。
根據本發明，當正規化輸入V(k,i)與測量偏差Z(k,m)強烈關聯時且當該等測量偏差Z(k,m)大時，一輸入i對於該測量m處之一故障檢測是相關聯的。
為了決定第10圖中顯示的相關測量或關聯值R(i,m)，本發明之某些實施例適用於首先根據下面的方程式遍及所有的診斷測試k=1…K計算輸入i與測量m之間的相關值C(i,m)：
輸入i到測量m之故障關聯R(i,m)與該相關C(i,m)成比例，該相關C(i,m)具有正規化為該等測量偏差m之絕對值和之C之行之和。某些實施例如下計算各個相關矩陣R(i,m)：
第10圖中，顯示了用於該測量矩陣Y(各自的第9圖之正規化測量偏差矩陣Z)之關聯矩陣R。該相關矩陣基於用於定義輸入i到測量m之故障關聯之該正規化相關之計算之上述兩個方程式被計算。從第10圖中可看到，R(1,1)與R(3,1)是最大的關聯值。因此，該等兩對(DAC-I,Mx-TI)與(LP-TI,Mx-TI)最相關聯。在該功率放大器及後續的節點，結果只是該等兩個上述的輸入與測量組合之結果之50%。
一高故障關聯R(i,m)指示一故障接近從輸入i到測量m或經過輸入i到測量m之該信號路徑之一高可能性。
晶粒位置(x,y,z)之診斷故障機率F(x,y,z)(其還可稱為故障位置機率F(x,y,z))與其距自輸入i到測量m之信號路徑p之加權距離L之和成比例，每一個藉由關聯R(i,m)加權且被路徑P(i,m)之數目除。
L((x,y,z),i,m,p)是位置(x,y,z)距自輸入i到測量m之第p個路徑之距離。該半衰長度L0 是所需的位置解析度。
在第11圖中，顯示了關於一路徑p與一點離此路徑之一距離之一範例。該等信號路徑從輸入節點i=1開始到測量節點m=3，且其由路徑索引p=1描述。路徑p=1經過節點{1,3,5,9,11,12,13}，離位置(x,y,z)=(450,500,0)之距離L為L((x,y,z),i,m,p)=L((450,500,0),1,3,1)=100，如第11圖所示。
該故障機率F(x,y,z)針對於全部或至少所有關聯位置(x,y,z)計算且例如可以以一色編碼故障位置機率分佈表示，其中不同的顏色分配給不同的故障位置機率。
在第12圖右手邊，替代一色編碼機率指示，四個不同故障位置機率範圍由四種不同的剖面線描繪。可從第12圖中看到，該故障位置機率關於沿著故障第三輸入節點LP-TI與該第一測量節點Mx-TI之間的該信號路徑之區域最大，且直到該第三測量節點PA仍然很高。
實施例促進可疑的設計結構之診斷。本發明之某些實施例不僅允許測試已知的設計結構而且測試例如易故障的第三方設計結構，諸如智慧財權(IP)方塊、放大器設計等。
而且，如第12圖所示的基於佈局之一保險絲設計視圖結合該故障機率視圖支持可人工“相關”以較快或較易地定位故障。
可選擇地，該等可疑設計結構之定位可藉由把特定設計結構之(x,y,z)位置(例如第1圖之該收發器電路之電路元件)與故障位置機率(x,y,z)相關而演算法地執行。沒有設計結構之區域包含值“0”且具有一設計結構之位置與值“1”相關聯。因此，如第12圖所示之故障位置機率分佈集中於實際電路元件之位置且最終在信號路徑上。最高的相關表示最可疑的設計結構。
本發明之實施例支持不明顯的故障之診斷且不需要一實體故障分析。
第13圖顯示了透過從節點n1到n2之所有路徑之一定向圖形找到一圖形中的路徑之一遞歸搜索演算法。
基本上，該遞歸搜索演算法具有下列結構：
1.　以n=n1開始。
2.　獲得連接到n的所有節點。
3.　當沒有連接到n的節點時停止。
4.　當只有一個連接的節點時，在2繼續連接的節點。
5.　當多個節點連接時，遞歸地聚集所有連接的子路經。
到達一路徑之距離等於到從該路徑開始節點到該路徑終止節點之連續節點之間的任何該等線段之最近距離d。
第14圖顯示了到由節點x1與x2指向的一線段之距離d。
第15圖顯示了一搜尋演算法，用於決定從一n維空間中的一點x到一多邊形或一多邊形之一線段之最近距離。
本發明之某些實施例被實施以當該信號路徑未知時使用從輸入i到測量m之一成直線的信號路徑。從輸入i到測量m之一成直線的信號路徑之假設對於很多射頻電路來說是合理的。
第16圖顯示了當該信號路徑未知且不能用於決定到該信號路徑之距離時用於診斷根據第1圖與第3圖之該故障射頻收發器之該故障位置機率分佈F(x,y,z)。如前面所提及，在此情況下，成直線的信號路徑可假設在輸入i與測量m之間。該距離L((x,y,z),i,m,p)與其故障位置機率F(x,y,z)基於此等成直線的路徑被計算。可在第16圖中看到，該故障位置機率F(x,y,z)關於該故障第三輸入節點LP-TI是最高的。此還證明了在不知道該信號路徑之情況下，該故障位置之有益指示可藉由本發明之實施例獲得。
第17圖顯示了用於判定關聯值R(i,m)之一方法之一實施例之一流程圖，每一關聯值表示一第一數目I個輸入節點之一輸入節點i與一第二數目M個測量節點之一測量節點m之一組合(i,m)之一關聯性，以用於檢測晶片上的一故障。該方法包含以下步驟：步驟1710，在第一數目I個輸入節點處施加一第三數目K次測試，其中該第三數目K次測試之每一測試k定義用於每一輸入節點i之測試輸入選擇U(k,i)。
步驟1720，關於該第三數目K次測試之每一測試k，測量在該第二數目M個測量節點之每一個之一信號，以獲得關於該第二數目M個測量節點之每一測量節點m之一第三數目K個測量值，其中該K次M個測量值之每一測量值Y(k,m)與其針對測量的測試k與其測量處之測量節點m相關聯。
步驟1730，判定關聯值R(i,m)，其中每一關聯值基於關於各個組合之該輸入節點i定義的該第三數目K個測試輸入選擇U(k,i)與相關聯於該各個組合(i,m)之該測量節點m之該第三數目K個測量值Y(k,m)之間的一相關而計算。
該方法之實施例可實施用以判定該關聯值之步驟1730，使得關於該相關之計算，每一測量值Y(k,m)關於相關聯於與該測量值Y(k,m)相同的測試k與測量節點m之一平均值μY (k,m)被正規化。
該方法之實施例子可進一步實施用以判定該關聯值之該步驟1730，使得關於該相關之計算，每一測量值Y(k,m)關於相關聯於與該測量值Y(k,m)相同的該測試k與該測量節點m之一標準差σY (k,m)被正規化。
本方法之實施例可實施用以判定該關聯值之該步驟1730，使得該正規化測量值Z(k,i)如下被計算：
其中Y(k,m)是與一測試k與一測量節點m相關聯之一測量值，μY (k,m)是在該特性化中獲得的所有D個元件之測試k與測量節點m之期望或平均測量值，其中σY (k,m)是對於在該特性化期間獲得的所有D個元件之測試k與測量節點m獲得的該測量值之標準差。
上述範例之可選擇方式是，實施例可被實施以以其他方式執行該正規化Z(k,m)，例如該等測量值之正規化可包括計算該等測量值Y(k,m)與其各自的平均值μY (k,m)之差異及/或該等測量值或者上述差異除以各自的標準差σY (k,m)以提高該相關結果，或者可利用其他的演算法計算用於該標準差之一平均值或相等物以獲得相同的結果。
該方法之實施例可進一步實施用以判定該關聯值之步驟1730，使得關於計算該相關，每一測試選擇U(k,i)關於與與該測試輸入選擇U(k,i)相同的輸入節點i相關聯之一平均值μU (i)被正規化，其中該平均值μU (i)是與該輸入節點i相關聯的該第三多個K次測試輸入選擇之一平均值。
該方法之實施例可進一步實施用以判定該關聯值之該步驟1730，使得關於計算該相關，每一測試輸入選擇U(k,i)關於與與該測試輸入選擇(U(k,i))相同的輸入節點i相關聯的一標準差σU (i)被正規化，其中該標準差(σU (i))是與該輸入節點(i)相關聯的該第三多個(K)測試輸入選擇之一標準差。
該方法之實施例可實施用以判定該關聯值之步驟1730使得該正規化測試輸入選擇V(k,i)如下計算：
其中U(k,i)是與一輸入節點i相關聯之測試輸入選擇，μU (i)是經計算的關於輸入節點I之所有K個測試輸入選擇之平均值，且其中σU (i)是關於輸入節點i之所有K個輸入選擇之輸入節點i之標準差。
在可替代的實施例中，該等測試輸入選擇之正規化V(k,i)可包括計算個別輸入選擇U(k,i)與沿該測試輸入矩陣U之各自行i計算的該等各自的平均值μU (i)之間的差異及/或該等測試輸入選擇U(k,i)或該等上述的差異除以沿該測試輸入矩陣U之各自的行I計算之各自的標準差σU (i)，以改善該等相關結果，或可利用其它演算法以計算該標準差之一平均值或相等物以獲得相同的結果。
如前所述，該等平均值與該等標準差在該特性化階段可先被判定或先被計算，因此關於後面的診斷，此等預先計算的值可被提供以降低該診斷所需的處理電力。
該方法之實施例可實施用以判定該關聯值之步驟1730，使得由該相關獲得的該相關值C(i,m)已是用於進一步診斷之關聯值R(i,m)，而不需進一步計算。
該方法之實施例可實施用以判定該關聯值之步驟1730，使得該等相關值C(i,m)如下計算：
其中i是具有i=1...I之輸入節點之索引，m是具有m=1...M之測量節點之索引，k是具有k=1...K之測試之索引，其中V(k,i)是正規化至平均值μU (i)及標準差σU (i)之測試輸入選擇U(k,i)，該等平均值μU (i)及標準差σU (i)係相關聯於對各自輸入節點I之所有K個輸入選擇所計算的相同輸入節點i，及Z(k,m)是正規化至平均值μY (k,m)及標準差σY (k,m)之測量值Y(k,m)，該等平均值μY (k,m)及標準差σY (k,m)係相關聯於在特性化期間D個測試所獲得的相同測試k及相同測量節點m。
該方法之實施例可實施用以判定該關聯值之步驟1730使得該故障關聯值R(i,m)如下被判定：
其中i是具有i=1...I之該等輸入節點之索引，m是具有m=1...M之該等測量節點之索引，k是具有k=1...K之該等測試之索引，其中Z(k,m)是正規化至與其沿所有K個測試輸入選擇之標準差之偏差之一測量值Y(z,m)，且其中C(i,m)是該受測元件之輸入節點i與測量節點m之間的相關值。
換句話說，實施例可適用於對每一測量m計算每一輸入節點i之一故障關聯R(i,m)，其與該相關值C(i,m)成比例，該相關矩陣C之該等行和正規化為測量偏差m之絕對值和。
大體來講，可替代的事實例可基於該等相關值C(i,m)與一加權因數而適用於計算該等關聯值，其中該加權因數被計算使得其依賴於與該相同測量節點m相關聯之該等K個測量偏差Z(k,m)之和及/或其越大，則與該相同測量節點m相關聯的測量偏差Z(k,m)越大，及/或其中該加權因數依賴於與該相同測量節點m相關聯的相關值C(i,m)之和及/或其越小，則與該相同的測量節點m相關聯的相關值C(i,m)越大。
可從第10圖看到，該關聯矩陣R或甚至個別關聯值R(i,m)已經可以提供至少減小該故障之局部化之充足資訊。
第18圖顯示了用於為一晶片上一位置判定一故障機率之一方法之一實施例之一流程圖。該方法包含以下步驟。
步驟1810，根據申請專利範圍第1項到第11項判定關聯值R(i,m)，每一關聯值表示一第一數目I個輸入節點之一輸入節點i與一第二數目M個測量節點之一測量節點(m)之一組合(i,m)之一關聯，以用於檢測一晶片上一故障。
步驟1820，判定關於該晶片之一第四數目P條信號路徑之每一信號路徑p之自該位置(x,y,z)到該晶片之該第四數目P條信號路徑之每一條之一距離L((x,y,z),i,m,p)，其中每一信號路徑(p)自該第一數目I個輸入節點之一輸入節點i延伸到該第二數目M個測量節點之一測量節點m。
步驟1830，基於把該等距離L((x,y,z),i,m,p)添加到由該輸入節點i(各自路徑p自其延伸)與該測量節點m(各自路徑p延伸至此)之組合之關聯值R(i,m)加權的該第四數目P條路徑之每一條而判定該故障機率F(x,y,z)。
該方法之實施例基於下面的演算法實施用以判定該故障機率F(x,y,z)之步驟1830：
其中(x,y,z)是位置，其中i是具有i=1...I之輸入節點之索引，m是具有m=1...M之該等測量節點之索引，其中P(i,m)是從輸入節點i到測量節點m之路徑之數目，其中R(i,m,)是一輸入節點i與一測量節點m之組合(i,m)之關聯值，其中L((x,y,z),i,m,p)是自位置(x,y,z)到自輸入節點i到測量m之該第p個路徑之距離，且其中L0 是定義該位置解析度之半衰長度。
本發明之可選擇實施例可被實施以利用與上述的或修正演算法不同的演算法，例如沒有半衰減長度L0 及/或沒有輸入節點及測量節點之相同組合之間的該路徑P(i,m)數目之上述演算法。
在該等信號路徑之位置已知的情況下，該等發明之實施例可適用於利用此關於該距離L之計算之資訊為每一輸入節點i提供一位置資訊。例如，該等信號路徑之位置可藉由為該第四數目條路徑之每一路徑p提供多個其它節點以定義該路徑p之位置或該輸入節點i之位置與該測量節點m之位置之間的路徑段(見第3圖與第11圖)。
在該等電路元件之間的所有或一些信號路徑之位置未知的情況下，此等路徑p可假設為定義該信號路徑之在該輸入節點i之位置與該測量節點m之位置之間的直線。
本發明之實施例可被實施以計算關於該晶片上所有或至少所有相關聯位置之該等故障位置機率以獲得如第12圖與第16圖所示之一故障位置分佈。例如這樣一色編碼表示還有該等電路元件之該等位置之表現，提供了用於局部化一晶片設計之故障或至少容易出錯區之一有用裝置。
本發明之實施例可被進一步實施以另外地把每一位置(x,y,z)之該故障機率F(x,y,z)與一位置指示符相關起來，該位置指示符具有用於該晶片之位置(x,y,z)之不同值，例如“0”用於不具有電路元件之位置及“1”用於具有一電路元件之位置，藉此將故障局部化集中在輸入節點、測量節點或信號路徑遭定位之位置。
判定描述用於一晶片之M個測量節點處之一故障檢測之I個輸入節點之一關聯之該等關聯值之一裝置之實施例包含用於接收該等測量值Y(k,m)、用於接收該等期望或平均值μY (k,m)、該標準差σY (k,m)及該等相對應的輸入選擇U(k,i)或正規化輸入選擇V(k,i)之至少一個輸入埠及用於提供至少該相關C(i,m)或關聯值R(i,m)之一輸出埠。其它實施例可包含至少一個額外的輸入埠，其用於把該等測試選擇U(k,i)施加到該受測元件，或換句話說以把該裝置與該受測元件連接用於特性化及/或診斷。該裝置之其它實施例另外地被實施以基於該等輸入節點與測量節點之已知的位置判定一位置之該故障機率。本申請案之再其它實施例被實施以基於關於把該等輸入節點與該等測量節點連接之該等信號圖之一位置之額外知識判定該晶片上該位置之該故障機率。
適於判定該故障機率之該裝置之實施例還包含用於為一些或全部2維位置(x,y)或三維位置(x,y,z)提供故障機率之一輸出埠，例如如第12圖或第16圖所示。
該裝置之其它實施例還可被實施以藉由執行用於D個良好或基本良好元件之測試以計算該等期望值μY (k,m)及該等標準差σY (k,m)及輸出用於正規化輸入選擇V(k,i)之該等輸入選擇U(k,i)，來執行該特性化。
適於執行該特性化之該裝置之實施例可包含用於定義該等輸入節點、測量節點及/或輸入選擇或自一組可用輸入節點、測量節點及/或輸入選擇選擇某些輸入節點、測量節點及/或輸入選擇之用戶介面。本發明之其它實施例可適於自一組給定節點或範圍或者多組輸入選擇自動地選擇或選取輸入節點、測量節點及/或輸入選擇。
當該產品例如在預連續生產中被設計時，該“特性化”例如藉由開發或測試工程師基於測試真實元件(非模擬)而被執行。該等元件之“診斷”可在大量生產站處執行以控制該大量生產之品質及收益、分別控制該大量生產內的偏差或異常或藉由測試多個故障元件檢測設計缺點。
本發明之實施例可適於例如加入多個故障元件之每一位置之該等故障機率F(x,y,z)以助於檢測該晶片或其電路組件之設計缺點。而且，易出錯原件庫組件可因而被檢測。例如如果該故障位置機率不僅關於一特定低通濾波器LP_TI而且關於皆由該相同的原件庫組件定義的其它的低通濾波器LP_TQ、LP_RI、LP-RQ為高，一測試工程師可得出此組件或模組大體上易出錯。
本發明之實施例之優勢在於其簡單性，不需要模擬、不需要使用一晶片模擬模組、不需要模型化測試互動及不需要冗長的(故障)模擬。
而且，不需要假設故障模型，不需要了解關於該受測元件(DUT)與該測試之細節。此外測試組合可自動生成。
本發明之方式是通用的，因為該受測元件被模型化為具有一組輸入選擇U(k,i)與一組輸出測量Y(k,i)之一黑盒子。
本發明之實施例提供了用於藉由致能非射頻設備上大量多站晶圓測試及/或藉由允許該等射頻測試之性能測試延期到最終測試而提高用於PGD流程之晶圓測試之射頻覆蓋之裝置。
而且，實施例能夠在大批量生產期間診斷射頻電路中的設計缺點及/或診斷不明顯的缺陷或缺點。
雖然本發明之實施例已經予以描述，其中I個輸入(各個輸入節點)到M個測量(各個測量節點)之關聯已經判定，但可選擇的實施例可被實施以判定一單一輸入到一單一測量之一關聯、I個輸入到一單一測量之關聯或一單一輸入到M個測量之一關聯。
視該等發明性方法之實施態樣需求而定，該等發明性方法可實施於硬體或軟體中。該實施態樣可利用具有儲存於其中之一電子可讀控制信號之一數位儲存媒體而被實施，特別是一磁碟、CD或一DVD，其與一可規劃電腦系統合作使得本說明性方法之一實施例被執行。大體上，因此本發明之一實施例是具有儲存在一機器可讀載體上之一程式碼之一電腦程式產品，當該電腦程式產品執行於一電腦上時，該程式碼對於執行該等發明性方法是可操作的。換句話說，該等發明性方法之實施例因此是具有一程式碼之一電腦程式，當該電腦程式執行於一電腦上時，該程式碼用以執行該等發明性方法之至少一個之。
1~29．．．節點
100．．．收發器、收發器電路
110．．．發送器或發送器部分
112．．．第一數位至類比轉換器DAC-I
114．．．第二數位至類比轉換器DAC-Q
116．．．鎖相迴路PLL
118．．．第一低通濾波器LP-TI
120．．．第二低通濾波器LP_TQ
122．．．移相器
124．．．第一混合器Mx-TI
126．．．第二混合器Mx-TQ
128．．．求和器S
130．．．功率放大器PA
140．．．接收器或接收器部分
142．．．低雜訊放大器
144．．．第二鎖相迴路PLL
146．．．第二移相器
148．．．第三混合器Mx-RI
150．．．第四混合器Mx-RQ
152．．．第三低通濾波器
154．．．第四低通濾波器LP_RQ
156．．．第一類比至數位轉換器ADC-I
158．．．第二類比至數位轉換器ADC-Q
160．．．衰減器元件Att
410．．．矩陣U或UkxI、測試輸入方案或策略、測試輸入矩陣U
460．．．測量表、矩陣YKxM 、測量矩陣Yd
710．．．星形標記、參考標記
1710、1720、1730、1810、1820、1830．．．步驟
第1圖顯示了一射頻收發器之一電路圖。
第2圖顯示了視該第一數位至類比轉換器DAC_I與該第一低通濾波器LP-TI之輸入選擇而定的該第一混合器Mx_TI處之測量值之一示範性表。
第3圖以一封裝設計系統形式顯示了根據第1圖之一電路之一透視圖。
第4圖顯示了由本發明之一實施例產生之示範性輸入選擇U(k,i)與相對應的測量值Yd (k,m)。
第5圖顯示了包含所有可能輸入選擇U(k,i)組合之一示範性輸入表及包含由本發明之一實施例產生之隨機輸入選擇U(k,i)之一第二輸入表。
第6圖顯示了第4圖之該輸入選擇表之以一枚舉形式之第4圖示範性輸入表及由本發明之一實施例產生之遍及D個元件之如第4圖所示之該等相對應的測量之偏差μY (k,m)。
第7圖顯示了第2圖之該表，其包含用於一故障元件之另外的示範性測量值。
第8圖顯示了第4圖之該等示範性輸入選擇U(k,i)及由本發明之一實施例產生之該故障元件之測量值Y(k,m)。
第9圖顯示了得自第8圖之該等輸入選擇U(k,i)之正規化輸入選擇V(k,i)及得自第8圖之該等測量值Y(u,m)之正規化偏差值Z(k,m)。
第10圖顯示了由本發明之一實施例產生之一示範性關聯矩陣R(i,m)。
第11圖顯示了第3圖之該透視圖及一位置(450,500,0)到自該第一刺激節點DAC_I到該第三測量節點PA之信號路徑之一距離L。
第12圖顯示了由具有信號路徑之知識之本發明之一實施例產生之一示範性故障位置機率表示。
第13圖顯示了用於找到一信號路徑中的路徑之一實施例之一演算法之一虛擬碼。
第14圖顯示了一位置x及其到一信號路徑之一線段之距離d。
第15圖顯示了用於用以計算自一位置到一多邊形之最近距離之本發明之實施例之演算法及用於計算一位置到一線段之距離之虛擬碼。
第16圖顯示了不具有信號路徑之位置之知識之由本發明之一實施例產生之一示範性故障位置機率。
第17圖顯示了用於判定用以檢測一晶片上一故障之關聯值R(i,m)之一方法之一實施例之一流程圖。
第18圖顯示了用於判定一晶片上一位置之一故障機率之一方法之一實施例之一流程圖。
1710、1720、1730．．．步驟

Claims (21)

  1. 一種用於判定關聯值之方法，每一關聯值表示一第一數目個輸入節點之一輸入節點與一第二數目個測量節點之一測量節點之一組合之一關聯，以用於一晶片上一故障之一檢測，該方法包含下列步驟：在該第一數目個輸入節點處施加一第三數目次測試，其中該第三數目次測試之每一測試定義用於每一輸入節點之一測試輸入選擇；測量關於該第三多次測試之每一測試之在該第二數目個測量節點之每一個處之一信號，以獲得關於該第二數目個測量節點之每一測量節點之一第三數目個測量值，其中每一測量值與其遭測量的該測試與其遭測量之該測量節點相關聯；判定該等關聯值，其中每一關聯值基於關於該各個組合之輸入節點定義的該第三數目個測試輸入選擇及與該各個組合之該測量節點相關聯之該第三數目個測量值之間的一相關而計算。
  2. 如申請專利範圍第1項所述之方法，其中關於該相關之計算，每一測量值關於相關聯於與該測量值相同的測試及相同的測量節點之一平均值遭正規化。
  3. 如申請專利範圍第1項所述之方法，其中關於該相關之計算，每一測量值關於相關聯於與該測量值相同的測試及相同的測量節點之一標準差遭正規化。
  4. 如申請專利範圍第1項所述之方法，其中關於該相關之 計算，每一測試輸入選擇關於相關聯於與該測試輸入選擇相同的輸入節點之一平均值遭正規化，其中該平均值是與該輸入節點相關聯的該第三多個測試輸入選擇之一平均值。
  5. 如申請專利範圍第1項所述之方法，其中關於該相關之計算，每一測試輸入選擇關於相關聯於與該測試輸入選擇相同的輸入節點之一標準差遭正規化，其中該標準差是與該輸入節點相關聯的該第三多個測試輸入選擇之一標準差。
  6. 如申請專利範圍第1項所述之方法，其中該關聯值是該相關值。
  7. 如申請專利範圍第1項所述之方法，其中該相關如下遭計算： 其中i是具有i=1...I之該等輸入節點之索引，m是具有m=1...M之該等測量節點之索引，k是用於具有k=1...K之該等測試之索引，其中V(k,i)是正規化至與該相同輸入節點i相關聯之平均值及/或標準差之該等測試輸入選擇，且Z(k,m)是正規化至與該相同測試k及該相同測量節點m相關聯之該等平均值及/或標準差之該等測量值。
  8. 如申請專利範圍第7項所述之方法，其中該等正規化的測試輸入選擇V(k,i)如下遭計算： 其中U(k,i)是與一輸入節點i相關聯的該等測試輸入選擇，μU (i)是關於輸入節點i之遍及所有K個測試輸入選擇之該平均值，及其中σU (i)是遍及用於輸入節點I之所有K個輸入選擇之關於輸入節點i(輸入選擇)之該標準差。
  9. 如申請專利範圍第7項所述之方法，其中該正規化的測量值Z(k,i)如下遭計算： 其中Y(k,m)是與一測試k及一測量節點m相關聯的一測量值，μY (k,m)是關於測試k與測量節點m之該平均測量值，其中σY (k,m)是關於測試k與測量節點m獲得的該測量值之該標準差。
  10. 如申請專利範圍第1項所述之方法，其中該等關聯值基於該等相關值與一加權因數遭計算，其中該加權因數遭計算使得其越大，則關於與該相同測量節點相關聯的所有測量之測量偏差越大，其中一 測量偏差是與一測試及一測量節點相關聯的一測量值與一平均值之一偏差，該平均值相關聯於與該測量值相同的測試及相同的測量節點，及/或其中該加權因數越小，則關於相關聯於該相同測量節點之所有測量之該等相關值越大。
  11. 如申請專利範圍第10項所述之方法，其中該故障關聯如下遭判定： 其中i是具有i=1...I之該等輸入節點之索引，m是具有m=1...M之該等測量節點之索引，k是用於具有k=1...K之該等測試之索引，其中Z(k,m)是正規化至與其遍及所有K個測試輸入選擇之標準差之偏差之測量值，及其中C(i,m)是輸入節點i與測量節點m之間的該相關值。
  12. 一種用於判定一晶片上一位置((x,y,z))之一故障機率之方法，其包含：根據該等申請專利範圍第1項之判定關聯值，每一關聯值表示一第一數目個輸入節點之一輸入節點與一第二數目個測量節點之一測量節點之一組合之一關聯，用以檢測一晶片上一故障，判定關於該晶片之一第四數目條信號路徑之每一路徑之自該位置到該晶片之該第四數目條信號路徑之每一條之一距離，其中每一信號路徑自該第一數目個輸 入節點之一輸入節點延伸到該第二數目個測量節點之一測量節點；及基於把該等距離添加到由作為各個路徑之延伸起點之該輸入節點與作為該各個路徑之延伸終點之該測量節點之組合之關聯值加權的該第四數目條路徑之每一條而判定該故障機率。
  13. 如申請專利範圍第12項所述之方法，其中該故障機率F(x,y,z)如下遭判定： 其中(x,y,z)是該位置，其中i是具有i=1...I之該等輸入節點之索引，m是具有m=1...M之該等測量節點之索引，其中P(i,m)是自輸入節點i到測量節點m之路徑之數目，其中R(i,m，)一輸入節點i與一測量節點m之該組合(i,m)之該關聯值，其中L((x,y,z),i,m,p)是位置(x,y,z)到自輸入節點i到測量節點m之該第p條路徑之距離，且其中L0 是定義該位置解析度之半衰減長度。
  14. 如申請專利範圍第12項所述之方法，進一步包含：提供關於每一輸入節點與每一測量節點之一位置資訊及把該第四數目條路徑之一路徑定義為該輸入節點之該位置與該測量節點之該位置之間的一直線。
  15. 如申請專利範圍第12項所述之方法，進一步包含：提供關於每一輸入節點與每一測量節點之一位置資訊，且為該第四數目條路徑之一路徑提供多個其它節 點以定義該輸入節點之該位置與該測量節點之該位置之間的路徑之位置。
  16. 如申請專利範圍第12項所述之方法，進一步包含：把該故障機率與一位置指示符相關起來，該位置指示符包含關於該晶片之位置之不同值，其中輸入節點、測量節點或信號路徑對比於此等中無任何一者遭定位之位置而遭定位。
  17. 如申請專利範圍第12項所述之方法，進一步包含：判定一晶片上多個位置之該故障機率以獲得關於該等多個故障機率之一故障機率分佈。
  18. 如申請專利範圍第1項所述之方法，進一步包含：把該第一數目個輸入節點處該第三數目個測試施加到一第五數目個晶片之每一晶片，其中該第三數目個測試之每一測試定義關於每一輸入節點之一測試輸入選擇；關於該第三數目個測試之每一測試，測量在該第二數目個測量節點之每一個之一信號，以獲得關於該第二數目個測量節點之每一測量節點之一第三數目個測量值，其中該第三數目個測量值之每一測量值與其遭測量之該測試與其遭測量處之每一測量節點相關聯；及遍及該第五數目個測量值，判定與每一測試與測試輸入選擇相關聯之平均值與標準差。
  19. 一種用於執行如申請專利範圍第1項所述之方法之裝置。
  20. 一種電腦程式，當於一電腦上執行時，用以執行用於判定關聯值之方法，每一關聯值表示一第一數目個輸入節點之一輸入節點與一第二數目個測量節點之一測量節點之一組合之一關聯，以用於一晶片上一故障之一檢測，該方法包含：在該第一數目個輸入節點處施加一第三數目次測試，其中該第三數目次測試之每一測試定義用於每一輸入節點之一測試輸入選擇；測量關於該第三多次測試之每一測試之在該第二數目個測量節點之每一個處之一信號，以獲得關於該第二數目個測量節點之每一測量節點之一第三數目個測量值，其中每一測量值與其遭測量的該測試與其遭測量之該測量節點相關聯；判定該等關聯值，其中每一關聯值基於關於該各個組合之輸入節點定義的該第三數目個測試輸入選擇及與該各個組合之該測量節點相關聯之該第三數目個測量值之間的一相關而計算。
  21. 一種電腦程式，當執行於一電腦上時，用以執行用於判定在一晶片上的一位置之故障機率之方法，該方法包含：判定如申請專利範圍第1項所述之關聯值，每一關聯值表示一第一數目個輸入節點之一輸入節點與一第二數目個測量節點之一測量節點之一組合之一關聯，用以檢測一晶片上一故障， 判定關於該晶片之一第四數目條信號路徑之每一路徑之自該位置到該晶片之該第四數目條信號路徑之每一條之一距離，其中每一信號路徑自該第一數目個輸入節點之一輸入節點延伸到該第二數目個測量節點之一測量節點；及基於把該等距離添加到由作為各個路徑之延伸起點之該輸入節點與作為該各個路徑之延伸終點之該測量節點之組合之關聯值加權的該第四數目條路徑之每一條而判定該故障機率。
TW098141872A 2008-12-17 2009-12-08 用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置 TWI395959B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/010787 WO2010069344A1 (en) 2008-12-17 2008-12-17 Method and apparatus for determining relevance values for a detection of a fault on a chip and for determining a fault probability of a location on a chip

Publications (2)

Publication Number Publication Date
TW201030357A TW201030357A (en) 2010-08-16
TWI395959B true TWI395959B (zh) 2013-05-11

Family

ID=41011881

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141872A TWI395959B (zh) 2008-12-17 2009-12-08 用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置

Country Status (7)

Country Link
US (2) US8745568B2 (zh)
JP (1) JP2011505016A (zh)
KR (1) KR101118421B1 (zh)
CN (1) CN101821640B (zh)
DE (1) DE112008001173B4 (zh)
TW (1) TWI395959B (zh)
WO (1) WO2010069344A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821640B (zh) 2008-12-17 2015-03-11 爱德万测试(新加坡)私人有限公司 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置
US8402421B2 (en) * 2010-10-12 2013-03-19 Cadence Design Systems, Inc. Method and system for subnet defect diagnostics through fault compositing
JP6320862B2 (ja) * 2014-07-15 2018-05-09 日置電機株式会社 検査装置および検査方法
US9569577B2 (en) * 2014-10-15 2017-02-14 Freescale Semiconductor, Inc. Identifying noise couplings in integrated circuit
US9990248B2 (en) * 2015-04-07 2018-06-05 Samsung Electronics Co., Ltd. Display driver integrated circuit and display device having the same
DE102016225081A1 (de) * 2016-12-15 2018-06-21 Robert Bosch Gmbh Vorrichtung und Verfahren zum Bestimmen der Pinpoint-Fähigkeit möglicher Fehler einer oder mehrerer Komponenten
WO2018162050A1 (en) * 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test using relevance scores
WO2018162049A1 (en) * 2017-03-07 2018-09-13 Advantest Corporation Test apparatus for performing a test on a device under test and data set filter for filtering a data set to obtain a best setting of a device under test
WO2018162047A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test and tester and method for determining a single decision function
CN107070703A (zh) * 2017-03-20 2017-08-18 同济大学 一种基于路径分析的2d mesh片上网络交换机测试方法
CN107966648B (zh) * 2017-11-27 2019-10-01 中国航空综合技术研究所 一种基于相关性矩阵的嵌入式故障诊断方法
WO2019232682A1 (zh) * 2018-06-04 2019-12-12 Oppo广东移动通信有限公司 一种码本处理方法、系统、网络设备、用户设备及存储介质
CN109030983B (zh) * 2018-06-11 2020-07-03 北京航空航天大学 一种考虑激励测试的诊断关系矩阵生成方法
US10536226B1 (en) * 2018-07-16 2020-01-14 Litepoint Corporation System and method for over-the-air (OTA) testing to detect faulty elements in an active array antenna of an extremely high frequency (EHF) wireless communication device
CN112653577A (zh) * 2020-12-14 2021-04-13 武汉绿色网络信息服务有限责任公司 网元管理方法、装置及存储介质
CN115128438A (zh) * 2022-09-02 2022-09-30 中诚华隆计算机技术有限公司 一种芯片内部故障监测方法及其装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950771B1 (en) * 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
TWI286216B (en) * 2004-06-29 2007-09-01 Pixart Imaging Inc Single chip test method, component and its test system
TWI298394B (en) * 2006-03-15 2008-07-01 Silicon Integrated Sys Corp Method for detecting defects of a chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044244A (en) * 1976-08-06 1977-08-23 International Business Machines Corporation Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof
US5241652A (en) * 1989-06-08 1993-08-31 Digital Equipment Corporation System for performing rule partitioning in a rete network
JPH0572281A (ja) * 1991-09-13 1993-03-23 Fujitsu Ltd 測定装置
US5655074A (en) * 1995-07-06 1997-08-05 Bell Communications Research, Inc. Method and system for conducting statistical quality analysis of a complex system
US6054863A (en) * 1996-09-11 2000-04-25 International Business Machines Corporation System for testing circuit board integrity
US6219809B1 (en) * 1999-03-01 2001-04-17 Verisity Ltd. System and method for applying flexible constraints
AU2002220049A1 (en) * 2000-12-04 2002-06-18 Rensselaer Polytechnic Institute Fault detection and prediction for management of computer networks
US20020143516A1 (en) * 2001-02-16 2002-10-03 Rao Guruprasad G. Apparatus and methods for constraint characterization with degradation options
AUPR631601A0 (en) * 2001-07-11 2001-08-02 Commonwealth Scientific And Industrial Research Organisation Biotechnology array analysis
US6842866B2 (en) 2002-10-25 2005-01-11 Xin Song Method and system for analyzing bitmap test data
WO2005033649A1 (de) * 2003-10-09 2005-04-14 Avl List Gmbh Verfahren zur absicherung der zuverlässigkeit von technischen bauteilen
EP1771796B1 (en) * 2004-05-10 2022-04-13 QualiSystems Ltd Testing suite for product functionality assurance and guided troubleshooting
US20060156316A1 (en) * 2004-12-18 2006-07-13 Gray Area Technologies System and method for application specific array processing
WO2007029495A1 (ja) * 2005-09-01 2007-03-15 Murata Manufacturing Co., Ltd. 被検体の散乱係数の測定方法および測定装置
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7990887B2 (en) * 2006-02-22 2011-08-02 Cisco Technology, Inc. Sampling test of network performance
US8051352B2 (en) * 2006-04-27 2011-11-01 Mentor Graphics Corporation Timing-aware test generation and fault simulation
JP5072281B2 (ja) * 2006-07-28 2012-11-14 株式会社キーエンス レーザ加工装置、レーザ加工条件設定装置、レーザ加工方法、レーザ加工条件設定方法、レーザ加工条件設定プログラム
US7620856B2 (en) * 2006-12-28 2009-11-17 Sap Portals Israel Ltd. Framework for automated testing of enterprise computer systems
US7676775B2 (en) * 2007-05-29 2010-03-09 International Business Machines Corporation Method to determine the root causes of failure patterns by using spatial correlation of tester data
CN101821640B (zh) 2008-12-17 2015-03-11 爱德万测试(新加坡)私人有限公司 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950771B1 (en) * 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
TWI286216B (en) * 2004-06-29 2007-09-01 Pixart Imaging Inc Single chip test method, component and its test system
TWI298394B (en) * 2006-03-15 2008-07-01 Silicon Integrated Sys Corp Method for detecting defects of a chip

Also Published As

Publication number Publication date
CN101821640A (zh) 2010-09-01
KR20100103449A (ko) 2010-09-27
WO2010069344A1 (en) 2010-06-24
US9658282B2 (en) 2017-05-23
CN101821640B (zh) 2015-03-11
TW201030357A (en) 2010-08-16
KR101118421B1 (ko) 2012-03-13
US8745568B2 (en) 2014-06-03
JP2011505016A (ja) 2011-02-17
US20110032829A1 (en) 2011-02-10
DE112008001173B4 (de) 2012-12-20
US20140336958A1 (en) 2014-11-13
DE112008001173T5 (de) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI395959B (zh) 用以判定供檢測晶片上故障用之關聯值及用以判定晶片上位置的故障機率之方法與裝置
Milor A tutorial introduction to research on analog and mixed-signal circuit testing
Fedi et al. Determination of an optimum set of testable components in the fault diagnosis of analog linear circuits
US7385410B2 (en) Method of and apparatus for testing for integrated circuit contact defects
CN110133633A (zh) 用于雷达单元接收器的内建自测试及其方法
WO2008036921A2 (en) Systems and methods for predicting failure of electronic systems and assessing level of degradation and remaining useful life
CN102608519B (zh) 基于节点信息的电路故障诊断方法
CN110308384B (zh) 基于圆模型和神经网络的模拟电路故障诊断方法
Bruce et al. An ordinal optimization-based approach to die distribution estimation for massive multi-site testing validation: a case study
WO2012009477A1 (en) Methods and apparatus for providing a built-in self test
Varaprasad et al. A new ATPG technique (MultiDetect) for testing of analog macros in mixed-signal circuits
CN103605063B (zh) 测试多端口器件的端口错误值反馈系统和方法
Gomes et al. Minimal length diagnostic tests for analog circuits using test history
Santos et al. Defect-oriented testing of analogue and mixed signal ICs
US20210018561A1 (en) Measurement system and method for automated measurement of several contributions to signal degradation
Jang et al. Reconfigurable scan architecture for high diagnostic resolution
Long et al. A classical parameter identification method and a modern test generation algorithm
Halder Efficient alternate test generation for RF transceiver architectures
Rotar et al. Configurable Built-In Self-Test Architecture for Automated Testing of a Dual-Axis Solar Tracker
Liobe et al. Fault diagnosis of a GHz CMOS LNA using high-speed ADC-based BIST
Ozev et al. Path-based test composition for mixed-signal SOC's
Mandal et al. Analysis of Non-Idealities in On-Chip Loopback Testing of Data Converters
CN103048636B (zh) 晶体管筛选仪校准装置
Newman et al. A low-cost massively-parallel interconnect test method for MCM substrates
Kabisatpathy et al. Fault Diagnosis Methodology