CN101821640A - 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置 - Google Patents

用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置 Download PDF

Info

Publication number
CN101821640A
CN101821640A CN200880101430A CN200880101430A CN101821640A CN 101821640 A CN101821640 A CN 101821640A CN 200880101430 A CN200880101430 A CN 200880101430A CN 200880101430 A CN200880101430 A CN 200880101430A CN 101821640 A CN101821640 A CN 101821640A
Authority
CN
China
Prior art keywords
node
measured
test
input
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880101430A
Other languages
English (en)
Other versions
CN101821640B (zh
Inventor
约亨·里瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Inovys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inovys Corp filed Critical Inovys Corp
Publication of CN101821640A publication Critical patent/CN101821640A/zh
Application granted granted Critical
Publication of CN101821640B publication Critical patent/CN101821640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明描述了一种用于确定相关值(R(i,m))的方法,每个相关值表示用于检测芯片上的故障的第一数目(I)的输入节点中的输入节点(i)与第二数目(M)的测量节点中的测量节点(m)的组合((i,m))的相关性,所述方法包括:在第一数目(I)的输入节点处应用第三数目(K)的测试,其中第三数目(K)的测试中的每个测试(k)为每个输入节点(i)定义一测试输入选项(U(k,i));针对第三数目(K)的测试中的每个测试(k)测量在第二数目(M)的测量节点中的每个测量节点处的信号,以针对第二数目(M)的测量节点中的每个测量节点(m)获得第三数目(K)的测量值,其中每个测量值(Y(k,m))与测量所针对的测试(k)和被测量的测量节点(m)相关联;以及确定相关值(R(i,m)),其中每个相关值是基于针对相应组合的输入节点(i)所定义的第三数目(K)的测试输入选项(U(k,i))和与相应组合(i,m)的测量节点(m)相关联的第三数目(K)的测量值(Y(k,m))之间的互相关性来计算的。

Description

用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置
背景技术
本发明涉及例如在模拟或无线射频(RF)电路中对芯片或其它器件的测试以及对那些芯片或器件上的故障的诊断。
在已知的方法中,电路行为针对在每种处理参数的相关组合下的每种可能的故障被仿真,并被存储在故障字典中。对被诊断电路或被测试器件(DUT)的测量结果被与故障字典中的所有条目进行比较,其中故障字典中最相似的条目标识被诊断出的故障。这种方法很直接,但是需要大量的长时间运行的仿真。此外,它需要对测试条件的建模。F.Liu、S.O.Ozev描述了一个示例:“Efficient Simulation of Parametric Faults for Multi-StageAnalog Circuits(对多级模拟电路的参数故障的高效仿真),ITC 2007”。
诊断故障的能力对于良率学习(yield learning)是非常关键的,例如提高生产期间的良率,但是纠正措施只有在故障的物理本质已知时才是可能的。与用于数字系统的故障诊断相比,对于在模拟或射频(RF)电路中的例如表现为参数变化的故障而言还没有已知的实用方法。
发明内容
本发明的实施例的目的在于实现在大量制造期间对参数故障的实用故障诊断。
本发明的实施例提供了一种用于确定相关值(relevance value)R(i,m)的方法,每个相关值表示用于检测芯片上的故障的第一数目I个输入节点中的输入节点i与第二数目M个测量节点中的测量节点m的组合(i,m)的相关性,所述方法包括:在第一数目I个输入节点处应用第三数目K个测试,其中第三数目K个测试中的每个测试k为每个输入节点i定义一测试输入选项U(k,i);针对所述第三数目K个测试中的每个测试k测量在第二数目M个测量节点中的每个测量节点处的信号,以针对第二数目M个测量节点中的每个测量节点m获得第三数目K个测量值,其中每个测量值Y(k,m)与测量所针对的测试k和被测量的测量节点m相关联;确定相关值R(i,m),其中每个相关值是基于针对相应组合中的输入节点i所定义的第三数目K个测试输入选项U(k,i)和与所述相应组合(i,m)中的测量节点m相关联的第三数目K个测量值Y(k,m)之间的互相关性(correlation)来计算的。
本发明的其它实施例提供了一种用于确定芯片上的位置(x,y,z)的故障概率F(x,y,z)的方法,包括以下步骤:确定相关值(R(i,m)),每个相关值表示用于检测芯片上的故障的第一数目I个输入节点中的输入节点i与第二数目M个测量节点中的测量节点m的组合(i,m)的相关性;针对芯片的第四数目P个信号路径中的每个信号路径p确定从位置(x,y,z)到所述芯片上的第四数目P个信号路径中的每个路径的距离L((x,y,z),i,m,p),其中每个信号路径p从所述第一数目I个输入节点中的输入节点i延伸到所述第二数目M个测量节点中的测量节点m;以及基于将距离L((x,y,z),i,m,p)与用相应路径p延伸开始的输入节点i与所述相应路径p所延伸至的测量节点m的组合的相关值R(i,m)加权的所述第四数目P个路径中的每个路径相加,来确定故障概率F(x,y,z)。
本发明基于如下发现:当在测试组中测量m的偏差与输入i互相关时,被诊断出的故障位置在输入i被应用到的位置A(i)与测量m被执行的位置B(m)之间。这假定输入i感知到了故障。
当输入i只影响故障检测能力并且信号图已知时,被诊断到的故障位置在从A(i)到B(m)的信号路径上。
测量m与用测量m的总体偏差加权的输入i的所有互相关C(i,m)的叠加降低了位置模糊性。
本发明的实施例不需要故障模型,不需要对器件的详细认知、不需要对测试建模并且也完全不需要仿真。
对于特定实施例,只有输入i被应用的输入节点的位置以及测量m被执行的测量节点m的位置需要是已知的。
此外,对于另外一些实施例,将特定输入节点i与特定测量节点m相连接的信号路径p的位置也是已知的。这些实施例能够实现对芯片的故障电路元件的精确自动定位。
附图说明
下文中参考附图对本发明的实施例进行描述:
图1示出了射频收发器的电路图。
图2示出了根据第一数模转换器DAC-I和第一低通滤波器LP-TI的输入选项在第一混合器Mx-TI处的测量值的示例性表格。
图3示出了在封装设计上的系统中的根据图1的电路的透视图。
图4示出了本发明的实施例所生成的示例性输入选项U(k,i)和相应的测量值Yd(k,m)。
图5示出了包括输入选项U(k,i)的所有可能组合的示例性输入表格以及包括本发明的实施例所生成的随机输入选项U(k,i)的第二输入表格。
图6示出了图4的输入选项表格的枚举式版本的图4的示例性输入表格以及本发明实施例所生成的针对D个器件的如图4中所示的相应测量的偏差(deviation)μY(k,m)。
图7示出了还包括针对故障器件的示例性测量值的图2的表格。
图8示出了本发明的实施例所生成的图4的示例性输入选项U(k,i)和故障器件的测量值Y(k,m)。
图9示出了从图8的输入选项U(k,i)得到的标准化的输入选项V(k,i)以及从图8的测量值Y(k,m)得到的标准化的偏差值Z(k,m)。
图10示出了本发明实施例所生成的示例性相关矩阵R(i,m)。
图11示出了图3的透视图以及位置(450,500,0)与从第一激励节点DAC-I到第三测量节点PA的信号路径的距离L。
图12示出了在对信号路径有所认知的情况下本发明的实施例所生成的示例性故障位置概率的表示。
图13示出了用于找到信号图中的路径的实施例的算法的伪码。
图14示出了位置x及其到信号路径的线段的距离d。
图15示出了用于计算从位置到多边形的最近距离以及计算从位置到线段的距离的本发明实施例的算法的伪码。
图16示出了在对信号路径的位置没有认知的情况下本发明的实施例所生成的示例性故障位置概率。
图17示出了用于确定用于检测芯片上的故障的相关值R(i,m)的方法的实施例的流程图。
图18示出了用于确定芯片上的位置的故障概率的方法的实施例的流程图。
具体实施方式
在下文中,相同的标号将被用在不同的附图中,用于指代相同的特征或者具有类似功能的特征。
在本申请的上下文中,两种类型的输入或测试输入被区分为:“激励(stimuli)”和“条件(condition)”。激励通常“激发”或生成信号以感知可能的故障。
例如,激励可以是:
-电压源,例如Vdd
-外部波形发生器
-内部数模转换器(DAC)。
激励被从内部或外部提供的位置被称为激励节点。
第二种类型的输入(条件)通过影响从激励节点到测量节点的信号路径上的信号来影响故障可检测性。
例如,条件可以是:
-增益或滤波器设置
-数字调谐字
-旁路模式
-信号路径选择、切换
-校正DAC,例如偏移校正
-温度
这些条件输入被应用的位置被称作条件节点或者统称为输入节点。激励节点和条件节点两者也都被称为输入节点。此外,激励也被称为激励输入、激励输入选项或信号,并且条件被称为条件输入、输入选项或参数,其中激励和条件也都被总地称为输入、测试输入或测试输入选项。术语“选项”只表示通常这些输入是从多个可能的输入中被选择的。
例如,激励和条件可以被建模为以下模型中的一个:
-浮点数,例如供电电压,
-整数,例如DAC码字,
-布尔逻辑,
-枚举类型,例如激励是快正弦、慢正弦或斜波函数,其中所枚举的类型被建模为在同一位置处的多个布尔输入。
应当注意,波形通常被建模为从可用波形中选择出的波形,例如上述被枚举的类型,而不被建模为阵列。
测量被执行或者换言之信号的值被测量的位置被称为测量节点。
每个测量被建模为标量浮点数。如针对被枚举的输入类型所描述的从一个被捕获波形中提取的多个特征,例如THD和SINAD,作为在同一位置处(相应地在同一测量节点处)的多个测量。
例如:
-外部供电电流测量,例如Iddq
-内建电流或功率或速度传感器
-来自被捕获波形的THD值
-被检测到的超范围(over-range):“是”=+1或“否”=-1。
图1示出了具有4个输入或输入节点以及8个测量或测量节点的射频(RF)收发器的示例性示图。收发器100的发送器或发送器部件110包括用于将数字I-信号转变成模拟I-信号的第一数模转换器DAC_I 112、用于将数字Q-信号转换成模拟Q-信号的第二数模转换器DAC_Q 114、锁相环PLL 116、用于对模拟I-信号进行低通滤波的第一低通滤波器LP_TI 118、用于对模拟Q-信号进行低通滤波的第二低通滤波器LP_TQ 120、移相器122、第一混合器Mx-TI 124、第二混合器Mx-TQ 126、求和器S 128和功率放大器PA 130。
接收器或接收器部件140包括低噪声放大器LNA 142、第二锁相环144、第二移相器146、第三混合器Mx-RI 148、第四混合器Mx-RQ 150、用于将模拟I-信号转换成数字I-信号的第一模数转换器ADC_I 152以及用于将模拟Q-信号转换成数字Q-信号的第二模数转换器ADC_Q 154。
此外,收发器电路100包括衰减器元件Att 160。
图1中的箭头示出了起始于收发器电路100的不同电路元件的信号路径和相应信号流的方向。
如图1中所示,第一数模转换器DAC_I 112的输出端口被连接到第一低通滤波器LP_TI 118的输入端口,第二数模转换器DAC_Q 114的输出端口被连接到第二低通滤波器LP_TQ 120的输入端口,锁相环116的输出端口被连接到移相器122的输入端口,并且第一低通滤波器LP_TI 118的输出端口和移相器122的0°输出端口被连接到第一混合器Mx-TI 124的输入端口,第二低通滤波器LP_TQ 120的输出端口和移相器122的90°输出端口被连接到第二混合器Mx-TQ 126,第一混合器Mx-TI 124的输出端口和第二混合器Mx-TQ 126的输出端口被连接到求和器S 128,求和器128的输出端口被连接到功率放大器130的输入端口,并且提供发送信号TX的功率放大器130的输出端口被连接到衰减元件160。
又如图1中所示,提供接收信号RX的衰减器元件160被连接到低噪声放大器142的输入端口,低噪声放大器142的输出端口被连接到第三混合器Mx-RI 148的输入端口以及第四混合器Mx-RQ 150的输入端口,第二锁相环PLL 144的输出端口被连接到第二移相器146的输入端口,第二移相器146的相位的0°输出端口被连接到第三混合器148的另一输入端口,第二移相器146的90°输出端口被连接到第四混合器150的另一输入端口,第三混合器148的输出端口被连接到第三低通滤波器152的输入端口,第四混合器150的输出端口被连接到第四低通滤波器LP_RQ 154的输入端口,第三低通滤波器152的输出端口被连接到第一模数转换器ADC_I156,并且第四低通滤波器LP_RQ 154的输出端口被连接到第二模数转换器ADC_Q 158的输入端口。
另外,在图1中,四个示例性输入节点被显示,参见图1中的点线圆圈中的数字1到4,这些输入节点在说明书中也被称作第一到第四输入节点或1”到4”。图1中所示的8个测量节点在下面的说明书中也将被称为第一到第八测量节点或1’到8’,参见虚线方框中的数字1到8。
输入节点1”和2”是激励节点,其中输入节点1”的位置对应于第一数模转换器DAC_I 112的输出端口的位置,或者可以更笼统地对应于第一数模转换器DAC_I 112自身的位置,并且第二输入节点2”的位置对应于第二数模转换器DAC_Q 114的输出端口的位置,或者可以更笼统地对应于第二数模转换器DAC_Q 114自身的位置。输入节点3”和4”是条件节点,其中输入节点3”的位置对应于第一低通滤波器118的位置,并且其中输入节点4”的位置对应于第二低通滤波器120的位置。
测量节点1’的位置对应于第一混合器124的输出端口的位置或者第一混合器124自身的位置,第二测量节点2’的位置对应于第二混合器126的输出端口的位置或者混合器126自身的位置,第三测量节点的位置对应于功率放大器130的输出端口的位置或者功率放大器130自身的位置。第四测量节点4’的位置对应于低噪声放大器142的输出节点的位置或者对应于低噪声放大器142自身的位置,第五测量节点5’的位置对应于第三混合器148的输出端口的位置或者第三混合器148自身的位置,第六测量节点6’的位置对应于第四混合器150的输出端口的位置或者第四混合器150自身的位置,第七测量节点7’的位置对应于第一模数转换器ADC_I 156的输入节点的位置或者对应于第一模数转换器156自身的位置,并且第八测量节点8’的位置对应于第二模数转换器ADC_Q 158的输入端口的位置或者对应于第二模数转换器158自身的位置。
换言之,输入节点和测量节点中的每一个都与收发器电路的特定电路元件相关联,例如,第一输入节点与第一数模转换器112相关联。因此,便于实现对故障电路元件的定位,如下面将要描述的。
下面,将基于如图1中所示的收发器电路更详细地说明本发明的实施例,并且进一步简化假设条件,即:数模转换器(DAC)112、114产生幅值为“1”的1MHz或10MHz的音调,低通滤波器(LP)总是使1MHz的音调通过并且只有在20MHz模式下才使10MHz的音调通过,第一混合器Mx-I 124和第二混合器Mx-TQ 126将通过音调的幅度相加。换言之,在第一和第二混合器124和126处,幅度值为0或1的通过音调的和被测量,如图2所示。在功率放大器PA 130处,由第一和第二混合器124、126输出的音调幅度和的一半被测量。为了简单起见,在所有其它测量节点处,与在功率放大器130处测量的相同的被测量值被返回。
图2示出了取决于在作为激励节点的第一输入节点1”处所应用的测试输入、根据前述简化设备功能在第一混合器Mx-TI 124的输出端口处测量到的信号值的表格,第一数模转换器112所生成的1MHz或10MHz音调通过该激励节点被应用,并且针对第一低通滤波器LP-TI 118的两个节点,应用2MHz或20MHz模式。从图2中可以看出,从第一数模转换器112在第一输入节点1”处所应用的1MHz的音调无衰减地通过,而10MHz的音调则在第一低通滤波器LP-TI 118具有20MHz的音调时无衰减通过,见在第一混合器Mx-TI 124处所测量到的值“1”,并且在第一低通滤波器LP-TI 18在2MHz模式下时被完全阻断,见在第一混合器Mx-TI124处所测量到的值“0”。
图3示出了作为“封装系统”(SIP)实现方式的根据图1的收发器电路的实现,该电路包括厚度为50μm的第一或低层芯片或裸片和被装在第一芯片或相应的裸片上部的第二芯片或裸片。从图3中可以看出,除功率放大器130、低噪声放大器142和衰减器元件160以外的所有电路元件都被布置在第一或低层裸片内,而前述元件被布置第二或上层芯片内。
就图3而言,29个节点n=1...29已被定义以描述电路元件和连接电路元件的信号路径的位置。因此,例如,每个信号路径可以被描述为一个或多个被连接的直线信号路径段,每个路径段用两个节点n=1...29来定义。换言之,信号路径段302可以用节点16和17描述,并且信号路径段304用节点17和18来描述。因而,该电路的图可以用其信号路径段或节点连接来描述,例如{...,(16,17)(17,18)...}。
从图3中还可以看出,第一输入节点1’对应于节点1,第二输入节点2’对应于节点2,第三输入节点3”对应于节点3,第四输入节点4”对应于节点4,第一测量节点1’对应于节点5,第二测量节点2’对应于节点6,第一锁相环对应于节点7,第一移相器122对应于节点8,第三测量节点3’对应于节点13,第四测量节点4’对应于节点17,第五测量节点5’对应于节点22,第六测量节点6’对应于节点23,第七测量节点7’对应于节点26,并且第八测量节点8’对应于节点27。在上层裸片上实现的收发器电路100的电路部分通过由节点11和12定义的上行链路和由节点18和19定义的下行链路被连接到在下层裸片上实现的收发器的电路部分。
本发明的特定实施例包括提供以下信息来执行诊断或诊断算法:
a)关于节点的信息,如节点的名称和位置,例如对于节点n=9:名称:DAC-I,位置(600,400,0);
b)关于输入(i=1...4)的信息,如节点编号和激励或条件选项,例如对于输入i=3:节点:n=3,选项{2MHz,20MHz};
c)关于测量(m=1...8)的信息,如测量索引和节点编号或节点索引,例如对于m=8:节点:27;
d)关于图和节点连接的信息,例如{...,(16,17),(17,18),...}。
就本发明的实施例而言,两个阶段,即“器件特征化”和“诊断”被区分开。下面,将描述“器件特征化”阶段。
在器件特征化期间,合格器件或者换言之没有或可忽略故障的器件用K个测试来评估,每个测试在已知的I个输入选项U(k,i)的组合下返回m个测量值Y(k,m),其中k=1...K,m=1...M,i=1...I。
下面,将显示和描述矩阵形式的各种表格,例如用于测试输入选项、测量值、测量偏差、互相关值或相关值。在该上下文中,像U(k,i)的术语将被用于指代矩阵或表格中的单个元素,单个元素和相应的该元素的位置将用其行索引k和其列索引i来定义,并且U或将被用于UKxI将被用于指代表格或矩阵自身,K表示行或排编号,而I表示矩阵的列编号。
图4在左手侧示出了用于根据图1的收发器电路和基于图1和图2所描述的更简化假设的示例性测试输入矩阵U。该测试输入矩阵U或UKxI是K×I矩阵,其中K为测试编号,I为不同输入节点的编号。测试输入矩阵U 410(也可以被称为测试输入场景或策略410)为四个(I=4)输入节点中的每一个和16个(K=16)测试中的每一个定义可能的选项中的一个选项,如基于图2所描述的。测试输入矩阵U 410的每一列i指定在K=16个测试期间被应用于特定输入节点的输入选项。测试输入矩阵U 410的每一行或排k指定对于各个测试中的每个测试被应用于I=4个输入节点的输入选项。
在图4的右手侧,测量矩阵Yd 460被示出,该矩阵包含针对K=16个测试中的每个测试在M=8个测量节点中的每个测量节点处所测得的信号值。测量矩阵Yd 460的每一列m包含针对K=16个测试中的每个测试在相应的测量节点m处所测得的信号值。测量矩阵460的每一行k包含针对K=16个测试中的特定测试k在M=8个不同的测量节点处所测得的信号值。
换言之,测试输入场景或短期输入场景UKxI 410包括K个测试,参见矩阵的各个行,其中K个测试中的每个测试k为I个输入节点中的每个输入节点i指定J个可能的输入选项中的输入选项j,其中输入选项j是由测试索引和输入索引i所指定的矩阵元素中所包含的内容。
返回到图4的右手侧,测量或测量值Yd(k,m)也可以用测量表或矩阵YKxM(即相应的Yd)460的形式来表示,该矩阵460包括针对K个测试中的每个测试k(参见矩阵的行)在M个测量节点中的每个测量节点m处测得的信号值(参见矩阵的列)。换言之,测量矩阵Yd包含针对用测试索引k(矩阵的行)表示的每个测试和针对用测量索引m(参见矩阵的列)所表示的每个测量节点在测试k期间在相应的测量节点m处所测得的相应的信号值。
为了更容易理解,在图4中,测试索引k从1到16被示出,代替输入索引i和测量索引m,根据图1的各个电路元件被示出。
例如,对于测试k=1,两个数模转换器DAC-I和DAC-Q应用1MHz的音调作为输入选项,并且两个低通滤波器LP-TI和LP-TQ工作在或应用2MHz模式作为输入选项,使得1MHz的信号无衰减地通过两个低通滤波器。当被测试器件是无故障的“合格器件”时,在测量节点1’(对应Mx-TI)和测量节点2’(对应Mx-TQ),信号值“1”被测得。功率放大器PA测量两个混合器Mx-TI和Mx-TQ所提供的值的总和的一半,使得在测量节点3’处同样是值“1”被测得。如前所述,为了简单起见,所有其它测量节点处的所有其它测量返回与功率放大器PA相同的值,如测量矩阵460中最上面一行中针对测试k=1的测得值。
对于测试k=2,第一数模转换器DAC-I应用10MHz的音调,第二数模转换器DAC-Q应用1MHz的音调,并且就测试k=1而言,低通滤波器LP-TI和LP-TQ应用2MHz模式作为输入选项。如基于图2所描述的,第一混合器Mx-TI过滤10MHz的信号,并且只有第二混合器Mx-TQ使信号值为“1”的信号通过到达求和器S 128和功率放大器PA 130。功率放大器PA测得被过滤信号的和的一半,使得在第三测量节点PA处,被测得的值只有0.5。后面的测量节点都返回相同的值(即0.5)作为功率放大器PA。
对于测试k=16,数模转换器DAC-I和DAC-Q应用10MHz的音调作为输入选项,并且低通滤波器LP-TI和LP-TQ应用20MHz模式作为输入选项,使得10MHz的信号都能被传送到两个混合器Mx-TI和Mx-TQ,其中在每个混合器处,信号值“1”被测得,并且相应地在功率放大器PA处被测得(参见图4:20MHz LP滤波器使10MHz的音调通过)。
测试输入选项U(k,i)或输入场景U可以由测试工程师基于例如经验、关于典型关键路径或电路元件的知识来定义,或者可以采用自动测试程序生成(ATPG)的概念被自动生成。这些被自动生成或选择的输入选项可以基于随机选项,例如参见图5的右手侧的测试输入选项U(k,i),或者可以包括测试输入选项的所有可能的组合,参见图5的左手侧的U(k,i)的例子。在测试输入选项的自动生成中,不合法、无意义或者重复的组合可以被去除。
在其它实施例中,第一组测试可以由测试工程师生成,然后通过第二组自动生成的输入选项来改进,从而以高效的方式生成整个测试场景。
在特征化期间的下一步骤中,平均值μY(k,m)和标准偏差σY(k,m)针对来自统计意义上足够多的器件D的所有K×M个测量被收集或确定,其中用于该特征化的每个器件用d=1...D来索引。
图6在右手侧示出了可以用平均测量矩阵μY,KxM的形式表示的示例性平均测量μY(k,m),如基于图4描述的各个测量矩阵YKxM。为了在特征化期间进行统计评估,器件d的这些个体测量矩阵将被称为Yd(k,m)。
换言之,平均测量矩阵包括针对K个测试中的每个测试、通过将相同的输入场景U(k,i)应用到D个合格器件上所得到的针对M个测量节点中的每个测量节点m的平均信号值,参见矩阵中的行。为了简单起见,所有K×M个标准偏差被设定为σY(k,m)=0.1。
在图6的左手侧,对图4的测试输入场景U 410的替代表示被示出,其中代替对不同输入选项的文本或数字表示,使用了索引或枚举类型的表示。对于两个激励节点DAC-I和DAC-Q,索引j=1表示1MHz的音调,索引j=2表示10MHz的音调。对于条件节点LP-TI和LP-TQ,索引j=1表示2MHz模式,索引j=2表示20MHz模式。
对输入场景的枚举或索引表示的优点不仅在于个体信号值可以被使用,而且例如快正弦、慢正弦或斜坡函数之类的波形也可以被使用。
下一步,解释对可能有故障的器件的“诊断”或测试,所述可能有故障的器件也被称为待测试器件(DUT)。
下面,为了示例性目的,假设待测试器件(DUT)是有故障的,因为第一低通滤波器LP-TI在20MHz模式下只能使10MHz音调的幅度的一半通过。所有其它测量相当于被特征化的平均,或者换言之,等于在特征化期间所得到的平均值,并且在该示例中假设没有随机偏差。
在图7中,针对“无故障”的器件在第一测量节点Mx-TI处的测得值被显示在逗号的左侧,而针对前述具有前述“故障”的有缺陷器件的测得值被显示在逗号的右侧。针对“无故障”的测得值与图2中所示的值相对应。从图7中可以看出,故障只在第一激励节点DAC-I应用10MHz的音调并且第一条件节点LP-TI应用20MHz的音调的情况下出现。换言之,故障被应用第二输入选项的第一输入节点DAC-I感知,并且只在第一条件节点LP-TI应用第二输入选项的情况下是可检测的。在10MHz处的该-6dB的故障也被显示在图1中(参见图1中的星形参考标记710)。
对于故障器件的诊断测试,从被诊断故障的电路或待测试器件采取相同的K×M个测量Y(k,m)。
在图8的左手侧,已被用于特征化的输入场景U被示出。在图8的右手侧,故障器件测量的测量Y(k,m)被示出。从测量矩阵可以看出,对于测试k=6,8,14和16,出现了故障,例如在测试k=16中,第一激励节点DAC-I应用10MHz的音调,并且第一条件节点LP-TI应用20MHz模式,其中10MHz的音调应当无衰减地正常通过。然而,有故障的20MHz LP滤波器LP-TI只使10MHz音调的一半通过,从针对第16个测试在第一测量节点处的测量值可以看出,即Y(16,1)=0.5。在第二测量节点Mx-TQ处的测量没有受到故障的影响,因为一直到该测量节点,第一激励节点和第二激励节点的信号都在不同的独立信号路径上。然而,从第三测量节点开始,功率放大器PA、经调制的I信号和Q信号被求和,因此,有故障的第一低通滤波器LP-TI导致被测量信号值的偏差,然而,该测量值Y(16,3)=0.75与正确值“1”的偏差变小了。
在特定实施例中,通过标准化与标准偏差的偏差,使得测量和输入在互相关之前是可比的。输入场景的输入U(k,i)被针对与它们在所有测试k(1...K)上的标准偏差的偏差进行标准化。该标准化的输入场景VKxI可以作为特征化的一部分被提前计算。V(k,i)是被标准化的输入选项。
μ U ( i ) = 1 K Σ k = 1 K U ( k , i )
σ U ( i ) = 1 K Σ k = 1 K ( U ( k , i ) - μ U ( i ) ) 2
V ( k , i ) = U ( k , i ) - μ U ( i ) σ U ( i )
被诊断器件的YKxM的测量Y(k,m)被针对与它们在被用于特征化的所有器件d=1...D上的标准偏差的偏差进行标准化。针对在对所有D个器件的每个测试k中的每个测量节点m的期望或平均测量值μY(k,m)和相应的标准偏差σY(k,m)也可以作为特征化的一部分被提前计算,如μU、σu(i)和V(k,i)。
μ Y ( k , m ) = 1 D Σ d = 1 D Y ( k , m )
σ K ( k , m ) = 1 D Σ d = 1 D ( Y d ( k , m ) - μ Y ( k , m ) ) 2
Z ( k , m ) = Y ( k , i ) - μ Y ( k , m ) σ Y ( k , m )
换言之,具有其标准化的测量值Z(k,i)的标准化测量值矩阵ZkxI包含针对被诊断器件的其测量值与在特征化期间所得到的相应平均值或期望值的偏差,其中偏差另外用在特征化期间所得到的标准偏差被标准化。
图9示出了在左手侧的具有标准化的输入选项V(k,i)的标准化输入场景V,以及在右手侧的根据前述等式和假设的标准化测量Z(k,m)。从标准化的偏差矩阵Z可以清楚地看出,矩阵Z只包括针对四个测试k=6、8、13和16的不等于0的偏差值。
根据本发明,当标准化的输入V(k,i)与测量偏差Z(k,m)具有很强的互相关时和测量偏差Z(k,m)很大时,输入i对于在测量m处的故障检测是相关的。
为了确定如图10中所示的相关测量或相关值R(i,m),本发明的特定实施例被适配为首先根据如下等式计算对于诊断测试k=1...K,输入i和测量m之间的互相关值C(i,m):
C ( i , m ) = | Σ k = 1 K V ( k , i ) · Z ( k , m ) | , i=1...I,m=I...M
输入i与测量m的故障相关R(i,m)与互相关C(i,m)成比例,C的各个列的和被标准化为测量偏差m的绝对值和。特定实施例按照如下方式计算相应的相关矩阵:
R ( i , m ) = C ( i , m ) , Σ k = 1 K | Z ( k , m ) | Σ i = 1 I | C ( k , m ) | , i=1...I,m=I...M
在图10中,针对测量矩阵Y的相关矩阵R被示出,即对应于图9的标准化测量偏差矩阵Z。相关矩阵被基于前述用于计算定义输入i与测量m的故障相关的标准化互相关的两个等式进行计算。从图10可以看出,R(1,1)和R(3,1)是最大相关值。因此,两对(DAC-I,Mx-TI)和(LP-TI,Mx-TI)是最相关的。在功率放大器PA和后面的节点处,该效应仅是两个前述输入和测量组合的效应的50%。
高故障相关R(i,m)表示有很大的可能性故障接近于从输入i到测量m或者通过输入i到测量m的信号路径。
在裸片位置(x,y,z)处的被诊断的故障概率F(x,y,z),也被称为故障位置概率F(x,y,z),该故障概率与到从输入i到测量m的信号路径的加权距离L的总和成比例,每个距离用相关R(i,m)加权并除以路径P(i,m)的数目。
F ( x , y , z ) = Σ i = 1 I Σ m = 1 M Σ p = 1 P ( i , m ) R ( i , m ) / P ( i , m ) 1 + L ( ( x , y , z ) , i , m , p ) / L 0
L((x,y,z),i,m,p)是从位置(x,y,z)到自输入i到测量m的第p条路径的距离。半衰减长度L0是所希望的位置分辨率。
在图11中,路径p和点与该路径的距离的示例被示出。该信号路径从输入节点i=1开始一直到测量节点m=3,并且用路径索引p=1描述。路径p=1经过节点{1,3,5,9,11,12,13},与位置(x,y,z)=(450,500,0)的距离L是L((x,y,z),i,m,p)=L((450,500,0),1,3,1)=100,如图11中所示。
故障概率F(x,y,z)被针对所有或者至少所有相关位置(x,y,z)进行计算,并且例如可以用颜色编码的故障位置概率分布来表示,其中不同的颜色被分配给不同的故障位置概率。
在图12中,在右手侧,代替颜色编码的概率表示,四个不同的故障位置概率范围用四个不同类型的斜线条来表示。从图12可以看出,对于沿着有故障的第三输入节点LP-TI和第一测量节点Mx-TI之间的信号路径的区域,故障位置概率是最高的,并且一直到第三测量节点PA都非常高。
实施例辅助实现对可疑设计结构的诊断。本发明的特定实施例不仅允许对已知设计结构的测试,并且允许对例如容易失败的第三方设计结构的测试,例如知识产权(IP)区块、放大器设计等。
此外,如图12中所示,基于布线图的焊接设计视图结合故障概率视图可以支持人“相关”以更快速或容易地定位故障。
或者,可疑设计结构的定位可以通过对特定设计结构的位置(x,y,z)与故障位置概率(x,y,z)进行互相关来用算法实现,所述特定设计结构例如图1的收发器电路的电路元件。没有设计结构的区域包括值“0”并且具有设计结构的位置与值“1”相关联。因此,如图12中所示的故障位置概率分布集中在实际电路元件和最终的信号路径的位置上。最高的互相关指示最可疑的设计结构。
本发明的实施例支持对不可见缺陷的诊断,并且不需要物理故障分析。
图13示出了通过针对从节点n1到n2的所有路径的指导图来找到图中的路径的回归搜索算法的实施例。
基本上,该回归搜索算法具有以下结构:
1.从n=n1开始。
2.得到所有被连接到n的节点。
3.当没有节点被连接到n时停止。
4.当只有一个节点被连接时,利用该被连接的节点继续步骤2。
5.当多个节点被连接时,回归式地(recursively)收集所有被连接的子路径。
到路径的距离等于到在从路径开始节点到路径结束节点的后续节点之间的线段中的任一线段的最近距离d。
图14示出了由节点x1和x2到一线段点的距离d。
图15示出了用于确定从点x和n维空间到多边形或多边形的线段的最近距离的搜索算法。
本发明的特定实施例被实现以在信号路径未知时使用从输入i到测量m的直线信号路径。对从输入i到测量m的直线信号路径的假定对于很多射频电路而言都是合理的。
图16示出了用于在信号路径未知并且不能被用于确定到信号路径的距离时诊断根据图1和图3的故障射频收发器的故障位置概率分布F(x,y,z)。如前所述,在这种情况下,在输入i和测量m之间可以假定是直线信号路径。距离L((x,y,z),i,m,p)及其故障位置概率F(x,y,z)被基于这些直线信号路径来进行计算。从图16中可以看出,故障第三输入节点LP-TI的故障位置概率F(x,y,z)是最高的。这证明了在不知道信号图的情况下,本发明的实施例可以获得对故障位置的有用的指示。
图17示出了用于确定相关值R(i,m)的方法的实施例的流程图,每个相关值表示用于检测芯片上的故障的第一数目I个输入节点中的输入节点i与第二数目M个测量节点中的测量节点m的组合(i,m)的相关性。
在第一数目I个输入节点处应用(1710)第三数目K个测试,其中第三数目K个测试中的每个测试k为每个输入节点i定义测试输入选项U(k,i)。
针对第三数目K个测试中的每个测试k测量(1720)在第二数目M个测量节点中的每个测量节点处的信号以获得针对第二数目M个测量节点中的每个测量节点m的第三数目K个测量值,其中K×M个测量值中的每个测量值Y(k,m)与测量所针对的测试k和测量被执行的测量节点m相关联。
确定(1730)相关值R(i,m),其中基于为相应组合中的输入节点i定义的第三数目K个测试输入选项U(k,i)和与相应组合(i,m)中的测量节点m相关联的第三数目K个测量值Y(k,m)之间的互相关计算每个相关值。
本方法的实施例可以实现步骤1730,用于确定相关值以使得为了计算互相关,每个测量值Y(k,m)被针对与测量值Y(k,m)相对应的同一测试k和同一测量节点m相关联的平均值μY(k,m)进行标准化。
本方法的实施例可以进一步实现步骤1730,用于确定相关值以使得为了计算互相关,每个测量值Y(k,m)被针对与测量值Y(k,m)相对应的同一测试k和同一测量节点m相关联的标准偏差σY(k,m)进行标准化。
本方法的实施例可以实现步骤1730,用于确定相关值以使得被标准化的测量值Z(k,i)按照如下方式被计算:
μ Y ( k , m ) = 1 D Σ d = 1 D Y d ( k , m )
σ Y ( k , m ) = 1 D Σ d = 1 D ( Y d ( k , m ) - μ Y ( k , m ) ) 2
Z ( k , m ) = Y ( k , i ) - μ Y ( k , m ) σ Y ( k , m )
其中Y(k,m)是与测试k和测量节点m相关联的测量值,μY(k,m)是在特征化期间得到的针对所有D个器件的测试k和测量节点m的期望或平均测量值,其中σY(k,m)是在特征化期间得到的针对所有D个器件的测试k和测量节点m所得到的测量值的标准偏差。
作为对上述示例的替代,实施例可以被实现为用其它方式执行标准化Z(k,m),例如,对测量值的标准化可以包括计算测量值Y(k,m)与他们相应的平均值μY(k,m)之间的差值,并且/或者将测量值或者上述差值除以相应的标准偏差σY(k,m)以改善互相关结果,或者可以使用其它算法来计算平均值或者标准偏差的等价值来得到类似的结果。
本方法的实施例还可以实现步骤1730,用于确定相关值以使得为了计算互相关,每个测试输入选项U(k,i)被针对与测试输入选项U(k,i)相对应的同一输入节点i相关联的平均值μU(i)进行标准化,其中平均值μU(i)是与输入节点i相关联的第三数目K个测试输入选项的平均值。
本方法的实施例还可以实现步骤1730,用于确定相关值以使得为了计算互相关,每个测试输入选项U(k,i)被针对与测试输入选项U(k,i)相对应的同一输入节点i相关联的标准偏差σU(i)进行标准化,其中标准偏差σU(i)是与输入节点i相关联的第三数目K个测试输入选项的标准偏差。
本方法的实施例可以实现步骤1730,用于确定相关值以使得标准化测试输入选项V(k,i)被按照以下方式进行计算:
μ U ( i ) = 1 K Σ k = 1 K U ( k , i )
σ U ( i ) = 1 K Σ k = 1 K ( U ( k , i ) - μ U ( i ) ) 2
V ( k , i ) = U ( k , i ) - μ U ( i ) σ U ( i )
其中U(k,i)是与输入节点i相关联的测试输入选项,μU(i)是针对被计算的输入节点I的所有K个测试输入选项的平均值,并且其中是针对输入节点i的所有K个输入选项的针对输入节点i的标准偏差。
在替代实施例中,测试输入选项的标准化V(k,i)可以包括计算各个输入选项U(k,i)与针对测试输入矩阵U的相应列i所计算的相应平均值μU(i)之间的差值,以及/或者将测试输入选项U(k,i)或前述差值除以针对测试输入矩阵U的相应列i计算出的相应的标准偏差以改善互相关结果,或者可以使用其他算法计算平均值或标准偏差的等价量来得到类似的结果。
如前所述,平均值和标准偏差可以在特征化阶段中被提前确定或提前计算出,从而对于后面的诊断,这些提前计算出的值可以被提供以降低诊断的处理功率需求。
本方法的实施例可以实现步骤1730,用于确定相关值以使得通过互相关所得到的互相关值C(i,m)已经是被用于进一步诊断的相关值R(i,m),而不需要进一步的计算。
本方法的实施例可以实现步骤1730,用于确定相关值以使得互相关值C(i,m)被按照如下等式进行计算:
C ( i , m ) = | Σ k = 1 K V ( k , i ) · Z ( k , m ) | , i=1...I,m=I...M
其中i是输入节点的索引且i=1...I,m是测量节点的索引且m=1...M,k是测试的索引且k=1...K,其中V(k,i)是被标准化为对针对相应的输入节点i的所有K个输入选项所计算出的与同一输入节点i相关联的平均值μU(i)和/或标准偏差σYU(i)的测试输入选项U(k,i),并且Z(k,m)是被标准化为针对特征化期间的D个测试所得到的与同一测试k和同一测量节点m相关联的平均值μY(k,m)和/或标准偏差σY(k,m)的测量值Y(k,m)。
本方法的实施例可以实现步骤1730,用于确定相关值以使得故障相关值R(i,m)被按照如下等式确定:
R ( i , m ) = C ( i , m ) , Σ k = 1 K | Z ( k , m ) | Σ i = 1 I | C ( k , m ) | , i=1...I,m=I...M
其中i是输入节点的索引且i=1...I,m是测量节点的索引且m=1...M,k是测试的索引且k=1...K,其中Z(k,m)是相对于与其针对所有K个测试输入选项的标准偏差的偏差被标准化的测量值Y(k,m),并且其中C(i,m)是待测试器件的输入节点i和测量节点m之间的互相关值。
换言之,这些实施例可以被适配为利用被相对于测量偏差m的绝对值和进行标准化的互相关矩阵C的列求和来计算与互相关值C(i,m)成比例的每个输入节点i与每个测量m的故障相关性R(i,m)。
替代实施例可以被适配为一般而言基于互相关值C(i,m)和加权因子计算相关值,其中加权因子被计算以使得其依赖于与同一测量节点m相关联的K个测量偏差Z(k,m)的总和并且/或者与同一测量节点m相关联的测量偏差Z(k,m)越高则加权因子越高,并且/或者其中加权因子取决于与同一测量节点m相关联的互相关值C(i,m)的总和并且/或者与同一测量节点m相关联的互相关值C(i,m)越高则加权因子越低。
从图10中可以看出,相关矩阵R或者个体相关值R(i,m)可能已经提供了足够的信息,以至少缩小对故障的定位。
图18示出了用于为芯片上的位置确定故障概率的方法的实施例的流程图。该方法包括以下步骤。
根据权利要求1到11中的一个权利要求确定(1810)相关值R(i,m),每个相关值表示用于检测芯片上的故障的第一数目I个输入节点中的输入节点i与第二数目M个测量节点中的测量节点m的组合(i,m)的相关性。
针对芯片上的第四数目P个信号路径中的每个信号路径p确定(1820)从位置(x,y,z)到芯片上的第四数目P个信号路径中的每个信号路径的距离L((x,y,z),i,m,p),其中每个信号路径(p)从第一数目I个输入节点中的输入节点i延伸到第二数目M个测量节点中的测量节点m。
基于将距离L((x,y,z),i,m,p)与用输入节点i和测量节点m的组合的相关值R(i,m)加权的第四数目P个路径中的每个路径相加来确定(1830)故障概率F(x,y,z),相应的路径p起始于输入节点i并且延伸至测量节点m。
本方法的实施例可以实现步骤1830,用于基于如下算法确定故障概率F(x,y,z):
F ( x , y , z ) = Σ i = 1 I Σ m = 1 M Σ p = 1 P ( i , m ) R ( i , m ) / P ( i , m ) 1 + L ( ( x , y , z ) , i , m , p ) / L 0
其中(x,y,z)是位置,其中i是输入节点的索引且i=1...I,m是用于测量节点的索引且m=1...M,其中P(i,m)是从输入节点i到测量节点m的路径的编号,其中R(i,m)是输入节点i与测量节点m的组合(i,m)的相关值,其中L((x,y,z),i,m,p)是从位置(x,y,z)到从输入节点i到测量节点m的第p个路径的距离,并且其中L0是定义位置分辨率的半衰减长度。
本发明的替代实施例可以被实现以使用除上述算法以外的不同算法或经修改的算法,例如没有半衰减长度L0且/或没有输入节点和测量节点的相同组合之间的编号路径P(i,m)的上述算法。
在信号路径的位置已知的情况下,本发明的实施例可以被适配为使用该信息来计算为每个输入节点i提供位置信息的距离L。信号路径的位置例如可以通过为第四数目的路径中的每个路径p提供更多个节点来定义路径p或者该路径在输入节点i的位置与测量节点m的位置之间的路径段的位置而被定义(参见图3和11)。
在电路元件之间的所有或一些信号路径的位置未知的情况下,这些路径p可以被假设为定义该信号路径的在输入节点i的位置和测量节点m的位置之间的直线。
本发明的实施例可以被实现来为芯片上的所有或者至少所有相关位置计算故障位置概率,以得到如图12和16所示的故障位置分布。这种颜色编码的表示例如与对电路元件的位置的呈现一起提供了有用的方法,用于定位芯片设计中的故障或者至少易出错区域。
本发明的实施例还可以被实现为另外将每个位置(x,y,z)的故障概率F(x,y,z)与位置指示符相关,所述位置指示符具有用于芯片的位置(x,y,z)的不同值从而将故障定位聚焦到输入节点、测量节点或信号路径所处的位置,例如“0”用于没有电路元件的位置,“1”用于有电路元件的位置。
用于确定描述用于故障检测的I个输入节点与芯片的M个测量节点的相关性的相关值的装置的实施例包括至少一个输入端口,用于接收测量值Y(k,m),用于接收期望或平均值μY(k,m)、标准偏差σY(k,m)和相应的输入选项U(k,i)或被标准化的输入选项V(k,i),以及输出端口,用于至少提供相关C(i,m)或相关值R(i,m)。其他实施例可以包括至少一个附加输入端口,用于将测试选项U(k,i)应用于待测试器件或者换言之将所述装置与待测试器件连接起来以进行特征化和/或诊断。所述装置的其他实施例还被实现为基于已知的输入节点和测量节点的位置确定位置的故障概率。本发明的另外一些实施例被实现为基于关于连接输入节点与测量节点的信号图的位置的额外认识确定芯片上的位置的故障概率。
该被适配为确定故障概率的装置的实施例还可以包括用于提供针对一些或所有二维位置(x,y)或三维位置(x,y,z)的故障概率的输出端口,例如如图12或16中所示。
该装置的其他实施例也可以被实现为通过执行对D个合格或基本合格的器件的测试来执行特征化以计算期望值μY(k,m)和标准偏差σY(k,m)并输出针对标准化的输入选项V(k,i)的输入选项U(k,i)。
该被适配为执行特征化的装置的实施例可以包括用户接口,用于定义输入节点、测量节点和/或输入选项,或者从可用的输入节点、测量节点和/或输入选项组中选择特定的输入节点、测量节点和/或输入选项。本发明的其他实施例可以被适配为自动从给定的节点或区域组或输入选项组中选择输入节点、测量节点和/或输入选项。
“特征化”例如可以由研发或测试工程师基于对真实器件的测试(无仿真)例如在前期生产中设计产品时一次性地执行。对器件的“诊断”可以在批量生产站中被执行以控制批量生产的质量和收益,相应地通过测试多个故障器件控制批量生产中的偏差或异常或者检测设计弱点。
本发明的实施例可以被适配为例如将针对多个故障器件的每个位置的故障概率F(x,y,z)相加,以便实现对芯片或其电路元件的设计弱点的检测。此外,易出错的库元件因而可以被检测。如果例如故障位置概率不仅对于特定的低通滤波器LP-TI较高,而且对于由同一库元件定义的所有其他低通滤波器LP-TQ、LP-RI和LP-RQ都较高,则测试工程师可以得出结论,即该元件或模块一般容易出错。
本发明实施例的优点在于其简单性,例如不需要仿真,不需要用到芯片仿真模型,不需要对测试交互进行建模,并且不需要长时间(故障)仿真。
此外,不需要设定故障模型,不需要知道关于待测试器件和关于测试的细节。而且,测试组合可以被自动生成。
本发明的方法是通用的,因为待测试器件被建模为具有一组输入选项U(k,i)和一组输出测量Y(k,i)的黑盒子。
本发明的实施例通过实现在非射频设备上的大量多点晶圆测试以及/或者通过允许将射频测试的性能测试推迟为最终测试而提供了一种用于在用于PGD流的晶圆测试中提高射频覆盖的方法。
此外,本发明的实施例能够在高容积制造期间诊断射频电路中的设计弱点,并且/或者能够诊断不可见的缺陷或弱点。
虽然已经描述了其中I个输入(即相应的输入节点)与M个测量(即相应的测量节点)的相关性被确定的本发明的实施例,但是替代实施例可以被实现为确定单个输入与单个测量的相关性、I个输入与单个测量的相关性或者单个输入与M个测量的相关性。
取决于本发明方法的实现要求,本发明方法可以用硬件或软件来实现。可以使用与可编程计算机系统合作的数字存储介质完成所述实现,以执行本发明方法的实施例,所述数字存储介质具体可以是其上存储有电可读控制信号的磁盘、CD或DVD。因而一般而言,本发明的实施例是具有被存储在机器可读载体上的程序代码的计算机程序产品,所述程序代码可操作用于在计算机程序产品在计算机上运行时执行本发明方法。因而换言之,本发明方法的实施例是具有用于在计算机程序在计算机上运行时执行本发明方法中的至少一种方法的程序代码的计算机程序。

Claims (20)

1.一种用于确定相关值(R(i,m))的方法,每个相关值表示用于检测芯片上的故障的第一数目(I)的输入节点中的输入节点(i)与第二数目(M)的测量节点中的测量节点(m)的组合((i,m))的相关性,所述方法包括:
在所述第一数目(I)的输入节点处应用(1710)第三数目(K)的测试,其中所述第三数目(K)的测试中的每个测试(k)为每个输入节点(i)定义测试输入选项(U(k,i));
针对所述第三数目(K)的测试中的每个测试(k)测量(1720)在所述第二数目(M)的测量节点中的每个测量节点处的信号,以针对所述第二数目(M)的测量节点中的每个测量节点(m)获得第三数目(K)的测量值,其中每个测量值(Y(k,m))与测量所针对的测试(k)和被测量的测量节点(m)相关联;
确定(1730)所述相关值(R(i,m)),其中每个相关值是基于针对相应组合的输入节点(i)所定义的第三数目(K)的测试输入选项(U(k,i))和与所述相应组合(i,m)的测量节点(m)相关联的第三数目(K)的测量值(Y(k,m))之间的互相关来计算的。
2.根据权利要求1所述的方法,其中为了计算所述互相关,每个测量值(Y(k,m))针对与所述测量值(Y(k,m))相同测试(k)和相同测量节点(m)所关联的平均值(μY(k,m))被标准化。
3.根据权利要求1或2所述的方法,其中为了计算所述互相关,每个测量值(Y(k,m))针对与所述测量值(Y(k,m))相同测试(k)和相同测量节点(m)所关联的标准偏差(σY(k,m))被标准化。
4.根据权利要求1到3中的一个所述的方法,其中为了计算所述互相关,每个测试输入选项(U(k,i))针对与所述测试输入选项(U(k,i))相同输入节点(i)所关联的平均值(μU(i))被标准化,其中所述平均值(μU (i))是与输入节点(i)相关联的第三数目(K)的测试输入选项的平均值。
5.根据权利要求1到4中的一个所述的方法,其中为了计算所述互相关,每个测试输入选项(U(k,i))针对与所述测试输入选项(U(k,i))相同输入节点(i)所关联的标准偏差(σU(i))被标准化,其中所述标准偏差(σU(i))是与所述输入节点(i)相关联的第三数目(K)的测试输入选项的标准偏差。
6.根据权利要求1到5中的一个所述的方法,其中所述相关值(R(i,m))是互相关值(C(i,m))。
7.根据权利要求1到6中的一个所述的方法,其中所述互相关(C(i,m))按照如下等式被计算:
C ( i , m ) = | Σ k = 1 K V ( k , i ) · Z ( k , m ) | , i=1...I,m=I...M,
其中i是输入节点的索引且i=1...I,m是测量节点的索引且m=1...M,k是测试的索引且k=1...K,其中V(k,i)是被针对与同一输入节点i相关联的平均值(μU(i))和/或标准偏差(σYU(i))标准化的测试输入选项(U(k,i)),并且Z(k,m)是被针对与同一测试k和同一测量节点m相关联的平均值(μY(k,m))和/或标准偏差(σY(k,m))标准化的测量值(Y(k,m))。
8.根据权利要求7所述的方法,其中所述标准化的测试输入选项V(k,i)被计算如下:
μ U ( i ) = 1 K Σ k = 1 K U ( k , i )
σ U ( i ) = 1 K Σ k = 1 K ( U ( k , i ) - μ U ( i ) ) 2
V ( k , i ) = U ( k , i ) - μ U ( i ) σ U ( i )
其中U(k,i)是与输入节点i相关联的测试输入选项,μU(i)是针对输入节点i的所有K个测试输入选项的平均值,并且其中σU(i)是针对输入节点I的所有K个输入选项的输入节点i(输入选项)的标准偏差。
9.根据权利要求7或8所述的方法,其中所述标准化的测量值Z(k,i)被计算如下:
μ Y ( k , m ) = 1 D Σ d = 1 D Y d ( k , m )
σ Y ( k , m ) = 1 D Σ d = 1 D ( Y d ( k , m ) - μ Y ( k , m ) ) 2
Z ( k , m ) = Y ( k , i ) - μ Y ( k , m ) σ Y ( k , m )
其中Y(k,m)是与测试k和测量节点m相关联的测量值,μY(k,m)是针对测试k和测量节点m的平均测量值,其中σY(k,m)是针对测试k和测量节点m所获得的测量值的标准偏差。
10.根据权利要求1到9中的一个所述的方法,其中所述相关值是基于互相关值(C(i,m))和加权因子来计算的,
其中所述加权因子被计算为使得针对与同一测量节点(m)相关联的所有(K)测量的测量偏差(Z(k,m))越高则该加权因子越高,其中测量偏差是与测试(k)和测量节点(m)相关联的测量值(Y(k,m))相对与所述测量值(Y(k,m))相同测试(k)和相同测量节点(m)所关联的平均值(μY(k,m))的偏差,并且/或者
其中针对与同一测量节点(m)相关联的所有(I)测量的互相关值(C(i,m))越高则所述加权因子越低。
11.根据权利要求10所述的方法,其中所述故障相关值(R(i,m))被确定如下:
R ( i , m ) = C ( i , m ) , Σ k = 1 K | Z ( k , m ) | Σ i = 1 I | C ( k , m ) | , i=1...I,m=I...M
其中i是输入节点的索引且i=1...I,m是测量节点的索引且m=1...M,k是测试的索引且k=1...K,其中Z(k,m)是针对与其相对所有K个测试输入选项的标准偏差的偏差被标准化的测量值(Y(k,m)),并且其中C(i,m)是输入节点i与测量节点m之间的互相关值。
12.一种用于确定芯片上的位置((x,y,z))的故障概率(F(x,y,z))的方法,包括以下步骤:
根据权利要求1到11中的一个确定(1810)相关值(R(i,m)),每个相关值表示用于检测芯片上的故障的第一数目(I)的输入节点中的输入节点(i)与第二数目(M)的测量节点中的测量节点(m)的组合((i,m))的相关性;
针对所述芯片的第四数目(P)的信号路径中的每个信号路径(p)确定(1820)从所述位置((x,y,z))到所述芯片上的第四数目(P)的信号路径中的每个路径的距离(L((x,y,z),i,m,p)),其中每个信号路径(p)从所述第一数目(I)的输入节点中的输入节点(i)延伸到所述第二数目(M)的测量节点中的测量节点(m);以及
基于将所述距离(L((x,y,z),i,m,p))与用相应路径(p)延伸开始的所述输入节点(i)与所述相应路径(p)所延伸到的所述测量节点(m)的组合的相关值(R(i,m))加权的所述第四数目(P)的路径中的每个路径相加,来确定(1830)所述故障概率(F(x,y,z))。
13.根据权利要求12所述的方法,其中所述故障概率F(x,y,z)被确定如下:
F ( x , y , z ) = Σ i = 1 I Σ m = 1 M Σ p = 1 P ( i , m ) R ( i , m ) / P ( i , m ) 1 + L ( ( x , y , z ) , i , m , p ) / L 0
其中(x,y,z)是所述位置,其中i是输入节点的索引且i=1...I,m是测量节点的索引且m=1...M,其中P(i,m)是从输入节点i到测量节点m的路径的数目,其中R(i,m)是输入节点i与测量节点m的组合(i,m)的相关值,其中L((x,y,z),i,m,p)是从位置(x,y,z)到从输入节点i到测量节点m的第p条路径的距离,并且其中L0是定义位置分辨率的半衰减长度。
14.根据权利要求12或13所述的方法,还包括:
提供针对每个输入节点(i)和每个测量节点(m)的位置信息,并且将所述第四数目的路径中的路径(p)定义为所述输入节点(i)的位置和所述测量节点(m)的位置之间的直线。
15.根据权利要求12或13所述的方法,还包括:
提供针对每个输入节点(i)和每个测量节点(m)的位置信息,并且为所述第四数目的路径中的路径(p)提供多个下一步节点,以定义所述输入节点(i)的位置和所述测量节点(m)的位置之间的路径(p)的位置。
16.根据权利要求12到15中的一个所述的方法,还包括以下步骤:
将所述故障概率(F(x,y,z))与一位置指示符进行互相关,所述位置指示符针对所述芯片的位置((x,y,z))具有不同值,其中输入节点、测量节点或信号路径是与位置((x,y,z))相比对着被放置的,其中这些节点或路径都未被定位。
17.根据权利要求12到16中的一个所述的方法,还包括以下步骤:
确定芯片上的多个位置((x,y,z))的故障概率(F(x,y,z))以获得关于所述多个故障概率的故障概率分布。
18.根据权利要求1到17中的一个所述的方法,还包括以下步骤:
在所述第一数目(I)的输入节点处对第五数目(D)的芯片中的每个芯片(d)应用所述第三数目(K)的测试,其中所述第三数目(K)的测试中的每个测试(k)为每个输入节点(i)定义一测试输入选项(U(k,i));
针对所述第三数目(K)的测试中的每个测试(k),测量在所述第二数目(M)的测量节点中的每个测量节点处的信号,以针对所述第二数目(M)的测量节点中的每个测量节点(m)获得第三数目(K)的测量值,其中所述第三数目(K)的测量值中的每个测量值(Y(k,m))与测量所针对的测试(k)和被测量的每个测量节点(m)相关联;以及
确定所述第五数目(D)的测量值中与每个测试(k)和测试输入选项(i)相关联的平均值(μY(k,m))和标准偏差(σY(k,m))。
19.一种用于执行所述权利要求1到18中的一个的方法的装置。
20.一种用于在计算机上运行时执行根据权利要求1到18中的一个的方法的计算机程序。
CN200880101430.5A 2008-12-17 2008-12-17 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置 Active CN101821640B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/010787 WO2010069344A1 (en) 2008-12-17 2008-12-17 Method and apparatus for determining relevance values for a detection of a fault on a chip and for determining a fault probability of a location on a chip

Publications (2)

Publication Number Publication Date
CN101821640A true CN101821640A (zh) 2010-09-01
CN101821640B CN101821640B (zh) 2015-03-11

Family

ID=41011881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880101430.5A Active CN101821640B (zh) 2008-12-17 2008-12-17 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置

Country Status (7)

Country Link
US (2) US8745568B2 (zh)
JP (1) JP2011505016A (zh)
KR (1) KR101118421B1 (zh)
CN (1) CN101821640B (zh)
DE (1) DE112008001173B4 (zh)
TW (1) TWI395959B (zh)
WO (1) WO2010069344A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070703A (zh) * 2017-03-20 2017-08-18 同济大学 一种基于路径分析的2d mesh片上网络交换机测试方法
CN107966648A (zh) * 2017-11-27 2018-04-27 中国航空综合技术研究所 一种基于相关性矩阵的嵌入式故障诊断方法
CN109030983A (zh) * 2018-06-11 2018-12-18 北京航空航天大学 一种考虑激励测试的诊断关系矩阵生成方法
CN111656715A (zh) * 2018-06-04 2020-09-11 Oppo广东移动通信有限公司 一种码本处理方法、系统、网络设备、用户设备及存储介质
CN112653577A (zh) * 2020-12-14 2021-04-13 武汉绿色网络信息服务有限责任公司 网元管理方法、装置及存储介质
CN115128438A (zh) * 2022-09-02 2022-09-30 中诚华隆计算机技术有限公司 一种芯片内部故障监测方法及其装置
CN116897291A (zh) * 2021-06-08 2023-10-17 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的系统及方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011505016A (ja) 2008-12-17 2011-02-17 ヴェリジー(シンガポール) プライベート リミテッド チップの欠陥検出のために関連度値を判定し、チップ上の位置で欠陥確率を判定する方法及び装置
US8402421B2 (en) * 2010-10-12 2013-03-19 Cadence Design Systems, Inc. Method and system for subnet defect diagnostics through fault compositing
JP6320862B2 (ja) * 2014-07-15 2018-05-09 日置電機株式会社 検査装置および検査方法
US9569577B2 (en) * 2014-10-15 2017-02-14 Freescale Semiconductor, Inc. Identifying noise couplings in integrated circuit
US9990248B2 (en) * 2015-04-07 2018-06-05 Samsung Electronics Co., Ltd. Display driver integrated circuit and display device having the same
DE102016225081A1 (de) * 2016-12-15 2018-06-21 Robert Bosch Gmbh Vorrichtung und Verfahren zum Bestimmen der Pinpoint-Fähigkeit möglicher Fehler einer oder mehrerer Komponenten
WO2018162050A1 (en) * 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test using relevance scores
WO2018162049A1 (en) * 2017-03-07 2018-09-13 Advantest Corporation Test apparatus for performing a test on a device under test and data set filter for filtering a data set to obtain a best setting of a device under test
WO2018162047A1 (en) 2017-03-07 2018-09-13 Advantest Corporation Tester and method for testing a device under test and tester and method for determining a single decision function
US10536226B1 (en) * 2018-07-16 2020-01-14 Litepoint Corporation System and method for over-the-air (OTA) testing to detect faulty elements in an active array antenna of an extremely high frequency (EHF) wireless communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572281A (ja) * 1991-09-13 1993-03-23 Fujitsu Ltd 測定装置
US6950771B1 (en) * 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US20080301597A1 (en) * 2007-05-29 2008-12-04 International Business Machines Corporation Method to Determine the Root Causes of Failure Patterns by Using Spatial Correlation of Tester Data

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044244A (en) * 1976-08-06 1977-08-23 International Business Machines Corporation Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof
US5241652A (en) * 1989-06-08 1993-08-31 Digital Equipment Corporation System for performing rule partitioning in a rete network
US5655074A (en) * 1995-07-06 1997-08-05 Bell Communications Research, Inc. Method and system for conducting statistical quality analysis of a complex system
US6054863A (en) * 1996-09-11 2000-04-25 International Business Machines Corporation System for testing circuit board integrity
US6219809B1 (en) * 1999-03-01 2001-04-17 Verisity Ltd. System and method for applying flexible constraints
WO2002046928A1 (en) * 2000-12-04 2002-06-13 Rensselaer Polytechnic Institute Fault detection and prediction for management of computer networks
US20020143516A1 (en) * 2001-02-16 2002-10-03 Rao Guruprasad G. Apparatus and methods for constraint characterization with degradation options
AUPR631601A0 (en) * 2001-07-11 2001-08-02 Commonwealth Scientific And Industrial Research Organisation Biotechnology array analysis
US6842866B2 (en) 2002-10-25 2005-01-11 Xin Song Method and system for analyzing bitmap test data
DE112004001709A5 (de) * 2003-10-09 2008-02-28 Avl List Gmbh Verfahren zur Absicherung der Zuverlässigkeit von technischen Bauteilen
JP2008500515A (ja) * 2004-05-10 2008-01-10 ニベア クオリティー マネージメント ソリューションズ エルティーディー. 製品の機能保証と修理案内用の試験スート
TWI286216B (en) * 2004-06-29 2007-09-01 Pixart Imaging Inc Single chip test method, component and its test system
US20060156316A1 (en) * 2004-12-18 2006-07-13 Gray Area Technologies System and method for application specific array processing
KR100956503B1 (ko) * 2005-09-01 2010-05-07 가부시키가이샤 무라타 세이사쿠쇼 피검체의 산란 계수의 측정방법 및 측정장치
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7990887B2 (en) * 2006-02-22 2011-08-02 Cisco Technology, Inc. Sampling test of network performance
TWI298394B (en) * 2006-03-15 2008-07-01 Silicon Integrated Sys Corp Method for detecting defects of a chip
US8051352B2 (en) * 2006-04-27 2011-11-01 Mentor Graphics Corporation Timing-aware test generation and fault simulation
JP5072281B2 (ja) * 2006-07-28 2012-11-14 株式会社キーエンス レーザ加工装置、レーザ加工条件設定装置、レーザ加工方法、レーザ加工条件設定方法、レーザ加工条件設定プログラム
US7620856B2 (en) * 2006-12-28 2009-11-17 Sap Portals Israel Ltd. Framework for automated testing of enterprise computer systems
JP2011505016A (ja) 2008-12-17 2011-02-17 ヴェリジー(シンガポール) プライベート リミテッド チップの欠陥検出のために関連度値を判定し、チップ上の位置で欠陥確率を判定する方法及び装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572281A (ja) * 1991-09-13 1993-03-23 Fujitsu Ltd 測定装置
US6950771B1 (en) * 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US20080301597A1 (en) * 2007-05-29 2008-12-04 International Business Machines Corporation Method to Determine the Root Causes of Failure Patterns by Using Spatial Correlation of Tester Data

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070703A (zh) * 2017-03-20 2017-08-18 同济大学 一种基于路径分析的2d mesh片上网络交换机测试方法
CN107966648A (zh) * 2017-11-27 2018-04-27 中国航空综合技术研究所 一种基于相关性矩阵的嵌入式故障诊断方法
CN107966648B (zh) * 2017-11-27 2019-10-01 中国航空综合技术研究所 一种基于相关性矩阵的嵌入式故障诊断方法
CN111656715A (zh) * 2018-06-04 2020-09-11 Oppo广东移动通信有限公司 一种码本处理方法、系统、网络设备、用户设备及存储介质
CN111656715B (zh) * 2018-06-04 2022-01-11 Oppo广东移动通信有限公司 一种码本处理方法、系统、网络设备、用户设备及存储介质
CN109030983A (zh) * 2018-06-11 2018-12-18 北京航空航天大学 一种考虑激励测试的诊断关系矩阵生成方法
CN109030983B (zh) * 2018-06-11 2020-07-03 北京航空航天大学 一种考虑激励测试的诊断关系矩阵生成方法
CN112653577A (zh) * 2020-12-14 2021-04-13 武汉绿色网络信息服务有限责任公司 网元管理方法、装置及存储介质
CN116897291A (zh) * 2021-06-08 2023-10-17 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的系统及方法
CN116897291B (zh) * 2021-06-08 2024-05-24 科磊股份有限公司 用于半导体可靠性故障的z-pat缺陷导引统计异常值检测的系统及方法
CN115128438A (zh) * 2022-09-02 2022-09-30 中诚华隆计算机技术有限公司 一种芯片内部故障监测方法及其装置

Also Published As

Publication number Publication date
US9658282B2 (en) 2017-05-23
DE112008001173T5 (de) 2010-09-30
TW201030357A (en) 2010-08-16
KR101118421B1 (ko) 2012-03-13
DE112008001173B4 (de) 2012-12-20
KR20100103449A (ko) 2010-09-27
TWI395959B (zh) 2013-05-11
US8745568B2 (en) 2014-06-03
WO2010069344A1 (en) 2010-06-24
CN101821640B (zh) 2015-03-11
US20140336958A1 (en) 2014-11-13
JP2011505016A (ja) 2011-02-17
US20110032829A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
CN101821640B (zh) 用于确定用于检测芯片上的故障的相关值以及确定芯片上的位置的故障概率的方法和装置
Fedi et al. Determination of an optimum set of testable components in the fault diagnosis of analog linear circuits
CN110133633A (zh) 用于雷达单元接收器的内建自测试及其方法
Valdes-Garcia et al. On-chip testing techniques for RF wireless transceivers
Alippi et al. Automated selection of test frequencies for fault diagnosis in analog electronic circuits
TWI551067B (zh) 用於同時測試多個資料封包信號收發器的系統及方法
WO2008102313A3 (en) Testable electronic device for wireless communication
US8589750B2 (en) Methods and apparatus for providing a built-in self test
Varaprasad et al. A new ATPG technique (MultiDetect) for testing of analog macros in mixed-signal circuits
US7093174B2 (en) Tester channel count reduction using observe logic and pattern generator
Khouas et al. Fault simulation for analog circuits under parameter variations
US3102231A (en) White noise fault detection system
US7814384B2 (en) Electrical diagnostic circuit and method for the testing and/or the diagnostic analysis of an integrated circuit
Santos et al. Defect-oriented testing of analogue and mixed signal ICs
Irion et al. Circuit partitioning for efficient logic BIST synthesis
CN113138318B (zh) 一种相位抖动测试方法及系统
CN107831509A (zh) 一种抗干扰性能的检测系统
Long et al. A classical parameter identification method and a modern test generation algorithm
Kirkland Side-by-side systems and TPSs can enhance diagnostic detection and accuracy
Liobe et al. Fault diagnosis of a GHz CMOS LNA using high-speed ADC-based BIST
Yotsuyanagi et al. On configuring scan trees to reduce scan shifts based on a circuit structure
Alippi et al. An embedded automatic SBT diagnosis system for analog circuits
Salman et al. DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING
Kerkhoff Testable Design and Testing of Microsystems
Ozev et al. Mixed-Signal Basic Block Level Test Translation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120425

Address after: Singapore Singapore

Applicant after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore

Applicant before: Inovys Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150508

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150508

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore