TWI390988B - 資訊處理裝置及資訊處理方法 - Google Patents

資訊處理裝置及資訊處理方法 Download PDF

Info

Publication number
TWI390988B
TWI390988B TW96131504A TW96131504A TWI390988B TW I390988 B TWI390988 B TW I390988B TW 96131504 A TW96131504 A TW 96131504A TW 96131504 A TW96131504 A TW 96131504A TW I390988 B TWI390988 B TW I390988B
Authority
TW
Taiwan
Prior art keywords
encoding
segment
image
encoded
encoder
Prior art date
Application number
TW96131504A
Other languages
English (en)
Other versions
TW200830885A (en
Inventor
Takaaki Fuchie
Hiromi Yoshinari
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200830885A publication Critical patent/TW200830885A/zh
Application granted granted Critical
Publication of TWI390988B publication Critical patent/TWI390988B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/15—Data rate or code amount at the encoder output by monitoring actual compressed data size at the memory before deciding storage at the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/177—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a group of pictures [GOP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)

Description

資訊處理裝置及資訊處理方法
本發明係關於資訊處理裝置及資訊處理方法。更特別地，本發明係關於有利地使用來實施編碼之資訊處理裝置及資訊處理方法。
圖像壓縮系統，其MPEG(移動圖像編碼專家組/移動圖像專家組)係代表性標準，經由框間預測藉壓縮編碼視頻信號來完成高程度的資料壓縮效率。
在MPEG標準下，有稱為Long－GOP(圖像組)壓縮之壓縮編碼系統，Long－GOP利用包括三個圖像類型：I－圖像、P－圖像、及B－圖像之雙向框間預測。
用於內部代碼圖像之I－圖像是短的。與其它圖像無關而編碼之圖像可單獨使用關於此圖像的資訊予以解碼。用於框間向前預測代碼圖像之P－圖像係短的，相對於暫時前一框(亦即，於向前方向)之差來表示該框間向前預測代碼圖像。用於雙向預測代碼圖像之B－圖像係短的。使用暫時地前一(向前)或後一(向後)圖像或前一及後一圖像(雙向)經由動作補償框間預測來編碼此圖像。
於視頻編輯設定，經由框間預測所壓縮之圖像受到有關的框之間之預測壓縮信號的關係的限制。這意指視頻材料可能不會使用預測性壓縮視頻信號而編接。因此，預先設計來編輯視頻材料的大部分系統經由框間壓縮而實施它們的編碼且分配有框間預測。
然而，如果包括巨量高解析度視頻資訊(例如，HD(高鮮明度)信號)之視頻信號被處理，經由框間壓縮之代碼單獨產生低程度的壓縮效率。如果想要傳送或儲存大量資料，框間壓縮代碼因此可能導致低傳輸速度、大儲存所需的容量、及其它相關缺點。這接著需要能夠高速處理之昂貴系統的實施。換言之，用於處理大量的高解析度視頻資訊的視頻信號之低廉系統應較佳地利用框間預測性來提升它們壓縮效率。
已經存在有用於編輯MPEG資料流的技術。依據一此種技術(例如，PCT專利公開案第WO99/05864號)，編輯點(編接點)的附近之代碼圖像被暫時地解碼，使得未壓縮形式之視頻信號在再次編碼的圖像之前編接在編輯點。依據另一此種技術(例如，日本專利申請案第Hei 10－178645號)，每一框在編碼前劃分成數部分以實施高速編碼。
如以上引用的PCT專利公開案WO99/05864所述，有需要加速編碼處理以增加資料編輯及包括代碼的資料轉換的效率。今天，用於實施一般Long－GOP結構壓縮之編碼器勉強即時操作或在處理速度方面落後。結果，需要非常長的時間來轉換長期運轉的材料。
加速編碼處理之另一方式為，將每一框在編碼之前劃分成數部分，如以上日本專利申請案第Hei 10－178645號所述。在此方案下，然而，將每一框劃分成數部分，將使控制在框間執行與框間參考以及在將所劃分框部分編接回來成為每一框時而傾向過度複雜。
鑑於以上情況，已完成本發明，且較佳地提供用於實施高速編碼而不需劃分包括的每一框之資訊處理裝置及資訊處理方法。
實施本發明且依據本發明的一實施例，提供一種資訊處理裝置，用於編碼基帶信號，該資訊處理裝置包括：資料劃分塊、編碼器、及編接塊。資料劃分塊係配置成在將該基帶信號劃分成預定編碼段之前而獲得該基帶信號。編碼器係配置成自該基帶信號藉由平行編碼連續數個該資料劃分塊所獲得的該編碼段以產生基帶信號流。控制塊係配置成以受到預定限制的方式而控制該編碼器以實施該平行編碼。編接塊係配置成編接該編碼器所產生的該等編碼流。
較佳地，限制可包括實施該編碼過程以使該資料劃分塊所獲得之該等編碼段具有與該編碼器所產生之該等編碼流的GOP的邊界重疊之邊界。
限制可較佳地包括實施該編碼過程以使該資料劃分塊所獲得之該等編碼段的每一者的起始GOP被使用作為封閉GOP。
限制可較佳地包括將序列標頭(Sequence Header)或量化矩陣擴充(Quant Matrix Extension)加至該資料劃分塊所獲得之該等編碼段的每一者的編碼起始點。
限制可較佳地包括控制所產生代碼量以使在該資料劃分塊所獲得之該等編碼段的每一者的編碼結束點之VBV緩衝佔用等於在下一編碼段的編碼起始點之VBV緩衝佔用。
限制可較佳地包括實施編碼過程以使該資料劃分塊所獲得的該等編碼段具有自該編碼器所產生之該等編碼流的GOP的邊界暫時地向後移位間隔M之邊界，該間隔M使I－圖像自下一I－圖像分開或使P－圖像自下一P－圖像分開。
限制可較佳地包括實施該編碼過程以使每一編碼段獲得設有前一編碼段的最後圖像之基帶信號，對應於該資料劃分塊所獲得的該等編碼段中之另一編碼段之基帶信號，該前一編碼段的該最後圖像在編碼時未被輸出而使用作為參考圖像。
限制可較佳地包括使用於編碼使用作為該參考圖像之該前一編碼段的該最後圖像之條件合乎於用於編碼被平行編碼的前一編碼段的對應圖像之條件。
較佳地，以上編碼條件可包括指定給該等圖像的位元及第一巨塊的Q標度。
較佳地，限制可另包括實施該編碼過程以使每一編碼段獲得設有前一編碼段的最後M＋1個圖像之基帶信號，對應於該資料劃分塊所獲得之該編碼段中的另一段之基帶信號先於該基帶信號，該前一編碼段的最後圖像在編碼時未被輸出而使用作為參考圖像。
限制可較佳地包括使用作為該參考圖像的所編碼第一圖像來編碼來自前一編碼段的該等最後M＋1個圖像之第二及第三圖像，該第二及第三圖像在編碼時未被輸出而使用作為用於控制對應於被平行編碼的前一編碼段的該編碼的第二及第三圖像所產生代碼量之基礎。
限制可較佳地包括使用獲得作為I－圖像的前一編碼段的該最後M＋1個圖像中之該第一圖像來實施該編碼過程。
依據本發明的另一實施例，提供一種資訊處理方法，其使用於用於編碼基帶信號之資訊處理裝置，該資訊處理方法包括以下步驟：控制；控制；產生；及編接。控制步驟，在將基帶信號劃分成預定編碼段之前而控制該基帶信號的獲得。控制步驟，控制連續數個所獲得編碼段對該資訊處理裝置的編碼器的提供。產生步驟，藉由平行致使該等編碼器以受到預定限制的方式編碼包括該基帶的該等編碼段來產生編碼流。編接步驟，編接所產生的該等編碼流。
依據本發明，如以上所概述，首先獲得的基帶且劃分成預定編碼段。連續數個包括於基帶信號之劃分編碼段提供給用於受到預定限制的平行編碼之編碼器。則編接編碼器所產生之編碼流。
於以下說明，用辭”網路”所指的是以能夠致使一裝置傳送資訊至另一裝置之方式來編接至少兩個裝置之配置。經由網路相互通信之該等裝置可以是相互獨立，或構成形成單件設備的內部塊。
而且後續說明中，用辭”通信”所指的是無線或有線作用的配置。該等配置可以實施於一區的有線通信由另一區的無線通信接管的方式而替代地工作。該等配置可以一裝置與另一裝置有線通信之方式進一步工作，而該另一設備仍與其它裝置無線通信。
更者，用辭”編輯裝置”所指的是用於編輯的獨立裝置，或用於實施資訊處理裝置內的編輯處理之塊。
依據以上所概述之本發明的實施例，以預定編碼段為單位配置之基帶信號在連成正確編碼流之前以受到預定限制之方式平行地編碼。
自示範性實施例的以下說明並參照附圖，本發明的更多特徵將更為清楚。
現在將參照附圖說明本發明的較佳實施例。圖1為顯示供作本發明的實施例之編輯裝置1的硬體結構之方塊圖。
編接於北橋12之CPU(中央處理單元)11例如，讀取來自HDD(硬碟驅動器)16之資料，且產生並輸出控制信號與指令以控制CPU20所實施的編輯處理。在CPU11的控制下，編接至PCI(周邊組件互連/介面)匯流排14之北橋12例如，接收來自HDD16的資料，且經由PCI匯流排14及PCI橋17將所收到的資料傳送至記憶體18。北橋12亦編接至記憶體13，且與記憶體13中交換CPU11處理所需之資料。
記憶體13儲存CPU11於實施其處理時的資料。南橋15控制對及自HDD16的資料之寫入及讀取。HDD16儲存未壓縮基帶信號或編碼資料。
PCI橋17控制對及自記憶體18的資料之寫入及讀取，編碼流對解碼器單元22或未壓縮資料對選擇器23的供應，及資料在PCI匯流排14及控制匯流排19上的交換。在PCI橋17的控制下，記憶體18儲存自HDD16檢索之基帶信號或編碼資料與提供自編碼器單元24的編碼資料。
經由北橋12、PCI匯流排14、PCI橋17及控制匯流排19，CPU20依據自CPU11提供的控制信號及指令來控制PCI橋17、解碼器單元22、選擇器23及編碼器單元24所實施的過程。
解碼器單元22包括許多”m”個解碼器31－1至31－m。在CPU20的控制下，解碼器單元22解碼提供自PCI橋17的編碼流，且將解碼資料流傳送至選擇器23。解碼器31－1至31－m包括解碼器單元22可平行操作。
於以下說明中，該”m”個解碼器可分別稱為# 0解碼器31－1、# 1解碼器31－2、# 2解碼器31－3、、# m解碼器31－m。在不需要相互區別解碼器之處，該等解碼器將簡稱為解碼器31。
選擇器23將自PCI橋17或自解碼器單元22所提供之未壓縮基帶信號按年代劃分成各有預定長度的資料單元。將劃分的資料單元提供至包括於編碼器單元24的數個編碼器41－1至41－n。
選擇器23所劃分的資料單元稱為各具有長度的段，該長度稱為”Section_Length(段長度)”。選擇器23供應具有編碼對應於指定段的資料所需的資料的範圍之編碼器單元24。提供至編碼器單元24之基帶信號的這些段可以是各自獨立，或可部分地相互重疊。
在CPU20的控制下，編碼器單元24包括編碼器41－1至41－n，以受到預定限制的方式編碼器自選擇器23所提供之未壓縮基帶，且將編碼資料輸出至PCI橋17。編碼器41－1至41－n可平行操作。平行工作之編碼器41－1至41－n受到限制，使得它們的處理將被正確地執行。將後述該限制細節。
編碼器單元24整體上或各別編碼器41－1至41－n可以是不包括於編輯裝置1的獨立單元。例如，如果將編碼器單元24設為獨立單元，編碼器單元24將接收未壓縮視頻信號的輸入，經由將後述的處理來編碼該信號，且輸出編碼資料。
於後續說明中，”n”個編碼器可分別稱為# 0編碼器41－1、# 1編碼器41－2、# 2編碼器41－3、、# n編碼器41－n。在不需要相互區別解碼器之處，該等編碼器將簡稱為編碼器41。
現將說明編輯裝置1如何工作。
HDD16使用開型GOP系統、內代碼資料流、及來儲存Long－GOP壓縮所壓縮之資料流。CPU11經由操作輸入單元(未顯示)來接收使用者所輸入之操作，基於使用者操作輸入來決定將編碼的資料，且接著決定是否要解碼編碼資料。
CPU11經由北橋12及PCI匯流排14將編碼流或將處理的基帶信號傳送至PCI橋17，且產生指令。如果有解碼或編碼所需之參數，CPU11經由北橋12、PCI匯流排14、PCI橋17及控制匯流排19與所產生的指令一起供應至CPU20。
CPU20控制PCI橋17而將提供的編碼流或基帶信號儲存至記憶體18。如果所提供資料係依據所提供的指令而解碼的編碼流，CPU20控制PCI橋17以將編碼流傳送至解碼器單元22。如果所提供的資料係不會被解碼的基帶信號，則CPU20控制PCI橋17將基帶信號提供至選擇器23。
包括於解碼器單元22之解碼器31－1至31－m可平行操作。如果使用數個解碼器31來解碼一資料流，CPU20控制PCI橋17將編碼流劃分成數段。如果資料流結果是開型GOP系統基於Long－GOP壓縮所獲得之編碼流，則CPU20將資料流段與解碼器用於其解碼的參考圖像框一起傳送至對應解碼器31。
然後，CPU20控制解碼器單元22以實施解碼處理，且將藉由解碼所獲得的未壓縮基帶信號供應至選擇器23。在CPU20的控制下，包括於解碼器單元22之# 0解碼器31－1至# m解碼器31－m將所提供資料解碼成未壓縮基帶信號，該編碼資料被傳送至選擇器23。
依據來自CPU11的指令，CPU20控制選擇器23將所提供基帶信號劃分成數段，且建立數組如平行操作編碼器41的數量的段。將基帶信號所編碼的段提供至預定數量的編碼器41，該等編碼器41構成編碼器單元24的一部分且使用來編碼該等段。在CPU20的控制下，選擇器23將所提供的資料劃分成各有預定長度的段，且建立數組如平行操作編碼器41的數量的段。以藉由該等編碼器41的一者同時編碼對應於任一段組的基帶之此種方式而將編碼各段的基帶信號傳送至編碼器41。
依據來自CPU11的指令，CPU20致使編碼器單元24編碼各別段，且將編碼流提供給PCI橋17。包括於編碼器單元24之編碼器41－1至41－n的部份或全部可平行操作。編碼器單元24的編碼過程受到限制，將後述，使得平行操作的編碼器41－1至41－n所編碼之資料流將連續正確地劃分。
包括於編碼器單元24的編碼器41－1至41－n，設有基帶信號的編碼器以受到該等預定限制的方式而繼續進行編碼在CPU20的控制下所提供的資料。而後將更詳細揭示該限制及編碼過程。各別編碼器41將編碼流傳送至PCI橋17。
依據來自CPU11的指令，CPU20控制PCI橋17調整記憶體18中的位址，該等位址以使用者的操作輸入所指定的順序來儲存編碼流，編碼流對應於編碼器41所提供之段的長度。
尤其，將儲存記憶體18中的編碼流之位址配置成，其長度對應於數個編碼器41經由編碼所產生的段之編碼流被劃分來重新建構段組。該等段組一起依序劃分來重新建構未處理的資料。可能發生以下情況，亦即，指定數個資料流或基帶信號在指定編輯點劃分用於使用者的操作輸入的實例。於該例中，依據來自CPU11的指令，將記憶體18中所儲存位址配置來儲存以在該編輯點劃分該數個資料流或基帶信號之此種方式所涉及之段的長度。換言之，將其長度對應於編碼器單元24所編碼的段之編碼流劃分於記憶體18中。
經由控制的匯流排19、PCI橋17、PCI匯流排14及北橋12，CPU20通知CPU11基於已結束所提供指令的資料處理。接著，CPU11自PCI橋17讀取經由北橋12、PCI匯流排14、及PCI橋17所劃分之編碼流。經由北橋12及南橋15將所檢索資料流儲存至HDD16上，或經由介面輸出至外部裝置未顯示。
圖2為解說圖1的編輯裝置1所處理的主要功能之功能方塊圖。於圖2，以相同參照號碼標示其具有包括於圖1的功能性等效對應物之組件，且省略其重複說明。
編輯裝置1包括：控制塊101、獲取塊102、解碼器單元22、選擇器23、編碼器單元24及儲存/輸出塊103。
控制塊101對應於CPU11及CPU20，且控制編輯裝置1的組件。在控制塊101的控制下，獲取塊102自HDD16或自記憶體18獲取將處理的資料。所獲取的資料，將需要解碼的資料提供至解碼器單元22，且將不解碼的資料提供至選擇器23。獲取塊102可包括HDD16或記憶體18，記憶體18儲存壓縮編碼流或未壓縮基帶信號。替代地，獲取塊102可包括PCI橋17，PCI橋17自HDD16或記憶體18或者自編接至編輯裝置1的另一裝置來獲得壓縮編碼流或未壓縮基帶信號。
包括於解碼器單元22之數個解碼器31將自獲取塊102提供之壓縮視頻材料資料解碼成未壓縮基帶信號，該未壓縮基帶信號被傳輸至選擇器23。在控制塊101的控制下，選擇器23將自解碼器單元22或者自獲取塊102提供的未壓縮基帶信號劃分成段組。包括於相同段組之段被同時傳輸至編碼器單元24。
包括於編碼器單元24之數個編碼器41以受到預定限制的方式在控制塊101的控制下將自選擇器23提供的未壓縮基帶信號編碼成段組。而後將揭示該限制的特定實例。
儲存/輸出塊103儲存或輸出編碼器單元24所產生之編碼流。例如，儲存/輸出塊103可包括HDD16或記憶體18。替代地，獲取塊102可包括PCI橋17，PCI橋17將壓縮編碼流輸出至HDD16或記憶體18或者至編接至編輯裝置1之另一裝置。
更特別地，控制塊101具有圖3所示之功能。
如圖所示，控制塊101被界定有可由CPU11及CPU20來實施的功能。CPU11包括：操作輸入獲取單元131、解碼與編碼段決定單元132、資料流輸出控制單元133、及指令與控制資訊輸出單元134的功能。CPU20包括：資料流獲取控制單元151、指令與控制資訊獲取單元152、解碼控制單元153、編碼控制單元154及資料流劃分控制單元155。
為回應使用者操作輸入，操作輸入獲取單元131獲得關於將編碼資料之資訊，例如，關於將編碼的輸入資料是否具有壓縮編碼流格式或具有未壓縮基帶信號格式以及有多少GOP的資料將被編碼之資訊。將所獲得資訊傳送至解碼與編碼段決定單元132或至資料流輸出控制單元133。
基於自操作輸入獲取單元131所提供之資訊，解碼與編碼段決定單元132在將由編碼器單元24所編碼之資料的段作決定，決定是否應繼續解碼將編碼的資料，且在編碼過程所需之參數及初始值上作決定。將所決定內容提供至指令與控制資訊輸出單元134及資料流輸出控制單元133。
基於來自操作輸入獲取單元131及來自解碼與編碼段決定單元132之資訊，於設定來編碼需要被解碼的段之例子，資料流輸出控制單元133控制獲取塊102以輸出針對解碼器單元22所述之段的資料。另一方面，於設定來編碼不需解碼的段之例子，資料流輸出控制單元133控制獲取塊102以輸出針對選擇器23所述之段的資料。依據來自操作輸入獲取單元131之資訊，資料流輸出控制單元133以指定來實施包括編輯資料流的使用者指定過程之控制信號而供應資料流獲取控制單元151。
基於來自解碼與編碼段決定單元132之資訊，指令與控制資訊輸出單元134以各種參數而供應指令與控制資訊獲取單元152來控制編碼流的編碼、解碼、及劃分的過程。
依據來自資料流輸出控制單元133之控制信號，資料流獲取控制單元151控制獲取塊102以獲得壓縮編碼流或未壓縮基帶信號，且確定將設定來編碼然後解碼之這些資料段輸出至解碼器單元22，以及不解碼的這些段傳送至選擇器23。更者，資料流獲取控制單元151年序地控制選擇器23以將未壓呀基帶信號劃分成各具有預定長度的段，且將劃分段供應至編碼器單元24。
自指令與控制資訊輸出單元134，指令與控制資訊獲取單元152獲得解碼及編碼流所需之各種參數。將所獲得的參數提供給解碼控制單元153及編碼控制單元154。
基於自指令與控制資訊獲取單元152提供之參數，解碼控制單元153控制解碼器單元22於解碼過程。
依據來自指令與控制資訊獲取單元152之參數，編碼控制單元154以受到預定限制的方式控制編碼器單元24來實施編碼過程。
資料流劃分控制單元155控制儲存/輸出塊103來劃分及輸出已被編碼器單元24編碼之資料流。
雖然圖3顯示CPU11及CPU20分開實施的功能，這不限於本發明。替代地，控制塊101中可藉由單一CPU或藉由三個或多個CPU予以實施這些功能。
現將參照圖4的流程圖說明CPU11所實施之處理。
於步驟S1，CPU11(操作輸入獲取單元131)自操作操作輸入單元(未顯示)的使用者接收指令以執行處理。例如，該處理可包括編碼存於HDD16之基帶信號、將存於HDD16之內代碼資料流轉換成Long－GOP編碼流、或在預定編輯點劃分存於HDD16之編碼流或基帶信號。
於步驟S2，CPU11(解碼與編碼段決定單元132)依據使用者操作輸入決定將解碼及編碼的段。CPU11(指令與控制資訊輸出單元134)基於使用者操作輸入產生指令以實施該處理，且經由北橋12、PCI匯流排14、PCI橋17及控制匯流排19將所產生指令輸出至CPU20。
於步驟S3，CPU11(資料流輸出控制單元133)控制將處理的資料的輸出。更特別地，CPU11經由北橋12及PCI匯流排14將處理的編碼流或基帶信號輸出至PCI橋17。
於步驟S4，CPU11自CPU20接收基於所提供指令之資料的處理已結束之通知。接著，CPU11經由北橋12、PCI匯流排14、及PCI橋17讀取來自記憶體18之所劃分編碼流之資料的處理。CPU11繼續進行控制所處理資料至HDD16的儲存，且結束該處理。
於以上所述的步驟，CPU11首先接收使用者操作輸入以實施處理，產生指令以實施基於使用者輸入之處理，且將該指令傳送至CPU20。將存於HDD16之目標資料提供給PCI橋17，且在CPU20的控制下轉換成依序存於HDD16的編碼流。
現將參照圖5的流程圖說明CPU20所實施之處理。
於步驟S21，CPU20(指令與控制資訊獲取單元152)經由北橋12、PCI匯流排14、PCI橋17及控制匯流排19接收來自CPU11的指令。CPU20(資料流獲取控制單元151)控制PCI橋17以將提供的編碼流或基帶信號儲存至記憶體18。
於步驟S22，基於所提供指令，CPU20(指令與控制資訊獲取單元152)決定將處理的資料是否需要解碼。
如果步驟S22，決定將所處理的資料傳送至解碼器，則步驟前進至步驟S23。於步驟S23，CPU20(資料流獲取控制單元151)控制PCI橋17以將所處理的資料(亦即，編碼流)提供給解碼器單元22。然後，CPU20(解碼控制單元153)控制解碼器單元22以將編碼流解碼成未壓縮基帶信號。將未壓縮基帶信號傳送至選擇器23。步驟S25接在步驟S23之後。
如果於步驟S22，未決定需要將所處理的資料提供給解碼器，則步驟前進至S24。於步驟S24，CPU20(資料流獲取控制單元151)控制PCI橋17以將所處理的資料提供(亦即，基帶信號)給選擇器23。步驟S25接著步驟S24。
在步驟S23或S24的完成之時，CPU20(編碼控制單元154)前進至步驟S25，且基於來自CPU11的指令控制選擇器23以將所提供基帶信號劃分成如平行操作編碼器41的數量之許多段組。將用於編碼每一段的基帶信號傳送至編碼器單元24中的預定數量的編碼器41。
於步驟S26，基於來自CPU11的指令，CPU20(編碼控制單元154)基於預定限制來控制編碼器單元24以編碼各別段，且將各別編碼流提供給PCI橋17。
於步驟S27，依據來自CPU11的指令，CPU20(資料流劃分控制單元155)控制PCI橋17以調整記憶體18中的位址，以使用者操作輸入所指定的順序將編碼流儲存於記憶體18，將使得自編碼器41提供之對應段長度的編碼流正確地儲存及劃分於記憶體18。
於步驟S28，經由控制匯流排19、PCI橋17、PCI匯流排14及北橋12，通知CPU11基於所提供的指令之資料的處理已結束。該處理然後被結束。
於基於來自CPU11的指令之以上步驟，CPU20控制PCI橋17、解碼器單元22、選擇器23及編碼器單元24以實施它們各別處理。例如，該等處理可包括編碼存於HDD16之基帶信號、將存於HDD16的內代碼資料流轉換成Long－GOP編碼流、及在預定編輯點劃分存於HDD16之編碼流或基帶信號。
如上述，編碼器單元24包括數個編碼器41。每一編碼器41接收來自選擇器23之未壓縮基帶信號，且將所提供基帶信號編碼成編碼流，該編碼流被傳送至PCI橋17。在CPU20的控制下，寫入傳送至PCI橋17之各具短長度的編碼流以適當建立將劃分於記憶體18中之位址。
於編碼器單元24，數個編碼器41平行編碼所劃分的資料段。將自平行編碼導出之一段接一段的編碼流寫入用於編接之記憶體18中的適當位址。編碼過程需要依據預定限制來實施，以使所編接資料流將在不同條件下於連續性方面保持一致。
例如，建議三種將限制加在編碼過程上之方法。第一方法包括以用於劃分目標資料所需的段之起始GOP為封閉型GOP之方式來限制編碼過程。第二方法限制編碼過程，以使以不同於第一方法的方式將目標資料劃分成段，其中用於該等段的起始GOP不是封閉型GOP。第三方法包括限制編碼過程以使將目標資料劃分成段之始GOP不是封閉型GOP，以如第二方法的相同方式將目標資料劃分成段，將傳送至編碼器41之資料的範圍不同於地二方法的範圍，且目標資料的一部分係預編碼。
自選擇器23提供之未壓縮基帶信號至編碼器單元24可以是解碼器單元22經由解碼所產生的未壓縮基帶信號或自PCI橋17直接傳送至選擇器23的未壓縮基帶信號。亦即，具有至少圖6所示的組件之編輯裝置1可行，為了完成實施編碼過程之第一、第二及第三方法的任一者。
在控制塊101的控制下，選擇器23將獲取塊102提供之未壓縮基帶信號年序地劃分成各具預定長度的段。將用於編碼每一段之基帶信號提供至包括於編碼器單元24之數個編碼器41－1至41－1n。
在控制塊101的控制下，接收來自選擇器23的基帶信號且包括於編碼器單元24之這些編碼器41－1至41－1n於受到預定限制的方式平行地編碼所提供基帶信號，如而後參照圖7至27所述。將平行編碼基帶信號輸出至儲存/輸出塊103。
現將參照圖7至9說明依據第一方法加在編碼過程上之限制。
首先參照圖7說明如何劃分及編接資料。圖7顯示平行地編碼四段輸入資料之實例。
選擇器23將基帶信號分成數段以使每一段長度(Section_Length)變成編碼所產生的每一GOP長度(GOP_Length)的整數倍之方式將基帶信號劃分成段。例如，如果編碼器41所產生的編碼流構成之每一GOP的長度係15框(亦即，最常使用長度)，則該Section_Length相當於15框的整數倍。
數個由編碼器單元24平行編碼的段形成段組(Section_Group)。如果平行編碼之四段如圖7所示，則段組包括段0至3，另一段組包括段4至7等等。
輸入至# 0編碼器41－1至# 3編碼器41－4的每一者之基帶信號係其範圍相當於可應用於所述編碼的段之基帶信號。輸入至# 0編碼器41－1至# 3編碼器41－4之資料係自一段至另一段地改變。更特別地，如果”Num Of Encoder”表示平行操作編碼器的數量，則和段一樣多之自材料資料的開始起算的”Num Of Encoder”，亦即，數個構成單一段組之段，同時輸入至編碼器41－1至41－4。
例如，如圖7所示，段0、4、8、、可提供至# 0編碼器41－1；段1、5、9、、提供至# 1編碼器41－2；段2、6、10、、提供至# 2編碼器41－3；段3、7、11、、提供至# 3編碼器41－4。只要將構成相同段組的段連續地傳送至各別編碼器41，可採用提供段至編碼器的任何其它方式。例如，段0、7、8、、可提供至# 0編碼器41－1；段1、6、9、、提供至# 1編碼器41－2；段2、5、10、、提供至# 2編碼器41－3；及段3、4、11、、提供至# 3編碼器41－4。作為另一選擇，段0、5、11、、可提供至# 0編碼器41－1；段2、4、9、、提供至# 1編碼器41－2；段1、7、10、、提供至# 2編碼器41－3；及段3、6、8、、提供至# 3編碼器41－4。
在控制塊101(CPU20)的控制下，# 0編碼器41－1至# 3編碼器41－4依據預定限制平行地編碼所提供基帶信號。編碼流可被輸出至PCI橋17。
例如，假設段0、4、8、、提供至# 0編碼器41－1；段1、5、9、、提供至# 1編碼器41－2；段2、6、10、、提供至# 2編碼器41－3；及段3、7、11、、提供至# 3編碼器41－4。於此種例子，構成第一段組的輸入資料之段0至3提供至# 0編碼器41－1至# 3編碼器41－4且分別被# 0編碼器41－1至# 3編碼器41－4編碼；對應於段0至3之編碼流輸出至PCI橋17。構成第二段組的輸入資料之段4至7然後提供至# 0編碼器41－1至# 3編碼器41－4且分別被# 0編碼器41－1至# 3編碼器41－4編碼；對應於段4至7之編碼流亦輸出至PCI橋17。
PCI橋17以該等段配置的順序將# 0編碼器41－1至# 3編碼器41－4提供之一段接一段的編碼流寫入至記憶體18中的適合位址。
例如，假設段0、4、8、、提供至# 0編碼器41－1；段1、5、9、、提供至# 1編碼器41－2；段2、6、10、、提供至# 2編碼器41－3；及段3、7、11、、提供至# 3編碼器41－4。於該例子，# 0編碼器41－1至# 3編碼器41－4首先編碼構成第一段組的段，且經由PCI橋17將編碼段0至3供應至記憶體18。於記憶體18中，段0至3寫入位址使得以其段號的遞增順序編接該等段。然後，# 0編碼器41－1至# 3編碼器41－4編碼構成第二段組的段，且經由PCI橋17將編碼段4至7供應至記憶體18。於記憶體18中，段4至7寫入位址以使段亦以其段號的遞增順序編接該等段。以使方式，如圖7所示，構成每一段組之段寫入且以段號的遞增順序編接於記憶體18中。
在第一方法下的第一限制包括決定資料的段以使它們的邊界與GOP的邊界重疊，使得自各別編碼段導出之資料流在編接一起時構成單一連續的資料流，實施編碼使得至少含有編碼起始點的起始GOP為封閉型GOP，每一編碼器41在該編碼起始點起始其編碼。依據第一限制，所包括段之間將沒有預測關係。
在第一方法下之第二限制包括將序列標題家至供作每一編碼器41的編碼起始點之GOP的頭。此容許Q_Matrix為每一段重設，使得所述的段免於被編碼的任何其它段的效應。
在第一方法下之第三限制包括預先決定在段的開始之VBV緩衝佔用，亦即，在每一編碼器41之指定段的編碼起始點之VBV緩衝佔用，以及控制所產生代碼量以使在每一編碼器41之指定段的編碼起始點之VBV緩衝佔用等於在下一段的編碼起始點之VBV緩衝佔用。
亦即，編碼過程被控制以使，如果”Occupancy_Start_x”表示在段”x”的開始之VBV緩衝佔用以及”Occupancy_End_x”表示在段”x”的結束之VBV緩衝佔用，則”Occupancy_End_x”將等於”Occupancy_Start_x＋1”。在此限制下，各別編碼流在後來編接一起時恢復其在VBV緩衝佔用的方面之連續性。
例如，如圖8所示，”Occupancy_Start_Sec 0”指示將參考符號”a”預定作為在最後編接編碼流的開始之VBV緩衝佔用。在段0、1、2及3分別地以# 0編碼器41－1、# 1編碼器41－2、# 2編碼器41－3及# 3編碼器41－4編碼之前，決定由參考符號”c””e”及”g”指示的”Occupancy_Start_Sec 0”、”Occupancy_Start_Sec 1”、”Occupancy_Start_Sec 2”及”Occupancy_Start_Sec 3”。如何決定在每一段的開始之佔用係任意的。例如，如果每一段之編碼的難度程度是已知的，則可依據難度位準來決定佔用的值。如果編碼的難度程度是未知的，則”Occupancy_Start_Sec 1”、”Occupancy_Start_Sec 1”、”Occupancy_Start_Sec 2”及”Occupancy_Start_Sec 3”都可被指定如在起始點的”Occupancy_Start_Sec 0”之相同值。
然後，假設將VBV緩衝佔用的初始值設定在由參考符號”a”指示的”Occupancy_Start_Sec 0”以及在由參考符號”b”指示的結束點之VBV緩衝佔用的值等於如下一段的開始之VBV緩衝佔用的初始值之”Occupancy_Start_Sec 1”，# 0編碼器41－1編碼段0。假設將VBV緩衝佔用的初始值設定在由參考符號”c”指示的”Occupancy_Start_Sec 1”以及在由參考符號”d”指示的結束點之VBV緩衝佔用的值等於如下一段的開始之VBV緩衝佔用的初始值之”Occupancy_Start_Sec 2”，# 1編碼器41－2編碼段1。
同樣地，假設將VBV緩衝佔用的初始值設定在由參考符號”e”指示的”Occupancy_Start_Sec 2”以及在由參考符號”f”指示的結束點之VBV緩衝佔用的值等於如下一段的開始之VBV緩衝佔用的初始值之”Occupancy_Start_Sec 3”，# 2編碼器41－3編碼段2。假設將VBV緩衝佔用的初始值設定在由參考符號”g”指示的”Occupancy_Start_Sec 3”，# 3編碼器41－4編碼段3。在編碼過程的結束，代表在由參考符號”h”指示的結束點之VBV緩衝佔用的值之”Occupancy_Start_Sec 4”變成在起始段的開始之VBV緩衝佔用的初始值。亦即，在編碼下一段組的時候，假設將VBV緩衝佔用的初始值設定在”Occupancy_Start_Sec 4”，# 0編碼器41－1編碼段4。
如上述自編碼過程導出之編碼流在CPU20的控制下編接於記憶體18中。
只要以上述方式來控制所產生代碼量，編碼流在後續編接一起時恢復它們在VBV緩衝佔用的方面之連續性。編碼流因此符合MPEG標準。
以下參照圖9的流程圖來說明稱為相當於以上第一方法的編輯裝置1之編碼過程的第一實例。
於步驟S41，資料流獲取控制單元151決定出自包括於編碼器單元24的編碼器41使用於平行編碼之編碼器41的數量。資料流獲取控制單元151然後決定在何處劃分輸入至編碼器41的資料，亦即，在以上參照圖7所述之段及段組作決定。
於步驟S42，資料流獲取控制單元151獲得如使用中的編碼器41的數量之許多段輸入資料，所獲得資料構成一段組。
於步驟S43，編碼控制單元154決定用於以段的邊界與GOP的邊界重疊之此種方式編碼的輸入資料之圖像類型。
於步驟S44，資料流獲取控制單元151決定將每一段資料輸入至其中之編碼器41。
於步驟S45，如以上參照圖8說明，如果即時處理的段組位在將處理的資料的開始，則編碼控制單元154建立如在該組中的起始段的起始點之VBV緩衝佔用的值之預定值。如果即將處理的段組不在將處理之資料的開始，則編碼控制單元154致使在該組中之起始段的起始點之VBV緩衝佔用承受在前一段組中之結束段的結束點之VBV緩衝佔用的值，且適當地決定在該組中除了起始段之外之每一段的起始點之VBV緩衝佔用的值。
決定在指定段組中除了起始段外的每一段的開始的佔用之方式係任意的。例如，如果每一段編碼的困難程度是已知，可依據難度位準來決定佔用值。如果解碼的困難程度係未知，則”Occupancy_Start_Sec 1”、”Occupancy_Start_Sec 2”及”Occupancy_Start_Sec 3”都可給定如在起始點的”Occupancy_Start_Sec 0”之相同值。
於步驟S46，如以上參照圖8說明，編碼控制單元154在將處理之用於該段組中除了結束段外的段之VBV緩衝佔用的最後值上來決定作為在下一段的起始點之VBV緩衝佔用的值。
於步驟S47，資料流獲取控制單元151控制選擇器23以將平行編碼的資料供應至編碼器單元24中對應於該資料之編碼器41。編碼控制單元154分別控制編碼器單元24中的對應編碼器41以與上述第一方法的三個限制一致地編碼所提供的段。
亦即，與第一限制一致，決定該等段以使它們邊界與GOP的邊界重疊，以使自各別編碼段導出之資料流在編接一起時構成單一連續資料流，實施編碼以使含有每一編碼器41的編碼起始點之GOP為封閉型的GOP。依據第二限制，以加至作為每一編碼器41的編碼起始點之GOP的頭之序列標頭來實施編碼過程。依據第三限制，藉由以下操作實施編碼過程，預先決定在段的開始之VBV緩衝佔用，亦即，在每一編碼器41的指定段的編碼起始點之VBV緩衝佔用，以及控制所產生的代碼量以使在每一編碼器41的指定段的編碼結束點之VBV緩衝佔用變成等於在下一段的編碼起始點之VBV緩衝佔用。
於步驟S48，編碼控制單元154暫存剛編碼段組中之結束段的VBV佔用的最後值以使用於下一編碼過程。
於步驟S49，資料流劃分控制單元155控制記憶體18中的位址，將自編碼器單元24上傳至PCI橋17之編碼流寫至記憶體18，以編接如平行操作編碼的數量之許多段的編碼器輸出資料，亦即，編接其身度符合上述的段之編碼流。
於步驟S50，編碼控制單元154檢查以決定編碼過程是否準備結束。如果未發現編碼過程準備結束，控制回到步驟S41且重複後續步驟。如果於步驟S50找到編碼過程準備結束，則編碼過程1結束。
當實施以上步驟時，自該等段之間去除預先關係，且重設每一段的Q－Matrix使得問題段免於被編碼之任何其它段的功效。以自一段承受另一段之VBV緩衝佔用，可將自數個編碼器41的平行編碼導出之編碼流編接成記憶體18中之一致編碼流。
當平行使用數個編碼器41來編碼數段資料時，這些編碼器可取代用於高速處理之昂貴編碼器。當實施Long－GOP結構的高速編碼過程時，該等編碼器41結合以提供遠超過其各別能力之產能。
現將參照圖10至19說明第二方法。
雖然前述第一方法包括以供作封閉型GOP之指定資料單元的起始GOP來實施編碼過程，第二方法未強加封閉型GOP限制。在第二方法下，以受到其它限制的方式來執行編碼過程。
以下參照圖10至12解說，自參考圖像的觀點來看，鑑於未受到封閉型GOP限制的段如何關聯於實際輸入至各別編碼器41之資料，第二方法如何發生。雖然有助於產生第二方法，後續敘述將討論最後不適用於第二方法之配置。
於圖10，”Section_Closed”表示在第一方法下的段。現假設，選擇器23以相同方式如第一方法下將基帶信號劃分成段，使得它們”Section_Length”變成編碼過程所產生的每一GOP長度(GOP_Length)的整體倍數。於此例中，如果未加強封閉型GOP限制，編碼過程將需要前一GOP的P圖像作為用於在目前GOP的開始之二B圖像之參照圖像。為此理由，除了整個編碼過程的起始段外，亦即，除了不具有前一框的段0外，每一”Section_Closed”在傳送至對應編碼器41時設有前一段的最後圖像。於圖10，每一”Section_x_input”表示將提供至各別編碼器之資料段。如圖10中的重疊1、2、3、4所示，對應於每一段之”Section_x_input”與對應於前一與後一段的每一者的”Section_x_input”重疊一圖像。
因此實施編碼過程以使段參考GOP的邊界來決定，提供至每一編碼器41之資料的起始點來在前一段中之GOP的最後圖像之前，以及提供至每一編碼器41之資料的結束點與目前段中之GOP的結束點重疊。於此種例中，以如供作用於決定”Section_x_input”的參考之”Section_Closed”中之GOP的圖像類型之相同方式來決定該等段的圖像類型。
因此，以編碼順序，作為用於編碼接在最先I－圖像之後的二B－圖像的參考圖像之前一GOP的P－圖像一直傳送至編碼器41。每一”Section_x_input”的最先P－圖像僅使用作為每一編碼器41之參考圖像；所編碼”Section_x_input”的最先P－圖像未被輸出。
以下參照圖11及12說明四個段如何例如，在如上述劃分之後平行編碼。於圖11，兩個段塊(亦即，段0至7)顯示為將輸入至# 0編碼器41－1至# 3編碼器41－4之資料(每一”Section_x_input”)。如上述，每一”Section_x_input”的最先P－圖像使用作為對應編碼器的參考圖像；每一所編碼”Section_x_input”的最先P－圖像未被輸出。於圖11，”Section_open_x”表示將輸出的每一段，”Section_open_x”係相同如圖10中的”Section_Closed”。
這裡假設，於如在第一方法下的相同方式決定輸入每一段之編碼器41。亦假設，同樣地強加在第一方法之第二及第三限制。
除了段0外，段1至7具有在每一段的開始之敞開GOP。為此理由，參照目前段外側之圖像編碼每一段的開始之二B－圖像，亦即，參照在該段之前的P－圖像。於段1至7的每一者，除了段0外，未包括於”Section_open_x”之最先P－圖像僅使用作為用於編碼確定GOP的前二B－圖像之參考圖像。
將各以段圖10中的”Section_x_input”指示以顯示順序輸入至# 0編碼器41－1至# 3編碼器41－4。然後將所輸入段在編碼之前重新配置成編碼順序。
如圖12所示，在由# 1編碼器41－2所編碼之段的開始由參照文字α指示前二B－圖像參照兩個圖像來編碼：最後段的最後GOP中由參照文字β指示之最後P－圖像、及目前GOP中由參照文字γ指示之最先I－圖像。然而，當在段的開始由參照文字α指示之二B－圖像被編碼時，參照文字β指示之P－圖像仍必須由# 0編碼器41－1來編碼。因此，由參照文字β ’指示之P－圖像，當參照文字β指示之P－圖像時，被提供至# 1編碼器41－2使用作為參考圖像。
而且，在由單編碼器而傳統地編碼的連續資料之處以及在圖12中由參照文字β指示之P－圖像之處將被使用作為參考圖像，實際使用的圖像係編碼然後解碼之圖像。換言之，如果在段的開始由參照文字α指示之二B－圖像未劃分成段，使用自編碼器內再次解碼的編碼P－圖像導出之失真圖像來編碼它們。編碼然後解碼用於編碼器內側的參照目的之圖像稱為局部解碼圖像。
同樣地，圖12中由參照文字β ’指示之P－圖像將被使用作為參考圖像，藉由一旦編碼然後解碼適當圖像所獲得之局部解碼圖像。如果想要藉由參照文字β指示之P－圖像與由參照文字β ’指示之P－圖像兩者以具有使用作為參考圖像之相同局部解碼圖像，編碼過程需要在相同編碼條件下進行。為了在相同條件下編碼每一P－圖像(圖像類型)，這是需要在如可應用於# 0編碼器41－1的相同條件下使用# 1編碼器41－2來編碼前一I－圖像及後一P－圖像。於此例中，這是極難配對該兩個編碼器間之編碼條件。如果被採用，這些配置將是非常沒效率的。
其可替代地試著將參照文字β ’指示之P－圖像視為I－圖像來實施編碼過程。然而，此將產生極可能在解碼時引起圖像品質的劣化之不同局部解碼圖像。
如上述，將資料劃分成段以使自一段至另一段轉移至解碼器作為參考圖像之圖像係P－圖像，這是極易導致圖像品質的劣化之無效且不當方法。依據替代方法，可將資料劃分成段以使自一段至另一段傳送至編碼器作為參考圖像之圖像係I－圖像。
I－圖像是使用其本身資訊無需參照任何其它圖像而編碼之圖像。如果使用相同編碼器，所有I－圖像的編碼演算可視為相同。因此，如果初始參數係相同，編碼過程的結果被預期是相同。在第二方法下，將自一段至另一段傳送至解碼器作為參考圖像之每一圖像配置為I－圖像。將用於編碼該圖像之初始參數控制為相同，藉此，有關的不同編碼器之局部解碼圖像保持相同。
以下參照圖13說明依據第二方法以及輸入至編碼器41的圖像將資料劃分成段。
於圖13，每一”Section_Closed”代表依據第一方法之段。在第二方法下，選擇器23決定何處將資料劃分成段，以使所劃分的段它們的邊界在第一方法下自段”Section_Cloded”的邊界暫時向後移位間隔M(M＝3用於典型15圖像MPEG Long GOP結構)，GOP中使間隔M為I－圖像與下一為I－圖像分開或P－圖像自下一P－圖像分開。整個編碼過程的起始段，亦即，不具前一框之段0，被以如段”Section_Closed”的相同圖像結構而編碼，最後段單獨向後移位間隔M。於圖13，每一”Section_open_x”代表依據第二方法劃分的段。
依據第二方法，段及圖像類型間的關係被建立，以使在第二方法下之段”Section_open”間的每一邊界落在每一GOP的最先BBI及後二B圖像。
為了編碼指定段的最先不完整GOP中之圖像(亦即，減去最先BBI)，需要使用前一段的最後I圖像作為參考圖像。因此，除了整個編碼過程的起始段外，亦即，除了不具前一相之段0，每一段”Section_open_x”在傳送至編碼器41時設有前一段(亦即，I－圖像)的最後圖像作為參考圖像。圖13，”Section_x_input”代表提供至每一編碼器之資料部。如圖13中重疊1、2、3、4所示，對應於每一段之”Section_x_input”與對應於前一與後一段的每一者之”Section_x_input”重疊成一圖像。將每一段組設定具有如編碼器41所使用的數量之許多段。將代表每一段”Section_x_input”之基帶信號的範圍提供至可應用編碼器41，以平行編碼構成每一段組之段。決定代表每一段”Section_x_input”之基帶信號的範圍之方式及指定基帶信號的範圍之可應用編碼器41係相同如在第一方法下。
依據第二方法，如上述，以相對於GOP的邊界向後移位間隔M之方式來決定段。將提供至編碼器41之資料的起始點，配置成來在前一段的最後圖像之前，及將提供至編碼器41之資料的編碼點設定成與目前段的結束點重疊。
因此，以編碼順序，作為用於編碼該段的前二B－圖像的參考圖像之前一段的I－圖像一直傳送至編碼器41。單獨使用每一”Section_x_input”的最先I－圖像作為每一編碼器41的參考圖像；所編碼的”Section_x_input”的最先I－圖像未被輸出。以下參照圖14及15之說明四段如何例如，依據第二方法平行編碼。
圖14中，將兩個段方塊(亦即，段0至7)顯示作為輸入至# 0編碼器41－1至# 3編碼器41－4之資料(每一”Section_x_input”)。如上述，使用段1至7”Section_x_input”的每一者的最先I－圖像作為對應編碼器的參考圖像；每一編碼”Section_x_input”的最先I－圖像未被輸出。圖14中的段”Section_open_x”被輸出。
於段1至7的每一者中，除了段0外，參照目前段外側的圖像編碼之前二B－圖像，亦即，參照該段之前的I－圖像。於段1至7的每一者中，除了段0外，單獨使用未包括於”Section_open_x”的最先I－圖像作為用於編碼該段的前二B－圖像之參考圖像。
以顯示順序將圖13中之”Section_x_input”指示之每一段輸入至# 0編碼器41－1至# 3編碼器41－4。然後在編碼之前將所輸入段重新配置成編碼順序。
例如，參照前一段的最後I－圖像及相同段的最先P－圖像所解碼之# 1編碼器41－2編碼之段的前兩B－圖像。然而，當編碼該段的前兩B－圖像時，最後I－圖像仍必須由# 0編碼器41－1所編碼。因此，如將前往# 0編碼器41－1之段的最後I－圖像之相同I－圖像提供至# 1編碼器41－2作為參考圖像，如圖15所示。
以上所述為作為其它段中將成為編碼參考圖像的圖像單元之段的邊界之敞開結構。將每一段”Section_x_input”的最先圖像編碼為I－圖像，然後轉成使用作為用於編碼對應段的基帶信號之局部解碼圖像。正確地配置用於將I－圖像編碼為參考圖像之條件以符合用於編碼前一段的I－圖像之條件。明顯地，自用於編碼前一段組的最後段中的相同圖像之條件而承受用於編碼每一段組的起始段中的參考圖像之條件。通常決定用於除了參考圖像外的圖像之編碼條件。
如果# 0編碼器41－1至# n－1編碼器41－n係功能性相同編碼器，它們使用相同演算實施編碼過程。於此種例，預先決定用於編碼該兩個I－圖像之初始參數。例如，如果實施速率控制來決定螢幕內的Q比例以使用TM5的”步驟2”，則分配給圖像之位元及用於最先巨塊的Q比例可保持相同。此確定編碼的相同結果。
實際上，編碼段1至7以使I－圖像的局部解碼圖像首先產生為使用來開始編碼該段的最先P－圖像之參考圖像，利用I－圖像及P－圖像編碼前兩B－圖像。
以在適當位置之以上配置，可藉由數個編碼器41平行編碼具有其間的預定關係之段。實施編碼過程而不需實施用於準備參考圖像之複雜過程或產生伴隨圖像品質的劣化之局部解碼圖像。
依據第二方法，如上所述，編碼過程受到另三種限制、第四、第五及第六限制。第四限制包括決定在何處將資料劃分成段，以使所劃分的段它們的邊界在第一方法下自段”Section_Closed”的邊界暫時向後移位間隔M(M＝3用於典型15圖像MPEG Long GOP結構)，GOP中使間隔M為I－圖像與下一為I－圖像分開或P－圖像自下一P－圖像分開。第五限制包括實施編碼過程，以使除了整個編碼過程的起始段外，亦即，除了不具前一框之段0外，當傳送至編碼器41時，每一段”Section_open_x”設有前一段(亦即，I－圖像)的最後圖像作為參考圖像。第六限制包括控制用於正確地編碼作為參考圖像的I－圖像之條件以符合用於編碼前段的相同I－圖像之條件。
在第二方法下，以如在第一方法下的相同方式決定供應每一段之編碼器41。
更者，依據第二方法，第三限制及實質上相同於在第一方法下的第二限制之限制亦加在編碼過程。
亦即，如以上參照圖8所述，控制編碼過程以使對應指定編碼器41之每一段的編碼起始點，亦即，在段的開始之P－圖像的VBV緩衝佔用被預先決定，以及在對應於指定編碼器41的每一段的編碼結束點之VBV緩衝佔用等於在下一段的編碼開始點之VBV緩衝佔用。換言之，後者條件為，如果”Occupancy_Start_x”代表段x的開始VBV緩衝佔用且如果”Occupancy_End_x”代表段x的結束VBV緩衝佔用，則”Occupancy_End_x”等於”Occupancy_Start_x＋1”。各別編碼流在後來編接一起時然後可在VBV緩衝佔用的方面恢復它們連續性。
量化矩陣擴充被加至每一段的開始，亦即，加至領先編碼器41產生之編碼流的每一者之P－圖像。如果序列標頭在第一方法下加至I－圖像以重設每一段的Q－Matrix，第二方法包括將量化矩陣擴充加至每一段的開始以重設每一段的Q－Matrix。以每一段重設之Q－Matrix，每一段免於所編碼之任何其它段的功效。
自編碼過程導出之編碼流在CPU20的控制下於記憶體18中編接一起。
以下參照圖16的流程圖說明稱為對應於以上第二方法的編碼過程2之編碼過程的第二實例。
於步驟S81，資料流獲取控制單元151決定出自包括於編碼器單元24的編碼器使用於平行編碼之編碼器41的數量。資料流獲取控制單元151然後決定何處劃分將輸入至編碼器41的資料，亦即，決定在以上參照圖13至15所述的段及段組。
於步驟S82，資料流獲取控制單元151獲得作為使用中編碼器41的數量之輸入資料的許多段。
於步驟S83，編碼控制單元154決定將編碼輸入資料之圖像類型使得該等段將使它們邊界自GOP的邊界暫時地向後移位間隔M(例如，每一邊界落在每一GOP的最先BBI及典型15圖像Long－GOP結構中的後二B圖像之間)，GOP中間隔M使I－圖像與下一I－圖像或使P－圖像與下一P－圖像分開。
於步驟S84，資料流獲取控制單元151決定輸入每一資料段之編碼器41。
於步驟S85，編碼控制單元154自用於編碼前一段的相同圖像之條件承受用於編碼對應於在每一段的開始輸入的I－圖像的參考圖像之條件，且決定正常地用於其它段的編碼條件。明顯地，自用於編碼前一段組的結束段中的相同圖像之條件，承受用於編碼指定段組的起始段的參考圖像之條件。
於步驟S86，如以上參照圖8所示，如果即將處理之段組位在將處理資料的開始，則編碼控制單元154建立預定值作為在該組中之開始段的開始點之VBV緩衝佔用的值。如果將處理之段組不在將處理資料的開始，則編碼控制單元154致使在該組中的開始段的起始點之VBV緩衝佔用承受在前一段組中之結束段的結束點之VBV緩衝佔用的值，且適當決定在除了該組中的起始段外之每一段的起始點之VBV緩衝佔用的值。
於步驟S87，如以上參照圖8所述，編碼控制單元154決定在將處理的段組中除了結束段外之每一段的VBV緩衝佔用的最後值作為在下一段的起始點之VBV緩衝佔用的值。
於步驟S88，實施將參照圖17至19後述之段編碼過程1。
於步驟S89，編碼控制單元154暫時地儲存剛編碼的段組中之結束段的VBV佔用的最後值以使用來編碼下一段組。
於步驟S90，編碼控制單元154暫時儲存用於編碼剛編碼的段組中之結束段的I－圖像之條件以使用來編碼下一段組。
於步驟S91，資料流劃分控制單元155控制記憶體18中之位址，自編碼器單元24傳送至PCI橋17之所編碼流寫入記憶體18，以使編接如平行操作編碼的數量之許多段的編碼器輸出資料，亦即，編接對應於有關段之長度的編碼流。
於步驟S92，編碼控制單元154檢查以決定編碼過程是否為準備結束。如果編碼過程未被發現為準備結束，控制回到步驟S81且後續步驟被重複。如果編碼過程被發現為準備結束於步驟S92，然後編碼過程2結束。
當實施以上步驟時，即使預期關係仍存在段之間，可將I－圖像準備作為參考圖像而不會引起圖像品質的劣化，使得每一段免於所編碼任何其它段的功效。以自一段傳送至另一段之VBV緩衝佔用，由數個編碼器41平行產生之編碼流後續編接於記憶體18中以保持其一致性。
如上述，將數個編碼器41配置成平行操作以高速執行它們編碼過程於Long GOP結構中。
在第二方法下，將指定段的起始GOP配置成不是封閉型GOP，而是敞開GOP。此使其可能防止圖像品質於編碼期間的劣化比第一方法更好。
以下參照圖17至19的流程圖來說明實施於圖16的步驟S88之段編碼過程1。
藉由各別控制有關的數個編碼器41之編碼控制單元154來實施段編碼過程1。
於步驟S121，編碼控制單元154檢查以決定由指定編碼器41所編碼的指定圖像是否為起始段中的圖像。於步驟S121，如果所述的圖像被發現為起始段中的圖像，然後過程前進至步驟S147，將後述。
於步驟S121，如果所述圖像未被發現為起始圖像中的圖像，然後前進至步驟S122。於步驟S122中，編碼控制單元154檢查以決定所述的圖像是否為該段組的結束段中之圖像。於步驟S122，如果所述的圖像被發現為段組的結束段中的圖像，然後過程前進至步驟S137，將後述。
於步驟S122，如果所述圖像未被發現為該段組的結束段的圖像，然後前進至步驟S123。於步驟S123中，編碼控制單元154檢查以決定所述的圖像是否為所提供的最先圖像。
於步驟S123，如果所述的圖像被發現為最先提供圖像，亦即，用於來自該段外側的參考目的之I－圖像，則前進至步驟S124。於步驟S124，作為來自該段外側的最先提供圖像之I－圖像編碼作為參考圖像。控制然後前進至步驟S136，將後述。
於步驟S123，如果所述圖像未被發現為最先提供圖像，亦即，如果所述圖像被發現包括於該段之圖像，則前進至步驟S125。於步驟S125，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為第二提供圖像，亦即，領先該段的P－圖像。於步驟S125，如果所述圖像未被發現為第二提供圖像(亦即，不是領先該段的P－圖像)，則過程前進至步驟S128，將後述。
於步驟S125，如果所述圖像被發現為供作領先該段的P－圖像之第二提供圖像，則前進至步驟S126。於步驟S126，編碼控制單元154將量化矩陣擴充附接至領先對應編碼器41所產生的編碼流之P－圖像。此重設每一段的Q－Matrix，使得每一段免於所編碼的任何其它段的功效。
於步驟S127，編碼控制單元154將在每一段的編碼起始點之VBV緩衝佔用設定至預定值用於每一編碼器41，亦即，領先對應編碼器41所產生的編碼流之P－圖像的VBV緩衝佔用。步驟S130接在步驟S127之後。
如何決定在除了指定段組的起始段外之每一段的開始之佔用係劣化。如果每一段之編碼的難度是已知的，則可依據難度決定佔用的值。如果編碼的難度是已知，則”Occupancy_Start_Sec 1”、”Occupancy_Start_Sec 2”、及”Occupancy_Start_Sec 3”都可被給定如在該段的起始點的”Occupancy_Start_Sec 0”之相同值。
於步驟S125，如果所述的圖像未發現為第二提供圖像，亦即，不是領先該段之P－圖像，則前進至步驟S128。於步驟S128，編碼控制單元154基於MPEG標準依需要將量化矩陣擴充附接至所述圖像。
於步驟S129，編碼控制單元154檢查以決定由指定編碼器41所編碼的圖像是否為前一作為該段的第二圖像的P－圖像之前的B－圖像。於步驟S129，如果所述圖像未發現為在作為該段的第二圖像的P－圖像之前之B－圖像，則過程前進至步驟S131，後述。
在實施步驟S127之後，或於步驟S129，如果所述圖像被發現為在作為該段的第二圖像的P－圖像之前的B－圖像，亦即，如果由指定編碼器41所編碼之圖像被發現為領先該段之PBB圖像的一者，步驟前進至步驟S130。於步驟S130，編碼控制單元154使用初始輸入的I－圖像作為用於編碼所述圖像之參考圖像。步驟S133接在步驟S130之後，後述。
步驟S129，如果所述圖像未被發現在作為該段的第二圖像的P－圖像之前的B－圖像，則前進至步驟S131。於步驟S131，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後P－圖像。於步驟S131，如果所述圖像被發現為該段的最後P－圖像，則過程前進至步驟S135，將後述。
於步驟S131，如果所述圖像未被發現為該段的最後P－圖像，則前進至步驟S132。於步驟S132，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後I－圖像。於步驟S131，如果所述圖像被發現為該段的最後I－圖像，則過程前進至步驟S134，將後述。
在步驟S130實施之後，或步驟S132，如果所述圖像未被發現為該段的最後I－圖像，過程前進至步驟S133。於步驟S133，如參照圖8所述，編碼控制單元154實施編碼過程同時實施速率控制，以使緩衝佔用實際上近似於指定在該段的結束之VBV緩衝佔用的最後值。步驟S136接在步驟S133之後，將後述。
於步驟S131，如果所述圖像被發現為該段的最後I－圖像，則前進至步驟S134。於步驟S134，編碼控制單元154在如由另一編碼器41平行編碼的對應I－圖像之相同固定條件下來編碼I－圖像作為參考圖像。步驟S136接在步驟S134，將後述。
於步驟S131中，所述圖像被發現為該段的最後P－圖像，則前進至步驟S135。於步驟S135，如以上參照圖8所述，編碼控制單元154實施編碼過程同時實施速率控制，以使緩衝佔用實際上符合於指定在該段的結束之VBV緩衝佔用的最後值。
在完成步驟S124、S133、S134、或S135之時，步驟S136中，編碼控制單元154檢查以決定所述該段上的編碼過程是否已結束。於步驟S136，如果編碼控制單元154未發現編碼過程已結涉在該段上，則控制回到步驟S123且後續步驟被重複。於步驟S136，如果編碼控制單元154發現編碼過程已結束在所述的該段上，則控制回到圖16的步驟S88及步驟S89。
於步驟S122，如果所述圖像被發現為該段的結束段中之圖像，過程前進至圖18中的步驟S137。則基本上以如上述步驟S123至128的相同方式來實施圖18中的步驟S137至142。
更特別地，如果由指定編碼器41所編碼之圖像被發現為最先提供圖像，亦即，如果有意義的圖像被發現用於來自該段外側的參考目的之I－圖像，則編碼控制單元154編碼最先提供圖像作為參考圖像。如果所述圖像未被發現為最先提供圖像，亦即，如果該圖像被發現包括於該段中，則編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否第二提供圖像，亦即，領先該段之P－圖像。
如果所述圖像被發現為第二提供圖像，亦即，領先該段的P－圖像，則編碼控制單元154將量化矩陣擴充加至領先對應編碼器41經由編碼所產生的編碼流之P－圖像。此重設每一段的Q－Matrix，使得每一段免於所編碼的任何其它段的功效。編碼控制單元154則將在每一段的編碼起始點之VBV緩衝佔用傳送至預定值用於每一編碼器41，亦即，領先由對應編碼器41所產生的編碼流之P－圖像的VBV緩衝佔用。
如果所述圖像未被發現為第二提供圖像，亦即，不是領先該段之P－圖像，則編碼控制單元154基於MPEG標準依需要將Quant Matrix Extension附接至所述圖像。
於步驟S143，編碼控制單元154檢查以決定由指定編碼器41所編碼的圖像是否為在作為該段的第二圖像的P－圖像之前的B－圖像。於步驟S143，如果所述圖像未發現為在作為該段的第二圖像的P－圖像之前之B－圖像，則過程前進至步驟S145，將後述。
在步驟S142被實施之後，或於步驟S143，如果所述圖像被發現為在作為該段的第二圖像的P－圖像之前的B－圖像，亦即，如果由指定編碼器41所編碼之圖像被發現為領先該段之PBB圖像的一者，過程前進至步驟S144。於步驟S144，編碼控制單元154使用最先輸入I－圖像作為用於作為用於編碼所述圖像之參考圖像。
在步驟S144之後，或於步驟S143，如果所述圖像未被發現在作為該段的第二圖像的P－圖像之前的B－圖像，過程前進至步驟S145。於步驟S145，編碼控制單元154在速率控制下實施編碼過程。
在完成步驟S138或S145之時，步驟S146中，編碼控制單元154檢查以決定所述該段上的編碼過程是否已結束。於步驟S146，如果編碼過程未發現已結束在有意義的段上，則控制回到步驟S137且後續步驟被重複。於步驟S146，如果所述段上之編碼過程被發現已結束，則控制回到圖16的步驟S88且前進至步驟S89。
於步驟S121，如果所述圖像被發現為起始段的圖像，則前進至圖19中的步驟S147。於步驟S147，編碼控制單元154檢查以決定所述圖像是否為最先提供圖像。於步驟S147，如果所述圖像未被發現為最先提供圖像，則過程前進至步驟S149，將後述。
如果所述圖像未被發現為最先提供圖像，亦即，如果所述圖像被發現包括於該段之圖像，則前進至步驟S125。於步驟S125，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為第二提供圖像，亦即，領先該段的P－圖像。於步驟S125，如果所述圖像未被發現為第二提供圖像(亦即，不是領先該段的P－圖像)，則過程前進至步驟S128，將後述。
於步驟S147，如果所述圖像被發現為最先提供圖像，亦即，起始段的起始圖像，則前進至步驟S148。於步驟S148，編碼控制單元154將在起始段的編碼起始點之VBV緩衝佔用傳送至預定值。步驟S153接在步驟S148之後，將後述。
於步驟S147，如果所述圖像未被發現為最先提供圖像，則前進至步驟S149。於步驟S149，編碼控制單元154檢查以決定所述圖像是否為該段的最後圖像。
於步驟S149，如果所述有意義的圖像被發現為該段的最後圖像，則前進至步驟S150。於此實施例中，於步驟S150，如以上參照圖8所述，編碼控制單元154實施編碼過程同時實施速率控制，以使緩衝佔用實際上符合指定在該段的結束之VBV緩衝佔用的最後值。步驟S154接在步驟S149，將後述。
步驟S149，如果所述有意義的圖像未被發現為該段的最後圖像，則前進至步驟S151。於步驟S151，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後I－圖像。於步驟S151，如果所述的圖像未被發現為該段的最後I－圖像，則過程前進至步驟S153，將後述。
步驟S151，如果所述圖像被發現為該段的最後I－圖像，則前進至步驟S152。於步驟S152，編碼控制單元154在如另一編碼器41平行編碼的對應I－圖像之相同固定條件編碼I－圖像作為參考圖像。步驟S154接在步驟S152，將後述。
在實施步驟S148之後，或於步驟S151，如果所述圖像未被發現為該段的最後I－圖像，過程前進至步驟S153。於步驟S153，如以上參照圖8所述，編碼控制單元154實施編碼過程同時實施速率控制，以使緩衝佔用實際上近似於指定在該段的結束之VBV緩衝佔用的最後值。
在完成步驟S150、S152、或S153之時，步驟S154中，編碼控制單元154檢查以決定所述該段上的編碼過程是否已結束。於步驟S154，如果編碼過程未發現已結束在有意義的段上，則控制回到步驟S147且後續步驟被重複。於步驟S154，如果所述段上之編碼過程被發現已結束，則控制回到圖16的步驟S88及步驟S89。
當實施以上步驟時，依據受到預定限制的第二方法來編碼有關的段。由各別編碼器41所各別地編碼之資料流接著編接成記憶體18中的一連續資料流。數個編碼器41分別平行編碼包括於每一段組之數個段，藉此在高速達成Long－GOP的壓縮編碼。
更特別地，第二方法受到實質上相同如加在第一方法上的限制之第二及第三限制。並且，第二方法受到不同於適用於第一方法的限制之第四、第五、及第六限制。
第二方法的第二限制包括將Quant Matrix Extension附加至每一段的開始，亦即，加至每一編碼器41的編碼起始點。此重設每一段的Q－Matrix，使得每一段免於所編碼的任何其它段的功效。
第二方法的第三限制包括預先決定在每一段的編碼起始點(亦即，段的開始)之VBV緩衝佔用用於指定編碼器41，以及控制所產生的代碼量以使在預定用於對應編碼器41之段的編碼結束點之VBV緩衝佔用等於在下一段的編碼起始點之VBV緩衝佔用。
第二方法上之第四限制包括決定在何處將資料劃分成段，以使所劃分段在第一方法下(M＝3用於典型15圖像MPEG Long GOP結構)將其劃分點自段”Section_Closed”的邊界暫時向後移位間隔M，間隔M於GOP中使I－圖像與下一I－圖像或使P－圖像與下一P－圖像分開。第五限制包括實施編碼過程以使除了整個編碼過程的起始段外，亦即，除了不具前一框的段0以外，每一段”Section_open_x”在輸入至編碼器41時設有前一段的最後圖像(亦即，I－圖像)作為參考圖像。第六限制包括使編碼作為參考圖像的I－圖像之條件正確地符合於用於編碼前一段的相同I－圖像之條件。以充份觀察的第四、第五及第六限制，該等段可被編碼不在封閉型GOP結構中，而基礎上在敞開GOP上。
現將參照圖20至27說明第三方法。
第三方法包括部份地預編碼段(亦即，實施部分二通編碼)，以使VBV緩衝佔用的最後值符合於比第二方法更精確的目標值。
以下參照圖20說明依據第三方法以及將輸入至編碼器41的圖像之資料劃分成段。
於圖20，”Section_Closed”代表依據第一方法之每一段。依據第三方法，如在第二方法下，選擇器23決定在何處將資料劃分成段，以使所劃分的段在第一方法下(M＝3用於典型15圖像MPEG Long GOP結構)自段”Section_Closed”的劃分點暫時向後移位間隔M，間隔M於GOP中使I－圖像與下一I－圖像或使P－圖像與下一P－圖像分開。整個編碼過程的起始段，亦即，不具前一框的段0以外，被編碼於如段”Section_Closed”的相同圖像結構中，最後段單獨向後移位間隔M。於圖20，”Section_open_x”代表依據第三方法所劃分之每一段。
依據第三方法，如在第二方法下，段及圖像類型間的關係被建立，使得該等段的邊界分別落在每個GOP的最先BBI及後二B圖像之間。
而且依據第三方法，如在第二方法下，其係需要使用前一段的最後I－圖像作為參考圖像，以編碼指定段的最先不完全GOP中(亦即，減去最先BBI)的圖像。
在第三方法下，除了整個編碼過程的起始段外，亦即，除了不具前一框之段0外，每一段”Section_open x”在輸入至對應編碼時設有構成在領先該段的不完全GOP之前(亦即，減去最先BBI)之一GOP之M個圖像，亦即，以圖20中的最後段的最後BBI，加上使用作為用於編碼包括於該M個圖像的B－圖像的參考圖像之前一圖像(使得”M＋1”圖像附接至每一段)。於圖20，”Section_x_input”代表提供至每一編碼器的資料部。如圖20中重疊1(2、3等)所示，對應於每一段之”Section_x_input”與對應於前一與後一段的每一者的”Section_x_input”重疊”M＋1”圖像。亦即，基帶信號對應於起始段組的起始段的部份不變地輸入至對應編碼器。至於除了起始段外的段，每一段在輸入至對應編碼器時以來自前一段的最後”M＋1”圖像補充。
每一段組設定具有如所使用編碼器41的數量之許多段。代表每一段”Section_x_input”之基帶信號的範圍設至可適用編碼器41，以使包括每一段組之段被平行編碼。決定代表每一段”Section_x_input”之基帶信號的範圍及預定之基帶信號的範圍的可適用編碼器41之方式係相同如在第一方法下。
依據第三方法，如上述，以關於GOP的邊界向後移位間隔M之方式來決定該等段。亦即，基帶信號對應於起始段組的起始段的部份不變地輸入至對應編碼器。除了起始段外之段在輸入至對應編碼器時各設有來自前一段之最後”M＋1”圖像。
以下參照圖21及22說明如何依據第三方法平行編碼四個段。
於圖21，兩個段方塊(亦即，段0至7)顯示為(將每一”Section_x_input”)輸入至# 0編碼器41－1至# 3編碼器41－4之資料。如上述，使用段0至7的每一者的最先”M＋1”圖像作為編碼用之參考圖像且作為預編碼用之資料；每一編碼的”Section_x_input”的最先”M＋1”圖像未被輸出。僅圖21中的段”Section_open x”被輸出。
以顯示順序將圖20中由”Section_x_input”表示的段輸入至# 0編碼器41－1至# 3編碼器41－4。所輸入段則在編碼前重配置在編碼順序。
在以下所述的條件下實施部份預編碼，以獲得用於校正VBV佔用的方面的劃分點之資訊。
於在除了段0外之段1至7的每一者之前(亦即，在輸入至每一編碼器41的基帶信號的開始)之段中，將對應於P－圖像之圖像編碼為轉成局部解碼圖像之I－圖像。
於段1至7的每一者，除了段0之外，以代碼順序的下一圖像係使用作為用於編碼所述段的最先二B－圖像之參考圖像之I－圖像。依據第三方法，如在第二方法下，用於編碼作為參考圖像的I－圖像之條件被致使確定地符合用於編碼前一段中的相同I－圖像之條件。明顯地，自用於編碼前一段組的結束段中的相同圖像之條件，承受用於指定段組的起始段之用來編碼參考圖像之條件。
以代碼順序，參照兩個I－圖像編碼之後二B圖像。在此點係用於獲得使用來控制在前一段的結束之所產生代碼量的參數之預編碼過程的編碼。自預編碼過程導出的正負號未被輸出。
如圖22所示，由# 1編碼器41－2至# 3編碼器41－4所編碼之第三及第四圖像相當於前一段的最後二B圖像。因為前一段的最後二B－圖像比第三及第四圖像更晚編碼，使用關於自預代碼過程獲得所產生代碼量之資訊而實施後續編碼。使其可能精確地使段的結束之VBV緩衝佔用符合於目標值。
更特別地，如圖22所述，輸入至每一編碼器41之基帶信號基於分別地自第二圖像開始之一GOP的最先及最後暫時VBV緩衝佔用構成之”Occupancy_Start_Sec_closed”及”Occupancy_End_Sec_closed”在速率控制下受到I－圖像及二B－圖像的預編碼。
預編碼過程在實際編碼之時產生構成在該段的開始之VBV緩衝佔用之”Occupancy_Start_Sec_open x”。將在用於每一編碼器41的每一段的編碼結束點之VBV緩衝佔用配置成等於在下一段的開始之VBV緩衝佔用。換言之，如果”Occupancy_Start_Sec_open x”代表在經由預編碼所獲得之段”x”的開始之VBV緩衝佔用以及”Occupancy_End_Sec_open x”代表在段”x”的結束之VBV緩衝佔用，則設定每一”Occupancy_End_Sec_open x”以使”Occupancy_End_Sec_open x”等於”Occupancy_Start_Sec_open x＋1”。以這些適當位置的配置，當各別編碼流編接一起時，VBV緩衝佔用可保持其一致性。
沒有決定在領先每一段組之段的開始的”Occupancy_Start_Sec_open”之過程的需要。
在完成來自該段外側的四圖像”IIBB”的編碼之時，段1至7的實際編碼利用轉成局部解碼圖像作為參考圖像之I－圖像自每一段的最先P－圖像開始。
在作為用於編碼使用作為下一段用的參考圖像的I－圖像的條件之相同條件下，編碼該段的最後I－圖像。如果# 0編碼器41－1至# n－1編碼器41－n為功能上相同的編碼器，它們使用相同演算來實施它們編碼過程。於此例中，先前決定使用來編碼該二I－圖像之初始參數。例如，如果實施速率控制以決定使用TM5的”步驟2”的螢幕內之Q標度，則分配給用於第一巨塊之圖像及Q標度之位元保持相同。此確定編碼的相同結果。
在下一段的編碼之前基於由不同編碼器41所實施之預編碼過程的結果在所產生代碼量的控制下來編碼該段的最後二B－圖像。
更特別地，使用基於預編碼過程的結果在I－圖像的編碼之時完成之實際佔用計算在適用於預編碼過程的條件下已編碼之二B－圖像的結束之佔用。獲得因此獲得的佔用及供作目標值的”Occupancy_End_Sec_open”之間的差別。使用以此方式獲得之差來改變用於控制所產生代碼量之編碼條件，藉此使VBV緩衝佔用的最後值符合於”Occupancy_End_Sec_open”。
以上述適當位置的配置，可藉由數個編碼器41平行編碼具有其間的預期關係之段。無需實施用於準備參考圖像的複雜過程或產生伴隨圖像品質的劣化的局部解碼圖像來實施編碼過程。使用不同編碼器41來預編碼在每一段的結束之圖像，且使用預編碼過程的結果作為速率控制的基礎。此提供比以前更準確的段之間的緩衝佔用的一致性。
如同第二方法，第三方法受到第四及第六限制。第四限制包括決定是否將資料劃分成段，以使所劃分段具有它們劃分點在第一方法下自段”Section_Closed”的劃分點暫時向後移位間隔M(M＝3用於典型15圖像MPEG Long GOP結構)，GOP中使間隔M為I－圖像與下一為I－圖像或P－圖像自下一P－圖像分開。第六限制包括使編碼作為參考圖像的I－圖像之條件實際上符合於用於編碼前一段中的相同I－圖像之條件。不像第一及第二方法，第三方法另受到第七及第八限制。在第七限制下，除了整個編碼過程的起始段外，亦即，除了不具前一框之段0外，每一段”Section_open_x”在輸入至對應編碼器41時設有許多”M＋1”圖像：使用作為參考圖像之I－圖像、後二B－圖像、及使用作為用於編碼這二B－圖像的參考圖像之圖像(最後圖像實際上為該段中的圖像而在預編碼之時編碼為I－圖像)。第八限制包括利用預編碼過程的結果來控制對應於預編碼部之圖像所產生代碼量(於此例中，該段的最後二B－圖像)。
在第三方法下，以如在第一及第二方法下的相同方式來決定輸入每一段的編碼器41。
更者，加在第一方法上之第二及第三限制亦加在第三方法上。
亦即，如以上參照圖8所述，控制編碼過程以使在對應於指定編碼器41之每一段的編碼起始點之VBV緩衝佔用，亦即，在領先該段的P－圖像，被預先決定，以及在對應於指定編碼器41之每一段的編碼結束點之VBV緩衝佔用等於在下一段的編碼起始點之VBV緩衝佔用。以此配置，各別編碼流在後來編接一起時可恢復VBV緩衝佔用方面的連續性。在第三方法下，與預編碼過程的結果一致地決定在每一編碼器41之每一段的編碼起始點的VBV緩衝佔用。
如在第二方法下，Quant Matrix Extension加至每一段的開始，亦即，加至領先編碼器41所產生之每一編碼流之P－圖像。此依序重設每一段的Q－Matrix，以使每一段免於所編碼之任何其它段的功效。
自編碼過程導出之編碼流在CPU20的控制下於記憶體18中編接一起。
以下參照圖23的流程圖之說明稱為對應於以上第三方法的編碼過程3之編碼過程的第三實例。
以如以上參照圖16所述的步驟S81至S84之實質相同方式而實施步驟S181至S184。
亦即，資料流獲取控制單元151決定使用於自包括於編碼器單元24的編碼器41平行編碼之編碼器41的數量。資料流獲取控制單元151則決定在何處劃分將輸入至編碼器41之資料，亦即，決定在以上參照圖20至22說明之段及段組上。資料流獲取控制單元151則獲得如使用中編碼器41的數量之許多段輸入資料。
編碼控制單元154決定用於將編碼的輸入資料之圖像類型，使得該等段將使它們的邊界自GOP的邊界暫時向後移位間隔M(例如，每一邊界落在每個GOP的最先BBI及典型15圖像Long GOP結構中之後二B圖像之間)，間隔M於GOP中使I－圖像與下一I－圖像或使P－圖像與下一P－圖像分開。
資料流獲取控制單元151則自輸入每一段資料的編碼器41中決定編碼器。
於步驟S185，編碼控制單元154承受來自前一段之VBV緩衝佔用的最後值以使用作為用於基帶信號的編碼之VBV緩衝佔用的第一值，該基帶信號輸入至編碼該段組的起始段之編碼器。假設自段圖像起始之一GOP被編碼，編碼控制單元154決定構成以上參照圖22所述的暫時VBV緩衝佔用之”Occupancy_Start_Sec_closed”作為在其它段的每一者的編碼起始點之VBV緩衝佔用。
於步驟S186，假設自第二圖像起始之一GOP被編碼，編碼控制單元154決定構成以上參照圖22所述之VBV緩衝佔用的暫時最後值之”Occupancy_End_Sec_closed”。
於步驟S187，實施將參照圖24後述之預編碼過程。
於步驟S188，編碼控制單元154決定在實際上在除了該段組的結束段外之任何段的編碼結束點之VBV緩衝佔用上，作為在經由預編碼所獲得的下一段的編碼起始點之VBV緩衝佔用。
於步驟S189，實施將參照圖25至27後述之段編碼過程2。
以如以上參照圖16所述的步驟S89至S92之實質相同方式而實施步驟S190至S193。
亦即，暫時儲存剛編碼的段組中之結束段的VBV佔用的最後值以使用來編碼下一段組。則暫時儲存用來編碼剛編碼的段組中之結束段的I－圖像之條件以使用來編碼下一段組。寫入自編碼器單元24傳送至PCI橋17之編碼流之記憶體18中的位址被控制以編接如平行操作編碼器的數量之許多段的編碼器輸出資料，亦即，將相當於有關段之長度的編碼流編接一起。
然後作檢查以決定編碼過程是否準備結束。如果編碼過程未被發現準備結束，控制回到步驟S181且後續步驟被重複。如果編碼過程被發現為準備結束，則編碼過程3結束。
當實施以上步驟時，即使預期關係仍存在數段之間，將I－圖像準備作為參考圖像而不會引起圖像品質的劣化。重設每一段的Q－Matrix，使得每一段免於所編碼任何其它段的功效。以自一段轉到另一段之VBV緩衝佔用，將藉由數個編碼器41平行產生之編碼流後續編接於記憶體18中以保持其一致性。
如上述，將數個編碼器41配置成平行操作以高速執行它們編碼過程於Long GOP結構中。
在第三方法下，將對應於該段組的起始段之GOP配置成不是封閉型GOP，而是敞開GOP。此使其可能於比第一方法更好的編碼期間來防止圖像品質的劣化。
則實施預編碼過程及使用該過程的結果作為用於控制有效的所產生代碼量之基礎。第三方法因此提供比第一或第二方法更準確的數段間之緩衝佔用的一致性。
以下參照圖24的流程圖來說明實施於圖23的步驟S187之預編碼過程。
在編碼控制單元154的控制下藉由每一編碼器41分別實施預編碼過程。
於步驟S221，編碼控制單元154檢查以決定由指定編碼器41所編碼的圖像是否為即將編碼之資料的起始段中的圖像。於步驟S221，如果所述的圖像被發現為起始段中的段，則控制回到圖23的步驟S187，且步驟S188被達到。
於步驟S221，如果有意義的圖像未被發現為將編碼之資料的起始段中的段，則步驟S222被達到。於步驟S222中，編碼控制單元154檢查以決定由指定編碼器41所編碼的圖像是否在該段組的起始段中。於步驟S222，如果所述的圖像被發現在該段組的第一段中，則過程前進至步驟S230，將後述。
於步驟S222，如果所述圖像未被發現在該段組的起始段中，則步驟S223被達到。於步驟S223中，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為輸入至編碼器之最先圖像。
於步驟S223，如果所述圖像被發現為最先提供圖像，則步驟S224被達到。於步驟S224，編碼控制單元154編碼所述的圖像作為I－圖像以獲得用於預編碼目的之參考圖像。過程則前進至步驟S229，將後述。
於步驟S223，如果所述圖像未被發現為最先提供圖像，則步驟S225被達到。於步驟S225，編碼控制單元154實施編碼過程同時執行速率控制，以使在編碼結束點之緩衝佔用近似於構成參照圖22所述之VBV緩衝佔用的暫時最後值之”Occupancy_End_Sec_closed”。
於步驟S226，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為輸入至編碼器之第二圖像。
於步驟S226，如果所述圖像被發現為，亦即，領先該段的P－圖像。於步驟S125，如果所述圖像未被發現為第二提供圖像，則步驟S227被達到，於步驟S227，編碼控制單元154藉由該段中的圖像獲得I－圖像作為參考圖像。
在完成步驟S227之時達到步驟S228，或於步驟S226，如果所述圖像未被發現為第二提供圖像。於步驟S228，編碼控制單元154告知主CPU(亦即，CPU20)使用於編碼過程的編碼條件，已自有效的所產生代碼量而實施該編碼過程。
在完成步驟S224或S228之時達到步驟S229。於步驟S229，編碼控制單元154檢查以決定編碼圖像是否為第(M＋1)圖像，於步驟S229，如果所述圖像未被發現為第(M＋1)圖像，則控制回到步驟S223且後續步驟被重複。於步驟S229，如果所述圖像被發現為第(M＋1)圖像，則控制回到圖23的步驟S187，且步驟S188被達到。
步驟S222，如果所述圖像被發現在該段組的第一段中，則步驟S230被達到。於步驟S230，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為輸入至編碼器之第二圖像。於步驟S230，如果所述圖像不是第二提供圖像，則過程前進至步驟S233，將後述。
於步驟S230，如果所述圖像被發現為第二提供圖像，則步驟S231被達到。於步驟S231，編碼控制單元154在如用於前壹段的最後I－圖像的條件之相同固定條件下編碼所述的圖像作為I－圖像，亦即，前一段組的結束段。
於步驟S232，編碼控制單元154藉由該段中的圖像獲得利用之參考圖像。
在完成步驟S232之時達到步驟S233，或於步驟S230，如果所述圖像未被發現為第二提供圖像。於步驟S233，編碼控制單元154檢查以決定編碼圖像是否為第(M＋1)圖像。於步驟S233，如果編碼圖像未被發現為第(M＋1)圖像，則控制回到步驟S230且後續步驟被重複。於步驟S233，如果編碼圖像被發現為第(M＋1)圖像，則控制回到圖23中的步驟S187，且步驟S188被達到。
當實施以上步驟時，在每一段之前預編碼許多(M＋1)圖像。因此獲得用於控制產生的代碼量之參數，以及使用來編碼每一段內側的圖像之參考圖像。
以下參照圖25至27說明實施於圖23所示的步驟S189之段編碼過程2。
在編碼控制單元154的控制下藉由每一編碼器41分別實施段編碼過程2。
於步驟S261，編碼控制單元154檢查以決定由指定編碼器41所編碼的圖像是否為起始段中的圖像。於步驟S261，如果所述圖像被發現為起始段中的圖像，則過程前進至步驟S285，將後述。
步驟S261，如果所述圖像未被發現為起始段中的圖像，則步驟S262被達到。於步驟S262，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段組的結束段中的圖像。於步驟S262，如果所述圖像被發現為該段組的結束段中的圖像，則過程前進至步驟S277，將後述。
於步驟S262，如果所述圖像未被發現為該段組的最後段中的圖像，則步驟S263被達到。於步驟S263，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的第一圖像。於步驟S263，如果所述圖像未被發現為該段的第一圖像，則過程前進至步驟S266，將後述。
步驟S263，如果所述圖像被發現為該段的第一圖像，亦即，構成輸入至編碼器41的第(M＋2)圖像之P－圖像，則步驟S264被達到。於步驟S264，編碼控制單元154將Quant Matrix Extension加至領先對應編碼器41所產生的編碼流之P－圖像。此容許Q－Matrix被重設用於每一段，使得所述的段免於所編碼的任何其它段的功效。
於步驟S265，編碼控制單元154有效地將VBV緩衝佔用設定在用於對應編碼器41所編碼的一段之編碼起始點，亦即，在領先對應編碼器41所產生的編碼流之段的開始之P－圖像的VBV緩衝佔用。例如，編碼控制單元154在預編碼過程的結束將VBV緩衝佔用設定至有效的緩衝佔用。步驟S268接在步驟S265之後。
於步驟S263，如果所述圖像未被發現為該段的第一圖像，則步驟S266被達到。於步驟S266，編碼控制單元154基於Matrix標準依據需要而將Quant Matrix Extension附加至所述的圖像。
於步驟S267，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為在作為該段的第二圖像之P－圖像前之B－圖像。於步驟S267，如果所述圖像未被發現為在作為該段的第二圖像之P－圖像前之B－圖像，則過程前進至步驟S269，將後述。
在完成步驟S265之時達到步驟S268，或於步驟S267，如果所述圖像被發現為在作為該段的第二圖像之P－圖像前之B－圖像，亦即，如果由指定編碼器41所編碼之圖像被發現為領先該段之PBB圖像的一者。於步驟S268，編碼控制單元154使用最先輸入I－圖像作為用於編碼所述的圖像的參考圖像。步驟S272接在步驟S268，將後述。
於步驟S267，如果所述圖像未被發現為在作為該段的第二圖像之P－圖像前之B－圖像，則步驟S269被達到。於步驟S269，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為來在該段的最後I－圖像前之圖像。於步驟S269，如果所述圖像被發現為在該段的最後I－圖像前之圖像，則過程前進至步驟S272，將後述。
於步驟S269，如果所述圖像未被發現為在該段的最後I－圖像前之圖像，則步驟S270被達到。於步驟S270，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後B－圖像的一者。於步驟S270，如果所述圖像被發現為該段的最後B－圖像的一者，則過程前進至步驟S275，將後述。
於步驟S270，如果所述圖像未被發現為該段的最後B－圖像的任何一者，則步驟S271被達到。於步驟S271，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後資訊處理裝置。於步驟S271，如果所述圖像被發現為該段的最後I－圖像，則過程前進至步驟S273，將後述。於步驟S271，如果所述圖像未被發現為該段的最後I－圖像，則過程前進至步驟S274，將後述。
在完成步驟S268之時達到步驟S272，或步驟S296中，如果所述圖像被發現來在該段的最後I－圖像前。於步驟S272，編碼控制單元154實施編碼過程同時實施速率控制，以使VBV緩衝佔用近似於其預定的暫時最後值。步驟S276接在步驟S275，將後述。
步驟S271，如果所述圖像被發現為該段的最後資訊處理裝置，則步驟S273被達到。於步驟S273，編碼控制單元154在如另一編碼器41平行編碼的對應I－圖像的條件之相同固定條件下來編碼I－圖像作為參考圖像。步驟S276接在步驟S273，將後述。
於步驟S271，如果所述圖像未被發現為該段的最後I－圖像，則步驟S274被達到。於步驟S274，編碼控制單元154實施編碼過程同時使用來自預編碼過程的資訊來執行速率控制，以使VBV緩衝佔用近似於其預定之最後值。步驟S276接在步驟S274，將後述。
於步驟S270，如果所述圖像被發現為該段的最後B－圖像的一者，則步驟S275被達到。於步驟S275，編碼控制單元154實施編碼過程同時使用來自預編碼過程的資訊來實施速率控制，以使VBV緩衝佔用符合於其預定之最後值。步驟S276接在步驟S275，將後述。
在完成步驟S272、S273、S274或S275之時達到步驟S276。於步驟S276，編碼控制單元154檢查以決定所述的段的編碼是否為準備結束。於步驟S276，如果所述的段的編碼未被發現準備結束，控制回到步驟S263且後續步驟被重複。於步驟S276，如果所述的段的編碼被發現準備結束，則控制回到圖23的步驟S189且步驟S190被達到。
於步驟S262，如果所述的段被發現為段組的最後段，則步驟S277至S280被達到且以如上述步驟S263至S266之基本上相同方式而實施。
亦即，如果所述圖像被發現為段的最先圖像，亦即，構成輸入至指定編碼器41的第(M＋2)圖像之P－圖像，則將Quant Matrix Extension加至領先由對應編碼器41所產生的編碼流之P－圖像。將在對應編碼器41所編碼的一段的編碼起始點之VBV緩衝佔用設定至預定值，例如，設至在預編碼過程的結束之有效緩衝佔用。
如果所述圖像未被發現為該段的最先圖像，則基於Matrix標準依據需要而將Quant Matrix Extension附加至所述的圖像。
在完成步驟S280之時達到步驟S281。於步驟S281，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為來在如該段的第二圖像的P－圖像前之B－圖像。於步驟S281，如果所述圖像未被發現為在作為該段的第二圖像的P－圖像之前之B－圖像，則過程前進至步驟S283，將後述。
在完成步驟S279之時達到步驟S282，或於步驟S281，如果所述圖像被發現在作為該段的第二圖像的P－圖像前之B－圖像，亦即，如果由指定編碼器41所編碼之圖像被發現為該段的第一PBB圖像的一者。於步驟S282，編碼控制單元154致使所述的圖像使用首先輸入作為參考圖像之I－圖像來編碼。
在完成步驟S282之時達到步驟S283，或於步驟S281，如果所述圖像未被發現來在作為該段的第二圖像的P－圖像前之B－圖像。於步驟S283，編碼控制單元154在正常速率控制下實施編碼過程。
於步驟S284，編碼控制單元154檢查以決定所述的段的編碼是否準備結束。於步驟S284，如果所述的段未被發現準備結束，則編碼控制單元154回到步驟S277且重複後續步驟。於步驟S284，如果所述的段的編碼被發現準備結束，則編碼控制單元154回到圖23的步驟S189且前進至步驟S190。
於步驟S261，如果所述圖像被發現為起始段的圖像，則步驟S285被達到。於步驟S285，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的第一圖像。
於步驟S285，如果所述圖像被發現為該段的第一圖像，亦即，構成提供給指定編碼器41的第(M＋2)圖像之P－圖像，步驟S286被達到。於步驟S286，編碼控制單元154將有效VBV緩衝佔用設定在由對應編碼器41所編碼的一段之編碼起始點，亦即，在領先對應編碼器41所產生的編碼流之段的開始之P－圖像的VBV緩衝佔用。例如，編碼控制單元154在預編碼過程的結束將VBV緩衝佔用設定至有效緩衝佔用。步驟S288接在步驟S286，將後述。
於步驟S285，如果所述圖像未被發現為該段的第一圖像，則步驟S287被達到。於步驟S287，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為來在該段的最後I－圖像前之圖像。
在完成步驟S286之時達到步驟S288，或於步驟S287，如果所述圖像被發現為領先該段的最後I－圖像前之圖像。於步驟S288，編碼控制單元154實施編碼過程同時實施速率控制，以使VBV緩衝佔用近似於其預定之暫時最後值。步驟S294接在步驟S288，將後述。
於步驟S287，如果所述圖像未被發現為來在該段的最後I－圖像前之圖像，則步驟S289被達到。於步驟S289，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該段的最後B－圖像的一者。於步驟S289，如果所述圖像被發現為該段的最後B－圖像的一者，則過程前進至步驟S293，將後述。
於步驟S289，如果所述圖像未被發現為該段的最後B－圖像的任何一者，則步驟S290被達到。於步驟S290，編碼控制單元154檢查以決定由指定編碼器41所編碼之圖像是否為該對的最後I－圖像。
於步驟S290，如果所述圖像被發現為該對的最後I－圖像，則步驟S291被達到。於步驟S291，編碼控制單元154在如另一編碼器41平行編碼的對應I－圖像的條件之相同固定條件來編碼I－圖像作為參考圖像。步驟S294接在步驟S291，將後述。
於步驟S290，如果所述圖像未被發現為該對的最後I－圖像，步驟S292被達到。於步驟S292，編碼控制單元154實施編碼過程同時使用來自預編碼過程的資訊來實施速率控制，以使近似VBV緩衝佔用至其預定的最後值。步驟S294接在步驟S292，將後述。
於步驟S289，如果所述圖像被發現為該對的最後B－圖像的一者，則步驟S293被達到。於步驟S293，編碼控制單元154執行編碼過程同時使用來自預編碼過程的資訊而實施速率控制，以使VBV緩衝佔用符合至其預定的最後值。步驟S294接在步驟S293，將後述。
在完成步驟S288、S291、S292S或293之時達到步驟S294。於步驟S294，編碼控制單元154檢查以決定所述的段的編碼是否為已結束。於步驟S294，如果所述的段的編碼未被發現已結束，則再次達到步驟S285且後續步驟被重複。於步驟S294，如果所述的段的編碼未被發現已結束，則控制回到圖23的步驟S189且步驟S190被達到。
當以上步驟被實施時，依據受到預定限制的第三方法所編碼有關的每一段。編碼器41被各別控制以編碼編碼流。將編碼流在記憶體18中編接成單一連續資料流。因為平行使用的數個編碼器來編碼構成每一段組之數個段，其係可能於Long－GOP結構中以高速實施壓縮編碼。
更特別地，依據第三方法受到與其它方法共同的某些限制之編碼過程：如加在第一及第二方法上之相同第二及第三限制，及如加在第二方法上之相同第四及第六限制。第三方法進一步受到不同於加在第一及第二方法上的限制之第七及第發限制。在第七限制下，除了整個編碼過程的起始段外，亦即，除了不具有前一框之段0外，每一段”Section_open_x”在輸入至對應編碼器41時設有許多”M＋1”圖像：使用作為參考圖像之I－圖像、後二B－圖像、及使用作為用於編碼該二B－圖像的參考圖像之圖像(最後圖像實際為該段中的P－圖像而在預編碼之時編碼作為I－圖像)。第八限制包括利用預編碼過程的結果來控制對應於預編碼部之圖像的所產生代碼量(於此例中，該段的最後二B－圖像)。
當以受到第七及第八限制的方式來控制編碼時，以一段接一段的原則編碼之資料流在VBV緩衝佔用方面以高準性編接成一致性資料流。
設有上述配置，編輯裝置1可利用數個一般編碼器於Long－GOP結構中以高速執行編碼過程。亦即，高速編碼可藉由依靠不是新編碼器而是數個組合操作的現有編碼器來實施。這使其可能實施快速編輯過程，諸如於Long－GOP結構中將未壓縮材料或內部框壓縮材料轉換成壓縮資料、及在預定編輯點將資料流編接成一資料流。
鑑於以上所示的實例採用MPEG作為編碼解碼系統，本發明亦可應用至包括框相關性之代碼配置，且特別地應用於受到緩衝模型化之代碼處理。例如，本發明可應用於AVC(高階視頻編碼)/H.264。
可藉由硬體或由軟體執行上述之系列步驟及過程。用於軟體為基礎的處理，可將構成軟體之程式預先結合於用於程式執行之電腦的專用軟體或基於所安裝程式在使用之時自適當記錄媒體裝入能夠執行多樣功能的通用型個人電腦或類似設備。例如，上述參照圖1之編輯裝置1可包括圖28所示之個人電腦201。
於圖28，CPU(中央處理單元)211基於存於ROM(唯讀記憶體)212的程式或自儲存塊218下載的程式入RAM(隨機接達記憶體)213而實施各種處理。RAM213亦保持CPU211實施其多樣處理可能所需之資料。
CPU211、ROM212、及RAM213係藉由匯流排214而互連。輸入/輸出介面215亦編接至匯流排214。
輸入/輸出介面215與輸入塊216、輸出塊217、儲存塊218及通信塊219編接。輸入塊216一般包括鍵盤與滑鼠、及由顯示單元與揚聲器構成的輸出塊217。儲存塊218例如，由硬碟驅動器所形成，而通信塊219由伺服器及/或終端轉接器構成。通信塊219實施通信在包括網際網路的網路上。
輸入/輸出介面215若需要的話亦編接有驅動器220。可將磁碟231、光碟232、磁光碟233或半導體記憶體234載入驅動器220。若需要的話，將自所載入記錄媒體所檢索之電腦程式安裝至儲存塊218。
至於藉由軟體實施的一系列處理，可將包括軟體之程式預先安裝入適當電腦的專用硬體，或在使用之時安裝在網路上或自適當記錄媒體裝入能夠使用所安裝程式來實施多樣功能之通用型個人電腦或類似設備。
如圖28所示，將記錄媒體提供給使用者不僅作為與它們電腦分開的套裝媒體且包括磁碟231(包括軟碟)、光碟232(包括CD－ROM(呀縮碟唯讀記憶體))及DVD(數位多功能碟)、磁光碟233(包括MD(迷你碟；註冊商標))、或半導體記憶體234(每一媒體承載所需程式)；而且在儲存塊218中具有ROM212或硬碟驅動器的形式，每一者容納程式且在提供給使用者時預先結合於裝置中。
於此說明書中，說明儲存於記錄媒體的程式之步驟代表不僅以所述順序實施的處理(亦即，基於時序系列)，還有可平行或各別且非時序記載所實施之處理。
亦可藉由致使數個平行操作的次CPU核心來實施上述的系列步驟及處理。於此例中，較早參照圖1所述之編輯裝置1可包括圖29所示之編輯系統。
如圖29所示，對應於圖1中的編輯裝置1之編輯系統包括編輯裝置281、儲存塊283及數個錄影機(VTR)284－1至284－s。錄影機(VTR)284－1至284－s經由PCI匯流排282而編接至編輯裝置281。編輯系統另包括滑鼠285、鍵盤286及操作控制器287，由使用者控制該等元件以操作所形成裝置。
以上編輯系統能夠准許圖像內容移入儲存塊283且使所獲得內容適當地編成所需圖像及聲音。將合成圖像及聲音作為新產生剪貼儲存至由RAID(重複磁碟陣列)所組成的大容量儲存塊283上，或經由VTR284－1至284－s儲存至錄影帶上。亦可將記錄在載入VTR284－1至284－s的任一者的錄影帶上之圖像內容記錄至儲存塊283。
編輯裝置281包括：微處理器301、GPU(圖形處理單元)302、XDR－RAM(極資料－速率隨機接達記憶體)303、南橋304、HDD(硬碟驅動)305、USB介面306及聲音輸入/輸出代碼307。
於編輯裝置281中，微處理器301係與GPU302、XDR－RAM303、及南橋304編接。南橋304係編接有HDD305、USB介面306及聲音輸入/輸出代碼307。揚聲器321編接至聲音輸入/輸出代碼307，且顯示單元322編接至GPU302。
南橋304係經由PCI匯流排282與滑鼠285、鍵盤286、錄影機(VTR)284－1至284－s、儲存塊283及操作控制器287編接的。
滑鼠285及鍵盤286接收使用者所輸入之操作，且經由PCI匯流排282及南橋304傳送反應輸入至微處理器301的使用者的操作之信號。儲存塊283及VTR284－1至284－s致使指定資料被記錄或重複。
微處理器301包括用於執行諸如OS(操作系統)的基本程式之通用主CPU核心341，藉由經由內部匯流排345編接至主CPU核心341之數個(例如，八個)RISC(精簡指示設定電腦)型信號處理器(稱為次CPU核心)342－1至342－8，藉由用於控制例如，具有256百萬位元組的容量的XDR－RAM303之記憶體控制器343，以及藉由用於管理輸入至與輸出自南橋304的資料之I/O(輸入/輸出)控制器344。這些組件組成例如，操作在4GHz的操作頻率上之單晶片多核心配置。
於編輯裝置281，微處理器301作用如例如，在MPEG、JPEG(聯合圖像專家組)2000或H.264/AVC(高階視頻代碼)標準下操作之編碼解碼器。於操作中，微處理器301經由南橋304將編碼流傳送至儲存用的HDD305。微處理器301亦將經由解碼及構成重複視頻所獲得的移動或靜止圖像內容轉移至顯示單元322上的顯示用GPU302。微處理器301進一步將物理計算實施在編碼及解碼操作上。
再者，微處理器301可自將處理的基帶信號或自編碼流摘取各種參數。
尤其，包括微處理器301的八個次CPU核心342－1至342－8伴演構成編碼器單元之編碼器的角色。因此架構成，八個次CPU核心342－1至342－8可同時且平行編碼段中的基帶信號。
亦即，將具有八個次CPU核心342－1至342－8之微處理器301設計成以同時平行方式來實施編碼過程。
替代地，微處理器301中之八個次CPU核心342－1至342－8的幾個可實施編碼而其它幾個平行且同時實施編碼。
PCI匯流排282可例如，與獨立建立的編碼器、解碼器或代碼編接。於此例中，包括微處理器301之八個次CPU核心342－1至342－8可利用南橋304及PCI匯流排282而控制操作中所編接的設備。如果該設備的數個單元編接至PCI匯流排282，或如果編接設備包括數個解碼器或編碼器，則微處理器301中的八個次CPU核心342－1至342－8可在實施它們處理時，分開控制這些解碼器或編碼器。
將主CPU核心341配置成處理這些處理及八個次CPU核心342－1至342－8未進行的管理任務。於操作中，主CPU核心341利用南橋304來實施多樣處理以回應自滑鼠285、鍵盤286或操作控制器287所提供之指令。
在啟動之時，微處理器301依據儲存其中的控制程式自HDD305讀取所需應用程式，且將所檢索的載入XDR－RAM303。其後，微處理器301基於所載入應用程式及操作者的處理而實施所需控制處理。
GPU302一般控制以下功能：將貼在顯示單元322顯示用之所複製的移動圖像內容上之結構的終極提供；座標的計算以將自不動或移動圖像內容導出的數個所複製不動或移動圖像顯示在顯示單元322上之轉移；及用於放大與縮小自不動及移動圖像內容所複製的不動及移動圖像內容之處理。藉由控制這些功能，GPU302減輕微處理器301上之處理負載。
在微處理器301的控制之下，GPU302實施所提供移動圖像內容的視頻資料上以及不動圖像內容的圖像資料上之相關信號處理。將合成視頻資料及圖像資料傳送至基於所接收圖像信號依序顯示圖像之顯示單元322。
藉由包括微處理器301的八個次CPU核心342－1至342－8自數個以同時平行方式解碼的移動圖像內容轉移數個複製視頻。經由匯流排311將所複製視頻轉移至GPU302。複製視頻的轉移速率一般高至300億位元組/秒，其將確定甚致充滿特定功效之複雜複製視頻的平順且高速顯示。
微處理器301實施聲頻混合處理在來自移動圖像內容(視頻資料及聲頻資料)之聲頻資料上。經由南橋304及聲音輸入/輸出代碼307將因此編輯之聲頻資料傳送至揚聲器321。接著，揚聲器321基於所接收聲頻信號而輸出聲音。
如上述，藉由構成編輯系統的微處理器301的數個次CPU核心亦可平行實施或控制連同本發明的實施例所述之編碼過程。
於上述之本發明的實施例，顯示合併解碼器及編碼器的編輯裝置1。替代地，可將本發明應用至將解碼器及編碼器分別構成獨立單元之例子。例如，如圖30所示，它們可提供有各建立為獨立單元之解碼裝置371及編碼裝置372，解碼裝置371將資料流資料解碼成基帶信號，編碼裝置372將基帶信號編碼成資料流資料。
於以上結構中，解碼裝置371不僅可解碼壓縮編碼資料且提供未壓縮資料至編碼裝置372；解碼裝置371亦可接收來自編碼裝置372之壓縮編碼資料；編碼裝置372依據本實施例經由部分編碼及編輯而獲得該資料，且解碼裝置371經由解碼將所接收資料轉換成基帶信號。將轉換成基帶信號之所編輯資料流例如，提供至用於顯示的適當顯示單元，或輸出至用於所需處理的另一裝置。
本發明的上述實施例的另一選擇可應用至解碼器單元22不完全解碼所提供壓縮編碼資料及對應編碼器單元24之例子可部份編碼未完全解碼資料的相關部份。
例如，如果解碼器單元22僅實施關於VLC(可變長度編碼)的解碼及反向定量化且未實施反向DCT(離散餘弦轉換)，則編碼器單元24實施定量化及VLC而未實施DCT。本發明明顯地應用至實施部份編碼(亦即，來自向上中間點之資料的編碼)之此類型編碼器。
作為上述實施例的另一選擇，本發明可應用至藉由編碼器單元24而將解碼器單元22完全解碼的基帶信號編碼一半之例子(例如，實施DCT及定量化而未實施VLC)，或藉由解碼器單元22未完全解碼的一半編碼資料(例如，僅實施關於VLC的解碼及反向定量化及未實施反向DCT)進一步藉由編碼器單元24而編碼一半(例如，實施定量化而VLC未實施)的例子。
更者，本發明亦可應用至圖30中的解碼裝置371未完全解碼所提供資料流資料及對應編碼裝置372部份編碼因此獲得之未完全解碼資料的相關部分之例子。
例如，如果解碼裝置371僅實施關於VLC的解碼及反向定量化且未實施反向DCT，則編碼裝置372執行定量化及VLC而未實施DCT。本發明自然地應用至藉由解碼裝置371的部分解碼(亦即，解碼達到中間點)以及藉由編碼裝置372的部份編碼(亦即，自中間點開始編碼)的例子。
本發明亦可應用至藉由編碼裝置372編碼一半之解碼裝置371所完全解碼的基帶信號(例如，實施DCT及定量化而VLC未實施)所編碼一半之例子，或藉由解碼裝置371的未完全解碼的編碼資料的一半(例如，僅實施關於VLC的解碼及反向定量化與未實施的反向DCT)進一步藉由編碼裝置372編碼一半(例如，實施定量化而未實施VLC)的例子。
本發明可進一步應用至代碼轉換器381，代碼轉換器381包括執行部份解碼(亦即，實施解碼過程的部分)之解碼裝置371及實施部分編碼(亦即，實施編碼過程的部分)之編碼裝置372。使用此類型的代碼轉換器381例如，與實施編接及其它編輯處理的編輯裝置382結合，亦即，能夠取代包括於上述編輯裝置1之資料流編接器25及作用/開關26的功能之編輯裝置。
於上述實施例中，所示的CPU11及CPU20架構為分開單元。替代地，整體上可提供單CPU配置來控制編輯裝置1。於以上所示具有分開設置的記憶體13及記憶體21之實施例的類似選擇中。可將單記憶體提供給整個編輯裝置1。
於以上所述的實施例，所示的CPU11及CPU20經由橋及匯流排配置與HDD16、解碼器單元22、選擇器23、及編碼器單元24編接以構成整合編輯裝置。替代地，這些組件的一部分可自外部無線或有線的編接。如另一替代，這些組件可以不同方式互連。
於上述實施例中，所示的HDD將壓縮編碼流或未壓縮基帶信號儲存於其中。替代地，本發明可應用至將編碼流或基帶信號在處理之前記錄在諸如光碟、磁光碟、半導體記憶體或磁碟的不同記錄媒體上之例子。
於上述實施例，假設將解碼器單元22、選擇器23、及編碼器單元24安裝在單擴充卡上(例如，PCI卡、PCI－Express卡)。替代地，如果例如由於PCI－Express技術的卡之間確定有足夠高的資料轉移速率，可將這些組件安裝在分開的擴充卡上。
於此說明書中，用辭”系統”所指的是包括數個組件、機制或裝置之整體架構。
熟習此項技藝者而言應了解到，在附加請求項或其等效物的範圍內，依照設計必要條件及其它因素可能發生各種修改、組合、次組合及更改。
α．．．前二B－圖像
β．．．最後P－圖像
M．．．間隔
β ’．．．P－圖像
γ．．．最先I－圖像
AVC．．．高階視頻編碼
MD．．．迷你碟
DVD．．．數位多功能碟
RAID．．．重複磁碟陣列
OS．．．操作系統
DCT．．．離散餘弦轉換
VLC．．．可變長度編碼
MPEG．．．移動圖像編碼專家組/移動圖像專家組
HD．．．高鮮明度
1．．．編輯裝置
11．．．中央處理單元
12．．．北橋
13．．．記憶體
14．．．PCI(周邊組件互連/介面)匯流排
15．．．南橋
16．．．硬碟驅動器
17．．．PCI橋
18．．．記憶體
19．．．控制匯流排
20．．．中央處理單元
21．．．記憶體
22．．．解碼器單元
23．．．選擇器
24．．．編碼器單元
25．．．資料流編接器
26．．．作用/開關
31．．．解碼器
41．．．編碼器
101．．．控制塊
102．．．獲取塊
103．．．儲存/輸出塊
131．．．操作輸入獲取單元
132．．．解碼與編碼段決定單元
133．．．資料流輸出控制單元
134．．．指令與控制資訊輸出單元
151．．．資料流獲取控制單元
152．．．指令與控制資訊獲取單元
153．．．解碼控制單元
154．．．編碼控制單元
155．．．資料流劃分控制單元
201．．．個人電腦
211．．．中央處理單元
212．．．唯讀記憶體
213．．．隨機接達記憶體
214．．．匯流排
215．．．輸入/輸出介面
216．．．輸入塊
217．．．輸出塊
218．．．儲存塊
219．．．通信塊
220．．．驅動器
231．．．磁碟
232．．．光碟
233．．．磁光碟
234．．．半導體記憶體
281．．．編輯裝置
282．．．PCI匯流排
283．．．儲存塊
284－1至284s．．．錄影機(VTR)
285．．．滑鼠
286．．．鍵盤
287．．．操作控制器
301．．．微處理器
302．．．圖形處理單元
303．．．極資料－速率隨機接達記憶體
304．．．南橋
305．．．硬碟驅動
306．．．USB介面
307．．．聲音輸入/輸出代碼
311．．．匯流排
321．．．揚聲器
322．．．顯示單元
342－1至342－8．．．精簡指示設定電腦型次CPU核心
341．．．通用主CPU核心
343．．．記憶體控制器
344．．．I/O(輸入/輸出)控制器
345．．．內部匯流排
371．．．解碼裝置
372．．．編碼裝置
381．．．代碼轉換器
382．．．編輯裝置
圖1為顯示編輯裝置的結構之方塊圖；圖2為顯示編輯裝置的功能結構之功能方塊圖；圖3為顯示控制方塊的功能結構之功能方塊圖；圖4為CPU的處理步驟的流程圖；圖5為另一CPU的處理步驟的流程圖；圖6為顯示編輯裝置的另一功能結構之功能方塊圖；圖7為解說第一方法之示意圖；圖8為解說第一方法的另一示意圖；圖9為編碼過程1的處理步驟的流程圖；圖10為解說第二方法之示意圖；圖11為解說第二方法之另一示意圖；圖12為解說第二方法之另一示意圖；圖13為解說第二方法之另一示意圖；圖14為解說第二方法之另一示意圖；圖15為解說第二方法之另一示意圖；圖16為編碼過程2的處理步驟的流程圖；圖17為段編碼過程1的處理步驟的流程圖；圖18為段編碼過程1的另一處理步驟的流程圖；圖19為段編碼過程1的另一處理步驟的流程圖；圖20為段編碼過程1的另一處理步驟的流程圖；圖21為解說第二方法的另一示意圖；圖22為解說第二方法的另一示意圖；圖23為編碼過程3的處理步驟的流程圖；圖24為預編碼過程的處理步驟的流程圖；圖25為段編碼過程2的處理步驟的流程圖；圖26為段編碼過程2的另一處理步驟的流程圖；圖27為段編碼過程2的另一處理步驟的流程圖；圖28為顯示個人電腦的結構之方塊圖；圖29為解說本發明可應用之另一裝置的結構之示意圖；及圖30為解說本發明可應用之另一裝置的結構之示意圖。

Claims (15)

  1. 一種資訊處理裝置，用於編碼基帶信號，該資訊處理裝置包含：資料劃分塊，其配置在將該基帶信號劃分成預定編碼段之前獲得該基帶信號；編碼器，其配置藉由平行地編碼連續數個該資料劃分塊以產生編碼流，該等編碼段係自該基帶信號藉該資料劃分塊獲得；控制塊，其配置來控制該編碼器，以受到預定限制的方式實施該平行編碼；及編接塊，其配置來編接該編碼器所產生的該等編碼流，其中該等限制包含實施該編碼過程以使藉該資料劃分塊所獲得之該等編碼段的邊界與藉該編碼器所產生之該等編碼流的GOP的邊界重疊。
  2. 如申請專利範圍第1項之資訊處理裝置，其中該等限制包含實施該編碼過程以使藉該資料劃分塊所獲得之該等編碼段的每一者的起始GOP被使用作為封閉GOP。
  3. 一種資訊處理裝置，用於編碼基帶信號，該資訊處理裝置包含：資料劃分塊，其配置在將該基帶信號劃分成預定編碼段之前獲得該基帶信號；編碼器，其配置藉由平行地編碼連續數個該資料劃分 塊以產生編碼流，該等編碼段係自該基帶信號藉該資料劃分塊獲得；控制塊，其配置來控制該編碼器，以受到預定限制的方式實施該平行編碼；及編接塊，其配置來編接該編碼器所產生的該等編碼流，其中該等限制包含將序列標頭(Sequence Header)或量化矩陣擴充(Quant Matrix Extension)加至藉該資料劃分塊所獲得之該等編碼段的每一者的編碼起始點。
  4. 一種資訊處理裝置，用於編碼基帶信號，該資訊處理裝置包含：資料劃分塊，其配置在將該基帶信號劃分成預定編碼段之前獲得該基帶信號；編碼器，其配置藉由平行地編碼連續數個該資料劃分塊以產生編碼流，該等編碼段係自該基帶信號藉該資料劃分塊獲得；控制塊，其配置來控制該編碼器，以受到預定限制的方式實施該平行編碼；及編接塊，其配置來編接該編碼器所產生的該等編碼流，其中該等限制包含控制所產生代碼量以使在藉該資料劃分塊所獲得之該等編碼段的每一者的編碼結束點之VBV緩衝佔用等於在下一編碼段的編碼起始點之VBV緩衝佔用。
  5. 一種資訊處理裝置，用於編碼基帶信號，該資訊處理裝置包含： 資料劃分塊，其配置在將該基帶信號劃分成預定編碼段之前獲得該基帶信號；編碼器，其配置藉由平行地編碼連續數個該資料劃分塊以產生編碼流，該等編碼段係自該基帶信號藉該資料劃分塊獲得；控制塊，其配置來控制該編碼器，以受到預定限制的方式實施該平行編碼；及編接塊，其配置來編接該編碼器所產生的該等編碼流，其中該等限制包含實施編碼過程以使藉該資料劃分塊所獲得的該等編碼段之邊界自該編碼器所產生之該等編碼流的GOP的邊界暫時地向後移位間隔M，該間隔M使I-圖像與下一I-圖像分開或使P-圖像與下一P-圖像分開。
  6. 如申請專利範圍第5項之資訊處理裝置，其中該等限制包含實施該編碼過程以獲得設有每一編碼段之前一編碼段的最後圖像之基帶信號，該基帶信號為對應於藉該資料劃分塊所獲得的該等編碼段中之另一編碼段之基帶信號所領先，該前一編碼段的該最後圖像在編碼時未被輸出而被使用作為參考圖像。
  7. 如申請專利範圍第6項之資訊處理裝置，其中該等限制包括用於編碼被使用作為該參考圖像之該前一編碼段的該最後圖像之條件符合用於編碼被平行編碼的前一編碼段的對應圖像之條件。
  8. 如申請專利範圍第7項之資訊處理裝置，其中該等編碼條件包括指定給該等圖像的位元及第一巨塊的Q標 度。
  9. 如申請專利範圍第5項之資訊處理裝置，其中該等限制包含實施該編碼過程以獲得設有每一編碼段之前一編碼段的最後M+1個圖像之基帶信號，該基帶信號為對應於藉該資料劃分塊所獲得的該等編碼段中之另一編碼段之基帶信號所領先，該前一編碼段的該最後圖像在編碼時未被輸出而被使用作為參考圖像。
  10. 如申請專利範圍第9項之資訊處理裝置，其中該等限制包括使用作為該參考圖像的所編碼第一圖像來編碼來自前一編碼段的該等最後M+1個圖像之第二及第三圖像，該第二及該第三圖像在編碼時未被輸出而被使用作為用於控制對應於被平行編碼之前一編碼段的所編碼第二及第三圖像之所產生代碼量之基礎。
  11. 如申請專利範圍第10項之資訊處理裝置，其中該等限制包括使用被獲得作為I-圖像的前一編碼段的該最後M+1個圖像中之該第一圖像來實施該編碼過程。
  12. 一種資訊處理方法，其與用於編碼基帶信號之資訊處理裝置一起使用，該資訊處理方法包含以下步驟：在將該基帶信號劃分成預定編碼段之前控制該基帶信號的獲得；控制連續數個所獲得編碼段對該資訊處理裝置的編碼器之提供；藉由平行地致使該等編碼器以受到預定限制的方式編碼包括該基帶的該等編碼段來產生編碼流；及 編接所產生的該等編碼流，其中該等限制包含實施該編碼過程以使藉該資料劃分塊所獲得之該等編碼段的邊界與藉該編碼器所產生之該等編碼流的GOP的邊界重疊。
  13. 一種資訊處理方法，其與用於編碼基帶信號之資訊處理裝置一起使用，該資訊處理方法包含以下步驟：在將該基帶信號劃分成預定編碼段之前控制該基帶信號的獲得；控制連續數個所獲得編碼段對該資訊處理裝置的編碼器之提供；藉由平行地致使該等編碼器以受到預定限制的方式編碼包括該基帶的該等編碼段來產生編碼流；及編接所產生的該等編碼流，其中該等限制包含將序列標頭(Sequence Header)或量化矩陣擴充(Quant Matrix Extension)加至藉該資料劃分塊所獲得之該等編碼段的每一者的編碼起始點。
  14. 一種資訊處理方法，其與用於編碼基帶信號之資訊處理裝置一起使用，該資訊處理方法包含以下步驟：在將該基帶信號劃分成預定編碼段之前控制該基帶信號的獲得；控制連續數個所獲得編碼段對該資訊處理裝置的編碼器之提供；藉由平行地致使該等編碼器以受到預定限制的方式編碼包括該基帶的該等編碼段來產生編碼流；及 編接所產生的該等編碼流，其中該等限制包含控制所產生代碼量以使在藉該資料劃分塊所獲得之該等編碼段的每一者的編碼結束點之VBV緩衝佔用等於在下一編碼段的編碼起始點之VBV緩衝佔用。
  15. 一種資訊處理方法，其與用於編碼基帶信號之資訊處理裝置一起使用，該資訊處理方法包含以下步驟：在將該基帶信號劃分成預定編碼段之前控制該基帶信號的獲得；控制連續數個所獲得編碼段對該資訊處理裝置的編碼器之提供；藉由平行地致使該等編碼器以受到預定限制的方式編碼包括該基帶的該等編碼段來產生編碼流；及編接所產生的該等編碼流，其中該等限制包含實施編碼過程以使藉該資料劃分塊所獲得的該等編碼段之邊界自該編碼器所產生之該等編碼流的GOP的邊界暫時地向後移位間隔M，該間隔M使I-圖像與下一I-圖像分開或使P-圖像與下一P-圖像分開。
TW96131504A 2006-09-05 2007-08-24 資訊處理裝置及資訊處理方法 TWI390988B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006240301A JP2008066851A (ja) 2006-09-05 2006-09-05 情報処理装置および情報処理方法、記録媒体、並びに、プログラム

Publications (2)

Publication Number Publication Date
TW200830885A TW200830885A (en) 2008-07-16
TWI390988B true TWI390988B (zh) 2013-03-21

Family

ID=39151483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96131504A TWI390988B (zh) 2006-09-05 2007-08-24 資訊處理裝置及資訊處理方法

Country Status (4)

Country Link
US (1) US8170120B2 (zh)
JP (1) JP2008066851A (zh)
CN (1) CN101141641B (zh)
TW (1) TWI390988B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264582B2 (ja) * 2006-06-13 2009-05-20 ソニー株式会社 情報処理装置および情報処理方法、プログラム、並びに記録媒体
US8155207B2 (en) * 2008-01-09 2012-04-10 Cisco Technology, Inc. Processing and managing pictures at the concatenation of two video streams
US8873932B2 (en) 2007-12-11 2014-10-28 Cisco Technology, Inc. Inferential processing to ascertain plural levels of picture interdependencies
JP2011077564A (ja) * 2008-04-13 2011-04-14 Thomson Canopus Co Ltd 映像および音声データの符号化装置とその符号化方法、及びビデオ編集システム
JP5309700B2 (ja) * 2008-06-03 2013-10-09 富士通株式会社 動画像復号装置および符号化装置
US8886022B2 (en) 2008-06-12 2014-11-11 Cisco Technology, Inc. Picture interdependencies signals in context of MMCO to assist stream manipulation
US8971402B2 (en) 2008-06-17 2015-03-03 Cisco Technology, Inc. Processing of impaired and incomplete multi-latticed video streams
EP2403248B1 (en) * 2009-02-27 2018-07-04 Fujitsu Limited Moving picture encoding device, moving picture encoding method, and moving picture encoding computer program
JP5267655B2 (ja) * 2009-03-19 2013-08-21 富士通株式会社 画像符号化装置、画像符号化制御方法および画像符号化プログラム
US8949883B2 (en) 2009-05-12 2015-02-03 Cisco Technology, Inc. Signalling buffer characteristics for splicing operations of video streams
JP2012009934A (ja) 2010-06-22 2012-01-12 Sony Corp 画像処理装置と画像処理方法
GB2484969B (en) * 2010-10-29 2013-11-20 Canon Kk Improved reference frame for video encoding and decoding
US10536726B2 (en) * 2012-02-24 2020-01-14 Apple Inc. Pixel patch collection for prediction in video coding system
US9197888B2 (en) 2012-03-13 2015-11-24 Dolby Laboratories Licensing Corporation Overlapped rate control for video splicing applications
CN103379320B (zh) * 2012-04-16 2016-11-23 华为技术有限公司 视频图像码流处理方法和设备
US9451288B2 (en) * 2012-06-08 2016-09-20 Apple Inc. Inferred key frames for fast initiation of video coding sessions
JP2014086770A (ja) * 2012-10-19 2014-05-12 Nippon Hoso Kyokai <Nhk> 映像信号分割装置、映像伝送送信装置、映像伝送受信装置および映像伝送システム
US9451251B2 (en) * 2012-11-27 2016-09-20 Broadcom Corporation Sub picture parallel transcoding
JP2014241507A (ja) 2013-06-11 2014-12-25 ソニー株式会社 画像処理装置および方法、プログラム、並びに撮像装置
JP2015005939A (ja) 2013-06-24 2015-01-08 ソニー株式会社 画像処理装置および方法、プログラム、並びに撮像装置
KR102037158B1 (ko) 2014-08-20 2019-11-26 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. 비디오 구성
US10694227B2 (en) * 2017-01-13 2020-06-23 Panasonic Intellectual Property Management Co., Ltd. Video transmission system and video transmission method
US11778211B2 (en) * 2021-09-16 2023-10-03 Apple Inc. Parallel video parsing for video decoder processing

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734159B1 (en) 1994-08-12 2007-10-24 Sony Corporation Video signal editing device
US20010002851A1 (en) * 1995-04-14 2001-06-07 Takao Shimada Multimedia data processing system in network
JP3309656B2 (ja) 1995-08-18 2002-07-29 ソニー株式会社 画像処理装置及び画像処理方法
SE512719C2 (sv) * 1997-06-10 2000-05-02 Lars Gustaf Liljeryd En metod och anordning för reduktion av dataflöde baserad på harmonisk bandbreddsexpansion
EP0923243B1 (en) 1997-07-25 2010-09-15 Sony Corporation Editing device, editing method, splicing device, splicing method, encoding device, and encoding method
WO1999018720A1 (en) * 1997-10-03 1999-04-15 Sony Corporation Encoded stream splicing device and method, and an encoded stream generating device and method
EP0982726A4 (en) * 1998-01-19 2003-06-04 Sony Corp CUTTING SYSTEM, CUTTING CONTROL DEVICE AND CUTTING METHOD
US6414998B1 (en) 1998-01-27 2002-07-02 Sony Corporation Method and apparatus for inserting an image material
JPH11341435A (ja) * 1998-05-22 1999-12-10 Sony Corp 編集方法および編集装置
JP2000134617A (ja) 1998-10-22 2000-05-12 Matsushita Electric Ind Co Ltd 画像符号化装置
CN100394692C (zh) * 1999-04-15 2008-06-11 株式会社理光 数据高速压缩伸展方法及其装置
GB2353655B (en) * 1999-08-26 2003-07-23 Sony Uk Ltd Signal processor
US6721453B1 (en) * 2000-07-10 2004-04-13 The Board Of Trustees Of The University Of Illinois Method and apparatus for processing an image of an agricultural field
US20020057739A1 (en) * 2000-10-19 2002-05-16 Takumi Hasebe Method and apparatus for encoding video
JP2002199392A (ja) 2000-10-19 2002-07-12 Matsushita Electric Ind Co Ltd 映像符号化方法および装置
US7936814B2 (en) * 2002-03-28 2011-05-03 International Business Machines Corporation Cascaded output for an encoder system using multiple encoders
TWI252656B (en) * 2003-03-21 2006-04-01 Realtek Semiconductor Corp Sampling clock compensation device of multi-carrier system and method thereof
JP4174728B2 (ja) 2004-08-25 2008-11-05 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
JP4221667B2 (ja) 2004-08-25 2009-02-12 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
US8295347B2 (en) 2004-08-25 2012-10-23 Sony Corporation Information processing apparatus and information processing method, recording medium, and program
KR20060043050A (ko) * 2004-09-23 2006-05-15 엘지전자 주식회사 영상 신호의 인코딩 및 디코딩 방법
JP2008516475A (ja) * 2004-10-05 2008-05-15 ヴェクターマックス コーポレーション マルチメディアデータを放送する方法及びシステム
US20060209970A1 (en) * 2005-01-11 2006-09-21 Emmanuel Kanterakis Adaptive transmission rate communication system
US8311088B2 (en) * 2005-02-07 2012-11-13 Broadcom Corporation Method and system for image processing in a microprocessor for portable video communication devices
JP4538048B2 (ja) * 2005-02-17 2010-09-08 パイオニア株式会社 エンコード装置、エンコード方法およびエンコードを行うためのコンピュータプログラム
US8654848B2 (en) * 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
JP5227875B2 (ja) * 2009-04-06 2013-07-03 株式会社日立製作所 動画像符号化装置

Also Published As

Publication number Publication date
TW200830885A (en) 2008-07-16
JP2008066851A (ja) 2008-03-21
CN101141641B (zh) 2010-09-22
US8170120B2 (en) 2012-05-01
US20080056358A1 (en) 2008-03-06
CN101141641A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
TWI390988B (zh) 資訊處理裝置及資訊處理方法
CN101052127B (zh) 信息处理装置和信息处理方法
CN101141642B (zh) 信息处理装置及方法
US5559562A (en) MPEG editor method and apparatus
JP2012508485A (ja) Ｇｐｕ加速を伴うソフトウエアビデオトランスコーダ
CN1767648B (zh) 信息处理设备和信息处理方法、记录介质、以及程序
JP5395307B2 (ja) 動画像復号化装置および動画像復号化方法
US11849124B2 (en) Device and method of video encoding with first and second encoding code
US7558465B2 (en) Information processing apparatus and information processing method, recording medium, and program
US7113644B2 (en) Image coding apparatus and image coding method
JP3416034B2 (ja) 符号化信号処理装置
KR20060109317A (ko) 프로그램, 정보 처리 장치, 정보 처리 방법, 및 기록 매체
JP4487196B2 (ja) 記録装置及びその制御方法
JP5553533B2 (ja) 画像編集装置およびその制御方法およびプログラム
JP4333522B2 (ja) 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
JP2004104361A (ja) データ編集装置、データ編集方法、及びプログラム
JP2004214849A (ja) 画像符号化装置及び記録再生装置とコンピュータ・ソフトウエア
JP2004228679A (ja) 画像処理装置、画像処理方法及びプログラム
JP2008066846A (ja) 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
JP2007074467A (ja) 情報処理装置および方法、送信装置および方法、記録装置および方法、並びにプログラム
JP2005323087A (ja) 記録装置及び信号処理装置
JP2013128188A (ja) 画像符号化装置
JP2007074468A (ja) 記録装置および方法、並びにプログラム
JP2007074470A (ja) 記録装置および方法、並びにプログラム
JP2002109861A (ja) デジタル圧縮ビデオ部分編集方法およびその装置および記憶媒体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees