TWI382262B - 液晶顯示裝置之陣列基板及其製造方法 - Google Patents

液晶顯示裝置之陣列基板及其製造方法 Download PDF

Info

Publication number
TWI382262B
TWI382262B TW097146462A TW97146462A TWI382262B TW I382262 B TWI382262 B TW I382262B TW 097146462 A TW097146462 A TW 097146462A TW 97146462 A TW97146462 A TW 97146462A TW I382262 B TWI382262 B TW I382262B
Authority
TW
Taiwan
Prior art keywords
pattern
layer
signal line
photoresist pattern
photoresist
Prior art date
Application number
TW097146462A
Other languages
English (en)
Other versions
TW200951592A (en
Inventor
Seok Won Kim
Won Joon Ho
Hyuk Jin Kwon
Chang Mo Yoo
Original Assignee
Lg Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd filed Critical Lg Display Co Ltd
Publication of TW200951592A publication Critical patent/TW200951592A/zh
Application granted granted Critical
Publication of TWI382262B publication Critical patent/TWI382262B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

液晶顯示裝置之陣列基板及其製造方法
本創作是有關於一種液晶顯示裝置，且特別是有關於一種具有增加開口率及亮度之陣列基板及其製造方法。
由於液晶顯示裝置(liquid crystal display，LCD)具有重量輕、體積薄、及低功率消耗等特性，因而使得液晶顯示裝置廣泛的被使用，特別是應用於電視、電腦監視器、手機顯示器、個人數位助理(personal digital assistants，PDAs)等。在目前已知的液晶顯示裝置類型中，主動式矩陣液晶顯示裝置(active matrix LCD，AM-LCD)具有複數個以矩陣形式排列的薄膜電晶體(thin film transistors，TFTs)，由於這些薄膜電晶體再顯示一動影像的高分辨率與優越的能力，使得液晶顯示裝置這個主題有重大的研究與發展。
一般來說，液晶顯示裝置經由陣列基板製程、彩色濾光片(color filter)製程、及液晶面板製程而被製造出來。於陣列基板的製程中，多個陣列元件，例如為薄膜電晶體(thin film transistor，TFT)與畫素電極，係形成於一第一基板上。於彩色濾光片的製程中，彩色濾光片與共通電極係形成於一第二基板上。於液晶面板的製程中，第一基板與第二基板係相互貼附，並灌注液晶材料於其中。
「第1圖」為習用液晶顯示裝置之分解示意圖。習用液晶顯示裝置包括有第一基板12、第二基板22、及液晶層30。第一基板12與第二基板係相互面對，而液晶層30係設置於第一基板12、第二基板22之間。
第一基板12包括有一閘極線14、一信號線16、一薄膜電晶體Tr、及一畫素電極18。具有上述元件之第一基板12被稱為陣列基板10。閘極線14及信號線16係相互交錯設置，以定義出畫素區域P。薄膜電晶體Tr係形成於閘極線14與信號線16所構成的交錯部位。畫素電極18係形成於畫素區域P中，並且連接於薄膜電晶體Tr。
第二基板22包括有一黑色矩陣(black matrix)25、一彩色濾光層26、及一共通電極28。具有上述元件之第二基板22被稱為彩色濾光片基板20。黑色矩陣25具有格子形狀，以覆蓋第一基板12之未顯示區域，例如閘極線14、信號線16、及薄膜電晶體Tr。彩色濾光層26包括有第一次彩色濾光片26a、第二次彩色濾光片26b、及第三次彩色濾光片26c，各個次彩色濾光片26a、26b、26c分別具有紅色、綠色、及藍色，並對應於各畫素區域P。共通電極28係形成於黑色矩陣25與彩色濾光層26上，並且覆蓋第二基板22的整個表面。
雖然未於圖中表示，為了防止液晶層30產生滲漏，一封裝圖案係沿著第一基板12與第二基板22的邊緣而形成。第一配向膜(alignment layer)與第二配向膜係分別形成於第一基板12與液晶層30之間，以及第二基板22與液晶層30之間。一偏光片(polarizer)係形成於第一基板12與第二基板22的外表面上。
液晶顯示裝置包括有相對於第一基板12外表面的一背光組件，以提供一光線至液晶層30。當掃描信號提供至閘極線14時，以控制薄膜電晶體Tr。一資料信號藉由信號線提供至畫素電極18時，以使一電場於畫素電極18與共通電極28之間被感應。接著，電場導致液晶開啟，以使液晶顯示裝置使用背光組件的光源而產生影像。
「第2圖」為習用液晶顯示裝置之陣列基板之畫素區域之剖面示意圖。於一基板59上形成一閘極線與一信號線79，閘極線及信號線79係相互交錯設置，以定義出畫素區域P。一閘極電極63係形成於畫素區域P中的開關區域TrA，並且連接於閘極線。一閘極絕緣層66係形成於閘極線與閘極電極63上。一半導體層76包括有一主動層67及一歐姆接觸層74，係形成於閘極絕緣層66上，並且對應於閘極電極63。源極電極82與汲極電極84係形成於歐姆接觸層74上，源極電極82係連接於信號線79，汲極電極84係與源極電極82間隔設置。閘極電極63、閘極絕緣層66、半導體層76、源極電極82、與汲極電極84於開關區域TrA內構成一薄膜電晶體Tr。一鈍化層86包括有一汲極接觸孔87，係形成於信號線79與薄膜電晶體Tr上，且汲極接觸孔87令部分汲極電極84暴露於外。畫素電極88係形成於各個畫素區域P的鈍化層86上，並且藉由汲極接觸孔87而與汲極電極84相接觸。
半導體層76突出於源極電極82與汲極電極84外，而具有超過約2公分的第一寬度A1。另外，包括有第一圖案72與第二圖案68的半導體圖案73突出於信號線79外，而具有各側皆超過約2公分的第二寬度A2。這是因為陣列基板係藉由四道光罩製程而被形成，而這四道光罩製程將於後續搭配圖式一起說明。
「第3A圖」至「第3H圖」為習知技術以四道光罩製程製造陣列基板之剖面示意圖。
如「第3A圖」所示，一第一金屬材料層形成於基板59上，第一金屬材料層藉由一第一光罩製程而被圖案化，以形成閘極線與閘極電極63，且閘極電極63係設置於開關區域TrA內。雖然未表現於圖式中，第一光罩製程之步驟包括有形成一光阻(photoresist，PR)層、以第一光罩對光阻層進行曝光、對曝光之光阻層進行顯影，以形成一光阻圖案、以光阻圖案做為一蝕刻罩對第一金屬材料層進行蝕刻，以形成閘極線與閘極電極63、以及除去光阻圖案。
如「第3B圖」所示，一閘極絕緣層66、一本質非晶矽層69、一不純物摻雜非晶矽層70、及一第二金屬材料層78係依序形成於閘極線與閘極電極63上。一光阻層係形成於第二金屬材料層78上，並藉由一第二光罩而被圖案化，以形成第一光阻圖案91a與第二光阻圖案91b。第二光罩可為一反射曝光罩或是半色調(half-tone)曝光罩。第一光阻圖案91a具有一第一厚度，並且對應於源極電極、、汲極電極、與信號線。第二光阻圖案91b具有小於第一厚度的第二厚度，並且對應於閘極電極63的中央。也就是說，第二光阻圖案91b對應於源極電極與汲極電極之間的間距。光阻層的其餘部位係完全被移除，以使第二金屬材料層78暴露於外。
如「第3C圖」所示，露出的第二金屬材料層78(於「第4C圖」中所示)以第一光阻圖案91a及第二光阻圖案91b做為蝕刻罩，並以一蝕刻劑進行濕蝕刻，以形成信號線79與金屬材料圖案80。位於信號線79與金屬材料圖案80之間的不純物摻雜非晶矽層70被曝光。第二金屬材料層78(如「第3B圖」)包括有低電阻金屬材料，舉例而言，第二金屬材料層78(如「第3B圖」)包括有銅(Cu)、銅合金(Cu alloy)、鋁(Al)、或鋁合金(Al alloy)之其中之一。當第二金屬材料層78(如「第3B圖」)包括有銅或銅合金時，第二金屬材料層78對於蝕刻劑而言，係具有相當高的蝕刻速率。因此，信號線79與金屬材料圖案80具有帶有第一光阻圖案91a的底切結構。也就是說，信號線79具有較第一光阻圖案91a更小的寬度，以及金屬材料圖案80具有較開關區域TrA內之第一光阻圖案91a與第二光阻圖案91b更小的寬度。
如「第3D圖」所示，暴露於外的不純物摻雜非晶矽層70(如「第3C圖」所示)與本質非晶矽層69(如「第3C圖」所示)，係藉由一乾蝕刻製程以第一光阻圖案91a和第二光阻圖案91b做為蝕刻罩而被移除，以形成位在金屬材料圖案80下方的一歐姆接觸圖案71與一主動層67。同時，不純物摻雜非晶矽之第一圖案72與本質非晶矽之第二圖案68係形成於信號線79的下方。第一圖案72與第二圖案68構成一半導體圖案73。由於歐姆接觸圖案71與主動層67係以第一光阻圖案91a及第二光阻圖案91b做為蝕刻罩，因此歐姆接觸圖案71與主動層67的寬度係大於金屬材料圖案80的寬度。
如「第3E圖」所示，對基板59執行一灰化製程，以移除第二光阻圖案91b，令部份金屬材料圖案80露出於外。第一光阻圖案91a的厚度被縮減，以形成一第三光阻圖案92，且第三光阻圖案92具有與第一光阻圖案91a相同的寬度。於習用技術中，位於金屬材料圖案80上的第三光阻圖案92的外端係重疊於歐姆接觸圖案71的端部，且位於信號線79上的第三光阻圖案92的外端係重疊於第一圖案72的端部。也就是說，由於灰化製程而使第三光阻圖案92具有較第一光阻圖案91a更小的寬度。於習用技術中，位於金屬材料圖案80及信號線79上的第三光阻圖案92係分別設置歐姆接觸圖案71與第一圖案72內。
如「第3F圖」所示，藉由移除第二光阻圖案91b而露出的部分金屬材料圖案80(如「第3E圖」)，係以一蝕刻劑進行濕蝕刻，以形成源極電極82與汲極電極84。源極電極82與汲極電極84係設置於歐姆接觸圖案71，並且相互間隔設置。由於金屬材料層80對於蝕刻劑而言具有相當高的蝕刻速率，源極電極82、汲極電極84、與信號線79將與第三光阻圖案92遭受一嚴重的底切效應。
如「第3G圖」所示，對位在源極電極82與汲極電極84之間的歐姆接觸圖案71的露出部位進行一濕蝕刻，以形成一位於源極電極82與汲極電極84下方的歐姆接觸層74。同時，主動層67的一部分係藉由歐姆接觸層74而露出，以定義出一通道(channel)。閘極電極63、閘極絕緣層66、包括有主動層67與歐姆接觸層74之半導體層76、源極電極82與汲極電極84構成位在開關區域TrA內的薄膜電晶體Tr。
如「第3H圖」所示，除去第三光阻圖案92(如「第3G圖」所示)。接著，藉由一第三光罩製程，以於信號線79與薄膜電晶體Tr上形成包括有汲極接觸孔87的鈍化層86。汲極接觸孔87令部份汲極電極84露出於外。藉由一第四光罩製程以於鈍化層86上形成畫素電極88，且畫素電極88藉由汲極接觸孔87而連接於汲極電極84。陣列基板藉由上述的四道光罩製程而被製造出來。
如上所述，習知技術之陣列基板中，其包括有第一圖案72與第二圖案68之半導體圖案73係位於信號線79下方，並且各邊突出於信號線79外，其突出範圍大約為2公分。由於畫素電極88與半導體圖案73以一預設距離間隔設置，開口率(aperture ratio)將因為在信號線79與畫素電極88之間的距離而縮減。因此，為了增加開口率，必須降低信號線79與畫素電極88之間的距離。
鑒於以上的問題，本發明提供一種液晶顯示裝置之陣列基板及其製造方法，藉以解決先前技術所存在的問題。
有關本發明的特徵、實作與功效，茲配合圖示作最佳實施例詳細說明如下。
根據本發明所揭露之液晶顯示裝置之陣列基板之製造方法，首先形成一閘極絕緣層、一本質非晶矽層、一不純物摻雜非晶矽層、及一金屬材料層於一基板上，並且形成一初始光阻圖案於金屬材料層上。接著，以初始光阻圖案做為蝕刻罩對金屬材料層進行蝕刻，以形成信號線與金屬材料圖案，其中初始光阻圖案係設置於信號線上。對初始光阻圖案執行一第一灰化製程，以部分移除初始光阻圖案，並形成第一灰化光阻圖案，且第一灰化光阻圖案具有較初始光阻圖案更小的寬度及厚度，以使信號線之端部藉由第一灰化光阻圖案而被暴露於外。接著，以信號線做為蝕刻罩對本質非晶矽層及不純物摻雜非晶矽層進行第一乾蝕刻製程，以形成位在信號線下方之第一圖案與第二圖案。接著蝕刻部分的金屬材料圖案，以於基板上形成一源極電極及一汲極電極。移除第一灰化光阻圖案，接著形成一鈍化層於源極電極、汲極電極及信號線上，接著形成一畫素電極於鈍化層上。
本發明之另一種液晶顯示裝置之陣列基板之製造方法，係形成一閘極線與一閘極電極於一基板上，且閘極電極係連接於閘極線。接著，依序形成一閘極絕緣層、一本質非晶矽層、一不純物摻雜非晶矽層、及一金屬材料層於該閘極線與該閘極電極上。形成複數個第一光阻圖案及一第二光阻圖案於金屬材料層上，且第二光阻圖案具有較第一光阻圖案更小的厚度。以第一光阻圖案與第二光阻圖案做為蝕刻罩對金屬材料層進行蝕刻，以形成一信號線與一金屬材料圖案，且金屬材料圖案係對應於閘極電極，其中第二光阻圖案與其中二鄰接於第二光阻圖案二側的第一光阻圖案係設置在金屬材料圖案上，其中一第一光阻圖案係設置於信號線上，且金屬材料圖案與信號線分別具有帶有第一光阻圖案的底切結構。接著，對第一光阻圖案與第二光阻圖案執行一第一灰化製程，以部分移除第一光阻圖案及完全移除第二光阻圖案，以形成複數個第三光阻圖案，且各個第三光阻圖案具有較各第一光阻圖案更小的寬度及厚度，以使信號線之端部、金屬材料圖案、及金屬材料圖案的中央部位藉由第三光阻圖案而暴露於外。以金屬材料圖案與信號線做為蝕刻罩對本質非晶矽層及不純物摻雜非晶矽層進行第一乾蝕刻製程，以形成位在金屬材料圖案下方的一歐姆接觸圖案及一主動層，以及位在信號線下方的第一圖案與第二圖案，其中歐姆接觸圖案及主動層分別具有與金屬材料圖案相同的面積與形狀，並且完全重疊於金屬材料圖案，且第一圖案與第二圖案分別具有與信號線相同的面積與形狀，並完全重疊於信號線。接著，以第三光阻圖案對金屬材料圖案之中央進行蝕刻並加以暴露，以形成連接於信號線的源極電極及與源極電極間隔設置的汲極電極，其中源極電極、汲極電極、與信號線分別具有一帶有第三光阻圖案的底切結構。接著，以第三光阻圖案做為蝕刻罩對歐姆接觸圖案進行蝕刻，以形成一歐姆接觸層。完全移除第三光阻圖案，接著於源極電極、汲極電極、及信號線上形成一鈍化層，其中鈍化層包括有一汲極接觸孔，以暴露出汲極電極。接著，形成一畫素電極於鈍化層上，其畫素電極藉由汲極接觸孔而與汲極電極相連接。
本發明所揭露之液晶顯示裝置之陣列基板包括有一閘極線，設置於基板上、一閘極絕緣層，設置於閘極線上、一信號線，設置於閘極電極上方並橫穿過閘極線、一薄膜電晶體，連接於閘極線與信號線，並且包括有位於閘極線下方的閘極電極、位於閘極電極上的主動層、位於主動層上的歐姆接觸層、及位於歐姆接觸層上的源極電極與汲極電極，其中閘極電極係連接於閘極線，且源極電極係連接於信號線，並且源極電極與汲極電極係間隔設置、一第一圖案，具有與主動層相同之材質，並且設置於閘極絕緣層上、一第二圖案，具有與歐姆接觸層相同之材質，並且設置於位在信號線下方的第一圖案上、一鈍化層，設置於薄膜電晶體上，並且包括有一汲極接觸孔，以暴露出汲極電極、以及一畫素電極，設置於鈍化層上，且畫素電極藉由汲極接觸孔而與汲極電極相連接。其中，第二圖案具有較第一圖案更小且較信號線更大的寬度，且第一圖案、第二圖案、及信號線共同具有一階梯形狀。
以上的關於本創作內容的說明及以下的實施方式的說明係用以示範與解釋本創作的精神與原理，並且提供本創作的專利申請範圍更進一步的解釋。
為使對本發明的目的、構造、特徵、及其功能有進一步的瞭解，茲配合實施例詳細說明如下。
「第4A圖」至「第4J圖」為本發明之陣列基板之製造程序之剖面示意圖。一薄膜電晶體(thin film transistor，TFT)的區域在一畫素區域P中被形成，以定義為一開關區域TrA。
如「第4A圖」所示，一第一金屬材料層形成於基板101上，第一金屬材料層藉由一第一光罩製程而被圖案化，以形成閘極線與閘極電極105，且閘極電極105係設置於開關區域TrA內。雖然未表現於圖式中，第一光罩製程之步驟包括有形成一光阻(photoresist，PR)層、以第一光罩對光阻層進行曝光、對曝光之光阻層進行顯影，以形成一光阻圖案、以光阻圖案做為一蝕刻罩對第一金屬材料層進行蝕刻，以形成閘極線與閘極電極105、以及除去光阻圖案。第一金屬材料層係為一複合層結構。在本發明之實施例中，閘極線與閘極電極105分別為複合層結構。
如「第4B圖」所示，一無機絕緣材料，例如為氧化矽(SiO2)及氮化矽(SiNx)，係沉積於具有閘極線與閘極電極105之基板101上，以形成一閘極絕緣層110。一本質非晶矽層115、一不純物摻雜非晶矽層120、及一第二金屬材料層125係依序形成於閘極絕緣層110上。本質非晶矽層115包括有本質非晶矽，且不純物摻雜非晶矽層120包括有不純物摻雜非晶矽。第二金屬材料層125包括有銅(Cu)、銅合金(Cu alloy)、鋁(Al)、或鋁合金(Al alloy)之其中之一。接著，於第二金屬材料層125上形成一光阻層180。若是部分光阻層180係藉由光照射而被移除，此一類型的光阻層180稱為正型光阻(positive type PR)。反之，負型光阻層(negative type PR)具有相反性質。於本實施例中，光罩之傳送區域與阻擋區域的位置可被調換並可獲得相同的結果。
接著，具有傳送區域TA、阻擋區域BA、及半傳送區域HTA的第二光罩190係設置於光阻層180上方。傳送區域TA具有相當高的透光率，因此光線穿透過傳送區域TA時可完全改變光阻層180的化學性質。阻擋區域BA可完全遮蔽光線。半傳送區域HTA具有狹縫結構或是半傳送膜，以降低穿透過半傳送區域HTA之光線的強度或是透射率。因此，半傳送區域HTA的透光率低於傳送區域TA的透光率，但高於阻擋區域BA的透光率。半傳送區域HTA與鄰接於半傳送區域HTA兩側的阻擋區域BA係對應於開關區域TrA。也就是說，半傳送區域HTA係對應於閘極電極105的中央。阻擋區域BA係對應於源極電極與汲極電極所形成的部位，將於後文中描述。另外，阻擋區域BA對應於信號線所形成的部位，將於後文中描述。傳送區域TA則對應於其餘部位。光阻層180藉由光線穿過第二光罩190而被曝光，光阻層180根據第二光罩190之結構而選擇性的被移除。
如「第4C圖」所示，光阻層180(於「第4B圖」中所示)被顯影，以於第二金屬材料層125上形成第一光阻圖案181a與第二光阻圖案181b。第一光阻圖案181a具有一第一厚度，並且對應於源極電極、汲極電極、與信號線。第二光阻圖案181b具有小於第一厚度的第二厚度，並且對應於閘極電極105的中央。也就是說，第二光阻圖案181b對應於源極電極與汲極電極之間的間距。光阻層180(於「第4B圖」中所示)之對應於傳送區域TA的其餘部位係完全的被移除，以使第二金屬材料層125暴露於外。
如「第4D圖」所示，露出的第二金屬材料層125(於「第4C圖」中所示)以第一光阻圖案181a及第二光阻圖案181b做為蝕刻罩，並以一蝕刻劑進行濕蝕刻，以形成信號線127與金屬材料圖案130。金屬材料圖案130係設置於開關區域TrA內，並且連接於信號線127。位於信號線127與金屬材料圖案130之間的不純物摻雜非晶矽層120被曝光。當第二金屬材料層125(如「第4C圖」)包括有銅或銅合金時，第二金屬材料層125對於蝕刻劑而言，係具有相當高的蝕刻速率。因此，信號線127與金屬材料圖案130具有帶有第一光阻圖案181a的底切結構。也就是說，信號線127具有較位於信號線127上之第一光阻圖案181a更小的寬度，以及金屬材料圖案130具有較開關區域TrA內之第一光阻圖案181a與第二光阻圖案181b更小的寬度。
如「第4E圖」所示，對包含有第一光阻圖案181a與第二光阻圖案181b的基板101執行一第一灰化製程，以形成信號線127與金屬材料圖案130，且第一灰化製程具有等向特性。藉由第一灰化製程，不僅是第二光阻圖案181b被移除，而且第一光阻圖案181a的寬度亦被縮減。
第二光阻圖案181b藉由第一灰化製程而被移除，以使部分金屬材料圖案130暴露於外。同時，第一光阻圖案181a的寬度與厚度被縮減，以於金屬材料圖案130及信號線127上形成第三光阻圖案183。由於第三光阻圖案183具有較第一光阻圖案181a更小的寬度，因此露出金屬材料圖案130的兩端。另外，信號線127之兩端亦被露出。也就是說，信號線127於第一灰化製程後，其具有較第三光阻圖案183更大的寬度。
本發明之第一灰化製程相較於習用灰化製程，其具有較短的處理時間，如「第3E圖」所示。可增加提供至灰化製程腔室的電力，以縮短製程處理時間。習用之灰化製程中，閘極絕緣層66(如「第3E圖」所示)被暴露，以移除第二光阻圖案91b(如「第3E圖」所示)。閘極絕緣層之材料，例如為氧化矽或是氮化矽材料，具有薄弱的靜電性質。因此，若是灰化製程具有增加後的電力，閘極絕緣層將被破壞，以使閘極絕緣層之絕緣性質造成不利的影響。由於閘極絕緣層被破壞，因此產生閘極線與信號線之間、閘極電極與金屬材料圖案之間的短路。由於灰化製程之電力可被控制，因此將不會產生上述的問題，並可縮減製程時間。
然而，本發明之閘極絕緣層110於第一灰化製程中係被不純物摻雜非晶矽層120所覆蓋。由於不純物摻雜非晶矽層120具有較閘極絕緣層110更高的導電率，因此若是第一灰化製程提供增強後的電力，並不會對不純物摻雜非晶矽層120造成傷害。因此，具有增強電力之第一灰化製程可縮短製程時間。
如「第4F圖」所示，位於信號線127與金屬材料圖案130之間的不純物摻雜非晶矽層120之露出部位(如「第4E圖」所示)，以及金屬材料圖案130與位在露出之不純物摻雜非晶矽層120下方的部分本質非晶矽層115(如「第4E圖」所示)，係藉由一第一乾蝕刻製程以金屬材料圖案130和信號線127做為蝕刻罩而被移除，以令不純物摻雜非晶矽層120形成一歐姆接觸圖案121，以及令本質非晶矽層115形成一主動層116。歐姆接觸圖案121與主動層116分別具有與金屬材料圖案130相同的面積與形狀，並且與金屬材料圖案130完全重疊。也就是說，歐姆接觸圖案121與主動層116在這個階段中分別具有與金屬材料圖案130相同的端線。
另外，具有來自不純物摻雜非晶矽層120之第一圖案122及來自本質非晶矽層115之第二圖案的半導體圖案124，係形成於信號線127的下方。半導體圖案124具有與信號線127相同的面積與形狀，並且與信號線127完全重疊。也就是說，半導體圖案124在這個階段中分別具有與信號線127相同的端線。
如「第4G圖」所示，位在第三光阻圖案183之間的金屬材料圖案130之露出部位(如「第4F圖」所示)，係藉由一濕蝕刻製程而被圖案化，以形成源極電極133與汲極電極135。源極電極133係連接於信號線127，汲極電極135係與源極電極133間隔設置。當信號線127與金屬材料圖案130(如「第4F圖」所示)包括有銅或銅合金時，信號線127與金屬材料圖案130對於蝕刻劑而言，係具有相當高的蝕刻速率。因此，信號線127、源極電極133、與汲極電極135分別具有帶有第三光阻圖案183的底切結構。
另一方面，再次參閱「第4F圖」，於第一乾蝕刻製程中，有可能對金屬材料圖案130造成傷害。於本發明之實施例，經由「第4G圖」所示之濕蝕刻製程，一個不希望得到的曝影將形成於金屬材料圖案130中。因此，雖然並未於圖中表示，於第一乾蝕刻製程後，第三光阻圖案183之寬度藉由具有等向特性之第二灰化製程而被縮減，以使金屬材料圖案130(如「第4F圖」所示)所露出之寬度將增加，以防止經由「第4G圖」所示之濕蝕刻製程後，其金屬材料圖案130內產生不希望得到的曝影，第二灰化製程可被省去。
如「第4H圖」所示，歐姆接觸圖案121之露出部位(如「第4G圖」所示)藉由位在源極電極133與汲極電極135之間的間距，以一第二乾蝕刻製程而被移除，以形成一歐姆接觸層123，並且露出部分主動層116。由於第二乾蝕刻製程係使用第三光阻圖案183做為蝕刻罩，突出於第三光阻圖案183一側之部分歐姆接觸圖案121與突出於第三光阻圖案183一側之半導體圖案124之部分第一圖案122一併被移除。閘極電極105、閘極絕緣層110、具有主動層116與歐姆接觸層123之半導體層126、源極電極133、與汲極電極135構成位在開關區域TrA內的薄膜電晶體Tr。
於本發明之實施例中，第二圖案117、第一圖案122、與信號線127係堆疊於閘極絕緣層110上。第一圖案122具有較第二圖案117更小的寬度，且第一圖案122具有較信號線127更大的寬度。因此，第二圖案117、第一圖案122、及信號線127具有一類似階梯的形狀，如「第4H圖」所示。也就是說，第二圖案117、第一圖案122、及信號線127共同具有一階梯形狀。位在信號線127下方之本質非晶矽之第二圖案117具有一突出於信號線127外的寬度，此一寬度約為1.5公分至1.8公分。由於第二圖案117、第一圖案122、及信號線127具有類似階梯的形狀，不純物摻雜非晶矽之第一圖案122具有一突出於信號線127外的寬度，其寬度係小於第二圖案117之突出寬度。本發明所揭露第二圖案117之突出於信號線127外的寬度，其係小於習用第一圖案72之突出於信號線79外約2公分的寬度。
類似的，主動層116、歐姆接觸層123、源極電極133、與汲極電極135具有形成於開關區域TrA內的類似階梯形狀。更詳細的說，位於主動層116上之源極電極133與歐姆接觸層123之一部位共同形成類似階梯形狀或是階梯形狀，且位於主動層116上之汲極電極135與歐姆接觸層123之另一部位共同形成類似階梯形狀或是階梯形狀。主動層116具有一突出於源極電極133與汲極電極135外的寬度，此一寬度約為1.5公分至1.8公分。另外，由於歐姆接觸層123、源極電極133、與汲極電極135具有類似階梯形狀或是階梯形狀，歐姆接觸層123具有一突出於源極電極133與汲極電極135外的寬度，其寬度係小於主動層116之突出寬度。
另一方面，雖然未於圖中表示，於第二乾蝕刻製程之前，可對包括有源極電極與汲極電極之基板執行一具有等向特性之第三灰化製程，以縮減第三光阻圖案之寬度。結果，信號線的端部、源極電極、與汲極電極藉由第三光阻圖案而露出於外。接著，歐姆接觸圖案之露出部位藉由位在源極電極與汲極電極之間的間距，以及突出於源極電極與汲極電極之歐姆接觸圖案的突出部 位，係藉由一第二乾蝕刻製程而被移除，以形成一歐姆接觸曾與主動層之曝光部位。因此，歐姆接觸層具有與源極電極及汲極電極相同的面積與形狀。歐姆接觸層完全覆蓋於源極電極與汲極電極。因此，只有主動層具有突出於源極電極與汲極電極的突出寬度，其寬度約為1.5公分至1.8公分。同時，突出於信號線外之半導體圖案之第一圖案的突出部位藉由第二乾蝕刻製程而被移除。因此，位在信號線下方之半導體圖案的第一圖案具有與信號線相同的面積與形狀。半導體圖案之第一圖案完全覆蓋住信號線。因此，只有位在信號線下方之本質非晶矽的第二圖案具有突出於信號線外的突出寬度，其寬度約為1.5公分至1.8公分。
接著，於「第4I圖」中，藉由對包括有源極電極133、汲極電極135、與位在源極電極133與汲極電極135下方的歐姆接觸層123之基板101施以一去光阻製程(stripping process)，以移除第三光阻圖案183(如「第4H圖」所示)。接著，藉由沉積一無機絕緣材料，例如為氧化矽(SiO2)及氮化矽(SiNx)，而於源極電極133、汲極電極135、與信號線127上形成一鈍化層140。鈍化層140藉由一光罩製程而被圖案化，以形成一汲極接觸孔143，以暴露出部分汲極電極135。
接下來，於「第4J圖」中，藉由沉積一透明導電材料，例如為氧化銦錫(indium-tin-oxide，ITO)或是一氧化銦鋅(indium-zinc-oxide，IZO)，而於鈍化層140上形成一透明導電材 料層。透明導電材料層藉由一光罩製程而被圖案化，以於各畫素區域P內分別形成一畫素電極150。畫素電極150藉由汲極接觸孔143而與汲極電極135相接觸。畫素電極150可重疊於先前的閘極線相重疊，以形成一儲存電容(storage capacitor)。
與習用之陣列基板59(如「第2圖」所示)相較之下，本發明之陣列基板101的半導體層126於源極電極133與汲極電極135外，係具有減少的突出寬度B1。並且，半導體圖案124於信號線127外，係具有減少的突出寬度B2。
再次參閱「第2圖」所示之習用陣列基板，主動層67與歐姆接觸層74皆突出於源極電極82與汲極電極84外，而具有約2公分至2.5公分的第一寬度A1。本質非晶矽之第二圖案68與不純物摻雜非晶矽之第一圖案72亦皆突出於信號線79外，而具有約2公分至2.5公分的第二寬度A2。另一方面，請再次參閱「第4J圖」所示之本案的陣列基板，其主動層116突出於源極電極133與汲極電極135外，而具有約1.5公分至1.8公分的寬度B1。本質非晶矽之第二圖案117突出於信號線127外，而具有約1.5公分至1.8公分的突出寬度B2。也就是說，本發明之陣列基板的主動層116與第二圖案117具有分別自源極電極133、汲極電極135、與信號線79暴露的部位，且其暴露的部位係小於習用之陣列基板。因此，信號線127與畫素電極150之間的距離可被縮減，以使得開口率得以提高。
於習用源極電極與汲極電極的製造過程中，其乾蝕刻製程與灰化製程將產生缺點。再次參閱「第3C圖」及「第3F圖」所示，於對具有銅或銅合金之第二金屬材料層78施以一濕蝕刻製程，以形成信號線79與金屬材料圖案80之步驟後，乾蝕刻製程係用以形成主動層67與第二圖案68。於上述製程中，主動層67與第二圖案68分別具有未變化的寬度。然而，如「第3F圖」所示，信號線79與金屬材料圖案80藉由一濕蝕刻製程而被蝕刻，主動層67與第二圖案68之突出部位因而增加。
另一方面，請參閱「第4E圖」所示之本發明之陣列基板的製造過程。於濕蝕刻製程，以形成信號線127與金屬材料圖案130之步驟後，以及於第一乾蝕刻製程，以形成主動層116、歐姆接觸圖案121、第一圖案122、及第二圖案117之步驟之前，第一灰化製程用以移除第二光阻圖案181b及形成第三光阻圖案183。藉由第一灰化製程，不僅是第一光阻圖案181a之後度與寬度被縮減，以使第三光阻圖案183較第一光阻圖案181a具有更小的厚度與寬度。因此，如「第4F圖」所示，於對基板101執行第一濕蝕刻製程候，主動層將不突出於金屬材料圖案130之外。並且，半導體圖案124之第二圖案117不突出於信號線127之外。因此，如「第4J圖」所示，源極電極133與汲極電極135外之主動層116的突出寬度B1，以及信號線127外之第二圖案117的突出寬度係為最小。
本發明之陣列基板，由於位在信號線下方的半導體圖案之突出寬度為最小，因此位於信號線127與畫素電極150之間的距離可被縮減。結果，包括有本發明實施例之陣列基板的液晶顯示裝置將增加開口率(aperture ratio)及亮度。
雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10．．．陣列基板
12．．．第一基板
14．．．閘極線
16．．．信號線
18．．．畫素電極
20．．．彩色濾光片基板
22．．．第二基板
25．．．黑色矩陣
26．．．彩色濾光層
26a．．．第一次彩色濾光片
26b．．．第二次彩色濾光片
26c．．．第三次彩色濾光片
28．．．共通電極
30．．．液晶層
59．．．基板
63．．．閘極電極
66．．．閘極絕緣層
67．．．主動層
68．．．第二圖案
69．．．本質非晶矽層
70．．．不純物摻雜非晶矽層
71．．．歐姆接觸圖案
72．．．第一圖案
73．．．半導體圖案
74．．．歐姆接觸層
76．．．半導體層
78．．．第二金屬材料層
79．．．信號線
80．．．金屬材料圖案
82．．．源極電極
84．．．汲極電極
86．．．鈍化層
87．．．汲極接觸孔
88．．．畫素電極
91a．．．第一光阻圖案
91b．．．第二光阻圖案
92．．．第三光阻圖案
101．．．基板
105．．．閘極電極
110．．．閘極絕緣層
115．．．本質非晶矽層
116．．．主動層
117．．．第二圖案
120．．．不純物摻雜非晶矽層
121．．．歐姆接觸圖案
122．．．第一圖案
123．．．歐姆接觸層
124．．．半導體圖案
125．．．第二金屬材料層
126．．．半導體層
127．．．信號線
130．．．金屬材料圖案
133．．．源極電極
135．．．汲極電極
140．．．鈍化層
143．．．汲極接觸孔
150．．．畫素電極
180．．．光阻層
181a．．．第一光阻圖案
181b．．．第二光阻圖案
183．．．第三光阻圖案
190．．．第二光罩
A1．．．第一寬度
A2．．．第二寬度
B1．．．突出寬度
B2．．．突出寬度
P．．．畫素區域
TA．．．傳送區域
BA‧‧‧阻擋區域
HTA‧‧‧半傳送區域
Tr‧‧‧薄膜電晶體
TrA‧‧‧開關區域
第1圖為習知技術之液晶顯示裝置之分解示意圖；
第2圖為習知技術之液晶顯示裝置之陣列基板之一畫素區域之剖面示意圖；
第3A圖至第3H圖為習知技術以四道光罩製程製造陣列基板之剖面示意圖；以及
第4A圖至第4J圖為本發明之陣列基板之製造程序之剖面示意圖。
101．．．基板
105．．．閘極電極
110．．．閘極絕緣層
115．．．本質非晶矽層
116．．．主動層
117．．．第二圖案
122．．．第一圖案
123．．．歐姆接觸層
124．．．半導體圖案
126．．．半導體層
127．．．信號線
133．．．源極電極
135．．．汲極電極
140．．．鈍化層
143．．．汲極接觸孔
150．．．畫素電極
B1．．．突出寬度
B2．．．突出寬度
P．．．畫素區域
Tr．．．薄膜電晶體
TrA．．．開關區域

Claims (20)

  1. 一種液晶顯示裝置之陣列基板的信號線之製造方法，該製造方法包括以下步驟：形成一閘極絕緣層、一本質非晶矽層、一不純物摻雜非晶矽層、及一金屬材料層於一基板上；形成一初始光阻圖案於該金屬材料層上；以該初始光阻圖案做為一蝕刻罩對該金屬材料層進行蝕刻，以形成一信號線與一金屬材料圖案，其中該初始光阻圖案係設置於該信號線上；對該初始光阻圖案執行一第一灰化製程，以部分移除該初始光阻圖案，以形成一第一灰化光阻圖案，且該第一灰化光阻圖案具有較該初始光阻圖案更小的寬度及厚度，以令該信號線之複數個端部藉由該第一灰化光阻圖案而被暴露；以該信號線做為一蝕刻罩對該本質非晶矽層及該不純物摻雜非晶矽層進行一第一乾蝕刻製程，以在該第一灰化製程之後於該信號線下方形成一第一圖案與一第二圖案；蝕刻部分該金屬材料圖案，以於該基板上形成一源極電極及一汲極電極；移除該第一灰化光阻圖案；形成一鈍化層於該源極電極、該汲極電極及該信號線上；以及形成一畫素電極於該鈍化層上。
  2. 如請求項1所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中於蝕刻該本質非晶矽層及該不純物摻雜非晶矽層之步驟之後，更包括有執行一第二灰化製程，以移除部分該第一灰化圖案，以形成一第二灰化光阻圖案，且該第二灰化光阻圖案具有較該第一灰化光阻圖案更小的寬度。
  3. 如請求項2所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中於蝕刻該金屬材料層以形成該源極電極及該汲極電極之步驟之前，更包括有執行一第三灰化製程，以移除部分該第二灰化圖案，以形成一第三灰化光阻圖案，且該第三灰化光阻圖案具有較該第二灰化光阻圖案更小的寬度。
  4. 如請求項1所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中該金屬材料層包含有銅或銅合金。
  5. 如請求項1所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中於該第一灰化製程中，該不純物摻雜非晶矽層與該本質非晶矽層堆疊於該閘極絕緣層上。
  6. 如請求項1所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中形成該畫素電極之步驟包括有：沉積一氧化銦錫(ITO)或是一氧化銦鋅(IZO)，以形成一透明導電材料層於該鈍化層上；以及圖案化該透明導電材料層，以形成該畫素電極。
  7. 如請求項1所述之液晶顯示裝置之陣列基板的信號線之製造方法，其中形成該閘極絕緣層之步驟與形成該鈍化層之步驟的其中之一包括有沉積氮化矽或氧化矽之步驟。
  8. 一種液晶顯示裝置之陣列基板之製造方法，包括以下步驟：形成一閘極線及一閘極電極於一基板上，且該閘極電極係連接於該閘極線；形成一閘極絕緣層、一本質非晶矽層、一不純物摻雜非晶矽層、及一金屬材料層於該閘極線與該閘極電極上；形成複數個第一光阻圖案及一第二光阻圖案於該金屬材料層上，且該第二光阻圖案具有較各該第一光阻圖案更小的厚度；以該第一光阻圖案與該第二光阻圖案做為一蝕刻罩對該金屬材料層進行蝕刻，以形成一信號線與一金屬材料圖案，且該金屬材料圖案係對應於該閘極電極，其中該第二光阻圖案與其中二鄰接於該第二光阻圖案二側之該第一光阻圖案係設置在該金屬材料圖案上，且其中一該第一光阻圖案係設置於該信號線上，且該金屬材料圖案與該信號線分別具有帶有該第一光阻圖案的一底切結構；對該等第一光阻圖案與該二光阻圖案執行一第一灰化製程，以移除部分該等第一光阻圖案及移除該第二光阻圖案，以形成複數個第三光阻圖案，且各該第三光阻圖案具有較各該第一光阻圖案更小的寬度及厚度，以令該信號線之複數個端部、該金屬材料圖案、及該金屬材料圖案之中央部位藉由該第三光阻圖案而被暴露；以該金屬材料圖案及該信號線做為一蝕刻罩對該本質非晶矽層及該不純物摻雜非晶矽層進行一第一乾蝕刻製程，以形成位於該金屬材料圖案下方之一歐姆接觸圖案及一主動層，以及位於該信號線下方之一第一圖案與一第二圖案，其中該歐姆接觸圖案與該主動層分別具有與該金屬材料圖案相同的面積與形狀，並且重疊於該金屬材料圖案，且該第一圖案與該第二圖案分別具有與該信號線相同的面積與形狀，並且重疊於該信號線；以該第三光阻圖案對該金屬材料圖案之中央進行蝕刻並被暴露，以形成一源極電極與一汲極電極，且該汲極電極係與該源極電極間隔設置，其中該源極電極、該汲極電極、與該信號線分別具有帶有該第三光阻圖案的一底切結構；以該第三光阻圖案做為一蝕刻罩對該歐姆接觸圖案進行蝕刻，以形成一歐姆接觸層；移除該第三光阻圖案；形成一鈍化層於該源極電極、該汲極電極、及該信號線上，該鈍化層包括有一汲極接觸孔，以暴露出該汲極電極；以及形成一畫素電極於該鈍化層上。
  9. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中該金屬材料層包含有銅或銅合金。
  10. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中於蝕刻該本質非晶矽層及該不純物摻雜非晶矽層之步驟之後，更包括有執行一第二灰化製程，以增加該信號線之複數個端部及藉由該第三光阻圖案所暴露之該金屬材料圖案的寬度。
  11. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中於蝕刻該金屬材料圖案之中央之步驟之前，更包括有執行一第三灰化製程，以降低該第三光阻圖案之寬度，並且藉由該第三光阻圖案而暴露出該源極電極、該汲極電極、與該信號線之端部。
  12. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中該第一灰化製程具有一等向特性。
  13. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中於蝕刻該歐姆接觸圖案之步驟中，位在該信號線下方之該第一圖案以該第三光阻圖案做為一蝕刻罩而被蝕刻，以使該第一圖案具有較該第二圖案更小的寬度，以及具有較該信號線更大的寬度，其中該第一圖案、該第二圖案、及該信號線共同形成一階梯形狀。
  14. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中形成該等第一光阻圖案及該第二光阻圖案之步驟包括有：形成一光阻層於該金屬材料層上；設置一光罩於該光阻層上方，且該光罩具有一傳送區域、一阻擋區域、及一半傳送區域；以及藉由該光罩以曝光及顯影該光阻層，以形成該等第一光阻圖案及該第二光阻圖案，其中各該第一光阻圖案係對應於該傳送區域或該阻擋區域，且該第二光阻圖案矽對應於該半傳送區域；其中，該傳送區域之透光率係高於該半傳送區域之透光率，而該阻擋區域不具有透光率。
  15. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中於該第一灰化製程中，該不純物摻雜非晶矽層與該本質非晶矽層堆疊於該閘極絕緣層上。
  16. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中形成該畫素電極之步驟包括有：沉積一氧化銦錫(ITO)或是一氧化銦鋅(IZO)，以形成一透明導電材料層於該鈍化層上；以及圖案化該透明導電材料層，以形成該畫素電極。
  17. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中形成該閘極絕緣層之步驟與形成該鈍化層之步驟的其中之一包括有沉積氮化矽或氧化矽之步驟。
  18. 如請求項8所述之液晶顯示裝置之陣列基板之製造方法，其中該源極電極與該歐姆接觸層之一部位於該主動層上共同形成一階梯形狀，且該汲極電極與該歐姆接觸層之另一部位於該主動層上共同形成一階梯形狀。
  19. 一種液晶顯示裝置之陣列基板，包括有：一閘極線，設置於一基板上；一閘極絕緣層，設置於該閘極線上；一信號線，設置於一閘極電極上方並橫穿過該閘極線；一薄膜電晶體，連接於該閘極線與該信號線，且該薄膜電晶體包括有位於該閘極線下方之該閘極電極、位於該閘極電極上之一主動層、位於該主動層上之一歐姆接觸層、及位於該歐姆接觸層上之一源極電極與一汲極電極，其中該閘極電極係連接於該閘極線，且該源極電極係連接於該信號線，並且該汲極電極係與該源極電極間隔設置；一第二圖案，具有與該主動層相同之材質，並且設置於該閘極絕緣層上；一第一圖案，具有與該歐姆接觸層相同之材質，並且設置於位在該信號線下方之該第二圖案上；一鈍化層，設置於該薄膜電晶體上，且該鈍化層具有一汲極接觸孔，以暴露出該汲極電極；以及一畫素電極，設置於該鈍化層上，且該畫素電極藉由該汲極接觸孔而與該汲極電極相連接；其中，該第一圖案具有較該第二圖案更小的寬度，且該第一圖案具有較該信號線更大的寬度，且該第一圖案、該第二圖案、及該信號線共同具有一階梯形狀。
  20. 如請求項19所述之液晶顯示裝置之陣列基板，其中位於該主動層上之該源極電極與該歐姆接觸層之一部位共同形成一階梯形狀，且位於該主動層上之該汲極電極與該歐姆接觸層之另一部位共同形成一階梯形狀。
TW097146462A 2008-06-02 2008-11-28 液晶顯示裝置之陣列基板及其製造方法 TWI382262B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051643A KR101253497B1 (ko) 2008-06-02 2008-06-02 액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
TW200951592A TW200951592A (en) 2009-12-16
TWI382262B true TWI382262B (zh) 2013-01-11

Family

ID=41378658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146462A TWI382262B (zh) 2008-06-02 2008-11-28 液晶顯示裝置之陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US8183070B2 (zh)
KR (1) KR101253497B1 (zh)
CN (1) CN101598876B (zh)
TW (1) TWI382262B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102237305B (zh) 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN101957515A (zh) * 2010-09-04 2011-01-26 福建华映显示科技有限公司 半穿透半反射式液晶显示面板及其制作方法
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
TWI459477B (zh) * 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
TWI460771B (zh) * 2011-12-08 2014-11-11 Innolux Corp 觸控面板及其形成方法與顯示系統
KR20130066247A (ko) 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101881857B1 (ko) 2012-08-27 2018-08-24 삼성전자주식회사 계단형 패턴 형성 방법
KR102084397B1 (ko) * 2013-11-04 2020-03-04 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN104330911B (zh) * 2014-11-14 2017-11-14 合肥京东方光电科技有限公司 一种显示面板及其制作方法、显示装置
CN105093667A (zh) * 2015-09-25 2015-11-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109390413B (zh) 2018-10-29 2021-04-30 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN111952246A (zh) * 2020-08-19 2020-11-17 惠科股份有限公司 阵列基板的制造方法
CN117377903A (zh) * 2021-11-30 2024-01-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189678A1 (en) * 2002-04-08 2003-10-09 Lg.Philips Lcd Co., Ltd Array substrate for liquid crystal display device and manufacturing method thereof
TW200500763A (en) * 2002-08-27 2005-01-01 Samsung Electronics Co Ltd Thin film transistor array panel and manufacturing method thereof
TWI246774B (en) * 2003-11-04 2006-01-01 Lg Philips Lcd Co Ltd Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
TW200634382A (en) * 2005-03-31 2006-10-01 Lg Philips Lcd Co Ltd Liquid crystal display device and method of fabricating the same
US20070013078A1 (en) * 2005-07-15 2007-01-18 Je-Hun Lee Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US20080017862A1 (en) * 2006-07-20 2008-01-24 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same
US7352004B2 (en) * 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087750B1 (ko) * 2004-11-29 2011-11-30 엘지디스플레이 주식회사 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189678A1 (en) * 2002-04-08 2003-10-09 Lg.Philips Lcd Co., Ltd Array substrate for liquid crystal display device and manufacturing method thereof
TW200500763A (en) * 2002-08-27 2005-01-01 Samsung Electronics Co Ltd Thin film transistor array panel and manufacturing method thereof
TWI246774B (en) * 2003-11-04 2006-01-01 Lg Philips Lcd Co Ltd Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US7352004B2 (en) * 2004-10-26 2008-04-01 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
TW200634382A (en) * 2005-03-31 2006-10-01 Lg Philips Lcd Co Ltd Liquid crystal display device and method of fabricating the same
US20070013078A1 (en) * 2005-07-15 2007-01-18 Je-Hun Lee Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US20080017862A1 (en) * 2006-07-20 2008-01-24 Samsung Electronics Co., Ltd. Array substrate, display device having the same and method of manufacturing the same

Also Published As

Publication number Publication date
US20090294781A1 (en) 2009-12-03
CN101598876B (zh) 2011-04-06
KR101253497B1 (ko) 2013-04-11
TW200951592A (en) 2009-12-16
CN101598876A (zh) 2009-12-09
KR20090125500A (ko) 2009-12-07
US8183070B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
TWI382262B (zh) 液晶顯示裝置之陣列基板及其製造方法
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101942982B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US7855033B2 (en) Photo mask and method of fabricating array substrate for liquid crystal display device using the same
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
US8237903B2 (en) Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US9018687B2 (en) Pixel structure and fabricating method thereof
KR100940569B1 (ko) 박막 트랜지스터 기판
KR20070045751A (ko) 포토 마스크
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
CN118363220B (zh) 阵列基板及其制备方法、显示面板
KR101336086B1 (ko) 액정표시장치의 어레이 기판의 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR102131191B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102156346B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR100940568B1 (ko) 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판
KR101006433B1 (ko) 액정 표시 장치 및 그에 사용되는 기판