KR101336086B1 - 액정표시장치의 어레이 기판의 제조방법 - Google Patents
액정표시장치의 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR101336086B1 KR101336086B1 KR1020070021774A KR20070021774A KR101336086B1 KR 101336086 B1 KR101336086 B1 KR 101336086B1 KR 1020070021774 A KR1020070021774 A KR 1020070021774A KR 20070021774 A KR20070021774 A KR 20070021774A KR 101336086 B1 KR101336086 B1 KR 101336086B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- photoresist pattern
- pattern
- forming
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 147
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 50
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000002918 Fraxinus excelsior Nutrition 0.000 description 1
- 239000002956 ash Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 채널영역을 보호하는 보호층을 리프트 오프방법을 이용하여 패터닝하는 것에 의해 마스크의 수를 감소시키는 액정표시장치의 어레이 기판의 제조방법에 관한 것으로, 기판 상에 제 1 전도층을 형성하고 제 1 마스크를 사용하여 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선을 포함한 상기 기판 상에 반도체층과 상기 반도체층 상에 제 2 전도층을 형성하는 단계; 상기 반도체층과 상기 제 2 전도층을 제 2 마스크를 이용하여 식각하여 액티브층과 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 상기 드레인전극을 포함한 상기 기판 상에 투명전극층과 상기 투명전극층 상에 감광막을 형성하고, 상기 감광막을 제 3 마스크를 사용하여, 상기 드레인전극과 상기 화소영역 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 감광막 패턴을 포함한 상기 기판 상에 보호층을 형성하는 단계; 상기 감광막 패턴을 식각하여 상기 소스전극 및 상기 채널영역에 보호층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
액정표시장치, 어레이 기판, 마스크 절감, 리프트 오프
Description
도 1은 종래기술에 따른 액정표시장치의 분해 사시도
도 2는 종래기술에 따른 액정표시장치의 어레이 기판의 평면도
도 3a 내지 도 3d는 도 2의 A-A'의 절단한 공정 순서도
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 평면도
도 5a 내지 도 5g는 도 4의 B-B'를 절단한 공정 순서도
* 도면의 주요 부분에 대한 부호의 설명*
110 : 어레이 기판 114 : 게이트 배선
116 : 데이터 배선 118 : 화소전극
122 : 투명기판 140 : 게이트 전극
141 : 게이트 절연막 142 : 액티브층
152 : 보호층 163 : 화소영역
본 발명은 액정표시장치의 어레이 기판의 제조방법에 관한 것이며, 보다 구체적으로는 채널영역을 보호하는 보호층을 리프트 오프방법을 이용하여 패터닝하는 것에 의해 제조공정에 사용되는 마스크의 수를 최소화시키는 액정표시장치의 어레이 기판의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다. 이러한 액정표시장치 중에서도 각각의 화소전극에 인가되는 전압의 온(on) 및 오프(off)를 조절할 수 있는 스위칭 소자인 박막 트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다. 일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판의 제조공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판의 제조공정을 통해 어레이 기판 및 컬러필터 기판을 형성하고, 어레이 기판과 컬러필터 기판의 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
도 1은 종래기술에 따른 액정표시장치의 분해 사시도이다. 도 1을 참조하여 설명하면, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 합착되는 구성을 가진다. 어레이 기판(10)은 제 1 투명기판(12)의 상부에서 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(14)과 다수의 데이터 배선(16)을 포함하며, 다수의 게이트 배선(14)과 다수의 데이터 배선(16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다. 어레이 기판(10)과 대향하는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 다수의 게이트 배선(14)과 다수의 데이터 배선(16), 및 박막 트랜지스터(T) 등의 비표시영역을 차폐하고 다수의 화소영역(P)을 개구하는 격자 형상의 블랙매트릭스(25)와, 화소영역(P)과 대응되게 순차적으로 반복 배열된 적색(26a), 녹색(26b), 및 청색(26c)의 컬러필터층(26)과, 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 어레이 기판(10)과 컬러필터 기판(20)의 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 주변부를 따라 실링제(sealant) 등으로 봉함된 상태에서 어레이 기판(10) 및 컬러필터 기판(20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상부 및 하부 배향막이 개재되며, 어레이 기판(10) 및 컬러필터 기판(20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다. 또한, 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하여, 다수의 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래기술에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 3a 내지 도 3d는 도 2의 A-A'의 절단한 공정 순서도이다.
도 2와 같이, 종래기술의 어레이 기판(10)은 서로 평행하게 배열되는 다수의 게이트 배선(14)과 다수의 게이트 배선(14)과 수직하며 서로 평행하게 배열되는 다수의 데이터 배선(16)과, 다수의 게이트 배선(14) 및 다수의 데이터 배선(14)의 각각이 교차하며 정의되는 화소영역(P)으로 구성된다. 그리고 다수의 게이트 배선(14) 및 다수의 데이터 배선(16)의 각각의 교차지점에, 박막 트랜지스터(T)가 형성되며, 박막 트랜지스터(T)는, 다수의 게이트 배선(14)의 각각과 연결되는 게이트 전극(40)과, 게이트 전극(40)과 대응되는 위치에 형성되는 액티브층(42)과, 게이트 전극(40)의 양측과 대응되며, 액티브층(42) 상에 각각 형성되는 소스 전극(45a) 및 드레인 전극(45b)으로 구성된다.
화소영역(P)의 내부에는 드레인 콘택홀(47)을 통하여, 드레인 전극(45b)과 연결되는 화소전극(18)이 형성되고, 게이트 전극(40)의 하부에 위치한 다수의 게이트 배선(14)의 일부는 스토리지 전극(53)으로 사용된다. 그리고, 다수의 게이트 배선(14)의 각각의 말단에는 게이트 패드(48)와, 게이트 패드 콘택홀(61)을 통하여 게이트 패드(48)와 연결되는 게이트 패드전극(49)이 형성되고, 다수의 데이터 배선(16)의 각각의 말단에는 데이터 패드(50)와 데이터 패드 콘택홀(62)을 통하여 데 이트 패드(50)와 연결되는 데이트 패드전극(51)이 형성된다.
도 2를 A-A'로 절단한 단면도는 데이트 패드 영역, 게이트 패드 영역, 박막 트랜지스터 영역 및 스토리지 영역으로 구분되며, 도 3를 참조하여, 종래기술에 따른 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 3a과 같이, 투명기판(22) 상에 도전층(도시하지 않음)을 형성한다. 도전층은 알루미늄, 알루미늄합금, 몰리브덴, 크롬, 구리, 및 구리합금 중 하나를 선택하여 형성하거나, 또는 알루미늄합금 상에 몰리브덴 등을 적층한 이중층의 구조를 사용한다. 그리고 도전층 상에 제 1 감광막(도시하지 않음)을 도포하고, 제 1 마스크(도시하지 않음)를 사용하여, 제 1 감광막을 노광하고, 노광된 제 1 감광막을 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 식각 마스크로 이용하여 도전층을 식각하는 것에 의해, 게이트 전극(40), 게이트 패드(48), 스토리지 전극(43)과 도 3a에는 도시되지 않았지만, 도 2에 도시되어 있는 게이트 배선(14)을 형성한다. 그리고, 제 1 감광막 패턴을 제거하고, 게이트 전극(40)을 포함한 투명기판(22) 상에 무기 절연물질인 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막(41)을 형성하고, 게이트 절연막(41) 상에 비정질 실리콘층(39a)과 비정질 실리콘층 상에 불순물이 도핑된 불순물 반도체층(39b)으로 구성된 반도체층(39)과 반도체층(39) 상에 금속층(45)을 형성한다.
도 3b와 같이, 금속층(45) 상에 제 2 감광막(도시하지 않음)을 형성하고, 게 이트 전극(40)과 대응되는 영역에 반투과 영역을 가지는 제 2 마스크(도시하지 않음)를 이용하여 제 2 감광막을 노광하고, 현상하여 제 2 감광막 패턴(도시하지 않음)을 형성하고, 제 2 감광막 패턴을 식각 마스크로 사용하여, 반도체층(39) 및 금속층(45)을 패터닝한다. 차광영역에 대응되는 제 2 감광막의 패턴보다, 반투과 영역과 대응되는 제 2 감광막은 일부가 노광되어 작은 두께를 가지고 있으며, 제 2 감광막 패턴을 애싱(ashing)하여, 게이트 전극(40)과 대응되는 금속층(45)의 패턴을 노출시킨다. 애싱된 제 2 감광막의 패턴을 이용하여, 금속층(45)의 패턴을 식각하여 소스전극(45a) 및 드레인 전극(45b)을 형성하고, 계속해서 애싱된 제 2 감광막 패턴을 식각 마스크로 이용하여 불순물이 도핑된 반도체층을 식각하여 채널영역을 형성한다. 제 2 감광막 패턴을 식각 마스크로 하여 금속층(45)을 식각할 때, 반도체층(39)과 금속층(45)으로 구성되는 데이터 패드(50)를 동시에 형성한다. 그리고 애싱된 제 2 감광막 패턴을 제거하고, 제 2 소스전극(45a) 및 드레인 전극(45b)을 포함한 게이트 절연막(41) 상에 절연물질을 증착하여 보호층(52)을 형성한다.
도 3c와 같이, 보호층(52) 상에 제 3 감광막(도시하지 않음)을 형성하고, 제 3 마스크(도시하지 않음)를 이용하여 제 3 감광막 패턴을 형성하고, 제 3 감광막 패턴을 식각 마스크로 이용하여, 보호층(52)에 드레인 전극(45b)을 노출시키는 드레인 콘택홀(47), 게이트 패드(48)를 노출시키는 게이트 패드 콘택홀(61), 및 데이트 패드(50)를 노출시키는 데이터 패드 콘택홀(62)을 형성한다. 드레인 콘택홀(47), 게이트 패드 콘택홀(61), 및 데이터 패드 콘택홀(62)을 포함하는 보호 층(52)의 상에 투명전극층(54)을 형성한다.
도 3d와 같이, 제 3 감광막 패턴을 제거한다. 투명전극층(54) 상에 제 4 감광막(도시하지 않음)을 형성하고, 제 4 마스크(도시하지 않음)를 이용하여 제 4 감광막 패턴을 형성하고, 제 4 감광막 패턴을 식각 마스크로 이용하여, 투명전극층(54)을 식각하여, 데이터 패드전극(49), 및 게이트 패드전극(51)과, 화소영역(P) 상에 드레인 콘택홀(47)을 통하여 드레인 전극(45b)과 연결되며, 스토리지 전극(43)과 대응되는 보호층(52) 상으로 연장되는 화소전극(18)을 형성한다. 마지막으로 제 4 감광막 패턴을 제거한다.
상기와 같은 종래기술의 액정표시장치의 어레이 기판은 4 개의 마스크를 이용하여 형성한다. 그러나, 마스크 공정은 상술한 바와 같이, 감광막의 도포, 노광, 현상, 및 피식각층의 식각 공정이 필요하여, 생산성이 저하되며, 제조 비용이 상승하는 문제가 있다.
본 발명은 채널영역을 보호하는 보호층을 리프트 오프 방법을 이용하여 패터닝하는 것에 의해 어레이 기판의 제조공정에 사용되는 마스크를 최소화시키는 액정표시장치의 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 최소화한 마스크의 사용으로 공정 시간 단축 및 생산성 향상을 통 해 어레이 기판의 제조 비용을 절감하는 액정표시장치의 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 어레이 기판의 제조방법은, 기판 상에 제 1 전도층을 형성하고 제 1 마스크를 사용하여 게이트 배선 및 게이트 전극을 형성하는 단계; 상기 게이트 배선을 포함한 상기 기판 상에 반도체층과 상기 반도체층 상에 제 2 전도층을 형성하는 단계; 상기 반도체층과 상기 제 2 전도층을 제 2 마스크를 이용하여 식각하여 액티브층과 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 상기 드레인전극을 포함한 상기 기판 상에 투명전극층과 상기 투명전극층 상에 감광막을 형성하고, 상기 감광막을 제 3 마스크를 사용하여, 상기 드레인전극과 상기 화소영역 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용하여 상기 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 감광막 패턴을 포함한 상기 기판 상에 보호층을 형성하는 단계; 상기 감광막 패턴을 식각하여 상기 소스전극 및 상기 채널영역에 보호층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 감광막 패턴의 단부에서, 상기 투명전극층이 과도식각되어 언터컷이 형성되는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 보호층 으로 실리콘 질화막을 사용하며, 상기 감광막 패턴의 단부에 형성되는 상기 언더컷을 통하여, 상기 감광막 패턴이 식각되는 식각액이 공급되는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 실리콘 질화막은 상기 감광막 패턴의 내열 온도 내에서 형성하며, PECVD 방법 또는 스퍼터링 방법에 의해 증착되는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 제 2 전도층 상에 제 2 감광막을 형성하고, 투과영역, 차광영역 및 반투과영역을 가지는 상기 제 2 마스크를 이용하여, 상기 제 2 감광막을 노광 및 현상하여, 상기 차광영역과 대응되는 제 2 감광막 패턴과, 상기 제 2 감광막 패턴보다 낮은 두께로 형성되며, 상기 반투과영역과 대응되는 반투과 감광막 패턴을 형성하는 단계; 상기 제 2 감광막 패턴에 의해, 상기 반도체층 및 상기 제 2 전도층을 패터닝하여, 상기 액티브층과 제 2 전도층 패턴을 형성하는 단계; 상기 제 2 전도층 패턴이 노출될 때까지 상기 제 2 감광막 패턴과 상기 반투과 감광막 패턴을 애싱처리하여, 애싱처리 감광막 패턴을 형성하는 단계; 상기 애싱처리 감광막 패턴을 마스크로 이용하여 상기 제 2 전도층 패턴을 패터닝하여 상기 소스전극 및 상기 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 게이트 배선 및 상기 데이터 배선의 말단에 각각 게이트 패드와 데이터 패드가 형성되며, 상기 게이트 패드와 상기 데이터 패드의 각각에 상기 투명전극층에 의해 감싸는 형태의 게이트 패드 전극 및 데이터 패드 전극이 형성되는 것을 특징으로 한다.
상기와 같은 액정표시장치의 어레이 기판의 제조방법에 있어서, 상기 반도체층은 비정질 반도체층과 불순물 반도체층으로 구성되며, 상기 화소전극을 형성한 후에 상기 소스전극 및 상기 드레인 전극을 마스크로 상기 불순물 반도체층을 식각하여 채널영역을 형성하는 것을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 평면도이고, 도 5a 내지 도 5g는 도 4의 B-B'를 절단한 공정 순서도이다.
도 4와 같이, 어레이 기판(110)은 서로 평행하게 배열되는 다수의 게이트 배선(114)과 다수의 게이트 배선(114)과 수직하며 서로 평행하게 배열되는 다수의 데이터 배선(116)과, 다수의 게이트 배선(114) 및 다수의 데이터 배선(116)의 각각이 교차하며 정의되는 화소영역(163)으로 구성된다. 그리고 다수의 게이트 배선(114) 및 다수의 데이터 배선(116)의 각각의 교차지점에, 박막 트랜지스터(T)가 형성되며, 박막 트랜지스터(T)는, 다수의 게이트 배선(114)의 각각과 연결되는 게이트 전극(140)과, 게이트 전극(140)과 대응되는 위치에 형성되는 액티브층(142)과, 게이트 전극(140)의 양측과 대응되며, 액티브층(142) 상에 각각 형성되는 소스 전극(145a) 및 드레인 전극(145b)으로 구성된다.
화소영역(163)의 내부에는 드레인 전극(145b)과 중첩영역(147)을 통하여, 드 레인 전극(145b)과 연결되는 화소전극(118)이 형성되고, 게이트 전극(140)의 하부에 위치한 다수의 게이트 배선(114)의 일부는 스토리지 전극(153)으로 사용된다. 그리고, 다수의 게이트 배선(114)의 각각의 말단에는 게이트 패드(148)와, 게이트 패드(148) 상의 게이트 패드전극(149)이 형성되고, 다수의 데이터 배선(116)의 각각의 말단에는 데이터 패드(150)와 데이트 패드(150) 상의 데이트 패드전극(151)이 형성된다.
도 4를 B-B'로 절단한 단면도는 데이트 패드 영역(160), 게이트 패드 영역(161), 박막 트랜지스터 영역(162) 및 스토리지 영역(164)으로 구분되며, 도 5를 참조하여, 본 발명에 따른 어레이 기판의 제조방법을 설명하면 다음과 같다.
도 5a와 같이, 투명기판(122) 상에 제 1 전도층(도시하지 않음)을 형성한다. 제 1 전도층은 알루미늄, 알루미늄합금, 몰리브덴, 크롬, 구리, 및 구리합금 중 하나를 선택하여 형성하거나, 또는 알루미늄합금 상에 몰리브덴 등을 적층한 이중층의 구조를 사용한다. 제 1 전도층 상에 제 1 감광막(도시하지 않음)을 도포하고, 제 1 마스크(도시하지 않음)를 사용하여, 제 1 감광막을 노광하고, 노광된 제 1 감광막을 현상하여 제 1 감광막 패턴(도시하지 않음)을 형성하고, 제 1 감광막 패턴을 식각 마스크로 이용하여 제 1 전도층을 식각하는 것에 의해, 게이트 전극(140), 게이트 패드(148), 스토리지 전극(143)과 도 5a에는 도시되지 않았지만, 도 4에 도시되어 있는 게이트 배선(114)을 형성한다. 그리고 제 1 감광막 패턴을 제거한다.
도 5b와 같이, 게이트 전극(140)을 포함한 투명기판(22) 상에 무기 절연물질인 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막(141)을 형성하고, 게이트 절연막(141) 상에 비정질 실리콘층(143)과 비정질 실리콘층(143) 상에 불순물이 도핑된 불순물 반도체층(144)과 불순물 반도체층(144) 상에 제 2 전도층으로 금속층(145)을 형성한다. 그리고, 금속층(145) 상에 제 2 감광막(도시하지 않음)을 형성하고, 투광영역(171), 차광영역(172) 및 반투과영역(173)으로 구성되는 제 2 마스크(170)를 사용하여, 제 2 감광막을 노광하고 현상한다. 제 2 마스크(170)의 반투과영역(173)은 하프톤(half tone)으로 구성되며, 조사광의 일부을 투과시킨다. 제 2 감광막의 노광 및 현상에 의해, 차광영역(172)과 대응되는 제 2 감광막 패턴(174)과 제 2 감광막 패턴(174) 보다 낮은 두께로 형성되는 반투과 감광막 패턴(175)이 형성된다.
도 5c와 같이, 제 2 감광막 패턴(174) 및 반투과 감광막 패턴(175)을 식각 마스크로 사용하여 게이트 절연막(141), 비정질 반도체층(143), 불순물 반도체층(144) 및 금속층(145)을 식각한다. 이와 같은 식각에 의해, 박막 트랜지스터 영역(162) 상에는 게이트 절연막(141)과, 비정질 반도체층(143) 및 불순물 반도체층(145)으로 구성되는 액티브층(142)과, 액티브층(142)의 상에 금속층(145)의 패턴이 형성되고, 게이트 패드 영역(161) 상에는 게이트 절연막(141), 비정질 반도체층(143), 불순물 반도체층(144) 및 금속층(145)은 제거되고, 데이터 패드 영역(160) 및 스토리지 영역(164) 상에는 게이트 절연막(141), 비정질 반도체 층(143), 불순물 반도체층(144) 및 금속층(145)이 잔류한다. 그리고, 금속층(145)의 패턴의 표면이 노출되도록, 도 5b에 도시되어 있는 제 2 감광막 패턴(174) 및 반투과 감광막 패턴(175)을 애싱(ashing) 처리하여, 애싱처리 감광막 패턴(도시하지 않음)을 형성한다. 애싱처리 감광막 패턴을 식각 마스크로 사용하여, 금속층(145) 패턴을 식각하여, 소스전극(145a) 및 드레인 전극(145b)을 형성한다.
도 5d와 같이, 애싱처리 감광막 패턴을 제거하고, 소스전극(145a) 및 드레인 전극(145b)을 포함한 투명기판(122) 상에 투명전극층(154)을 300 ~ 2000 Å의 두께로 ITO와 같은 물질을 사용하여 형성한다. 투명전극층(154) 상에 제 3 감광막(도시하지 않음)을 도포하고, 제 3 감광막을 노광 및 현상하여 데이터 패드(150), 게이트 패드(148), 드레인 전극(145b), 및 스토리지 전극(153) 상에 제 3 감광막 패턴(176)을 형성한다. 데이트 패드(150) 및 게이트 패드(148) 상의 제 3 감광막 패턴(176)은 각각 독립적인 패턴으로 형성되고, 드레인 전극(145b), 및 스토리지 전극(153) 상의 제 3 감광막 패턴(176)은 드레인 전극(145b)에서 스토리지 전극(153)으로 연장되는 형태이다. 따라서, 소스전극(145a) 및 게이트 전극(140)과 대응되는 채널영역(178) 상의 투명전극층(154)은 제 3 감광막 패턴(176)에 의해서 차폐되지 않고 노출된다.
그리고, 제 3 감광막 패턴(176)을 식각 마스크로 사용하여 투명전극층(154)을 등방성 식각하면, 데이트 패드(150) 및 게이트 패드(148), 그리고 드레인 전 극(145b) 및 스토리지 전극(153) 상의 투명전극층(154)이 잔류하며, 제 3 감광막 패턴(176)의 단부(177)에서는 투명전극층(154)이 제 3 감광막 패턴(176)의 내측으로 식각되는 언더컷(under cut)을 형성된다. 투명전극층(154)의 식각 후에, 데이트 패드(150) 및 게이트 패드(148)의 각각을 감싸는 형태의 데이트 패드 전극(151) 및 게이트 패드 전극(149)과, 드레인 전극(145b)과 연결되는 화소전극(118)이 형성된다. 투명전극층(154)은 습식에 의해 등방성으로 식각하며, 이로 인해 언더컷이 발생되고, 언더컷의 높이는 투명전극층(154)의 두께 정도이다. 투명전극층(154)을 식각한 후에, 소스전극(145a) 및 드레인 전극(145b)을 마스크로, 채널영역(178)의 불순물 반도체층(144)을 식각한다.
도 5e와 같이, 제 3 감광막 패턴(176)을 포함하는 투명기판(122) 상에 보호층(152)을 형성한다. 보호층(152)은 제 3 감광막 패턴(176)의 내열온도를 고려하여, 실리콘 질화막으로 150 도 정도의 낮은 온도에서 형성한다. 실리콘 질화막은 PECVD 방법 또는 스퍼터링 방법에 의해서 형성하며, 실리콘 질화막은 500 ~ 2000 Å 정도의 두께로 형성한다. 그리고 보호막(152)이 언더컷 영역에 가능하면 증착되지 않도록 하기 위하여, 보호막(152)은 단차 피복성이 낮은 조건의 PECVD 방법 또는 스퍼터링 방법을 사용한다. 그리고, 제 3 감광막 패턴(176)의 단부(177)에서 보호층(152)은 언더컷으로 인해, 형성되지 않거나, 보호층(152)이 형성이 되어도 대단히 얇은 막으로 형성된다.
도 5f와 같이, 제 3 감광막 패턴(176)을 스트립액에 노출시키면, 제 3 감광막 패턴(176)은 리프트 오프(lift off) 방식에 의해 투명기판(122)로부터 제거된다. 다시 말하면, 스트립액이 제 3 감광막 패턴(176)의 단부(177)로 침투되어, 제 3 감광막 패턴(176)의 하부를 투명기판(122)과 단절시키고 최종적으로는 투명기판(122)로부터 일탈된다. 따라서 보호층(152)은 소스전극(145a) 및 채널영역(178), 스토리지 영역(164)의 측면부, 및 데이터 패드(150)과 게이트 패드(148) 사이의 영역에 잔류한다.
도 5g는 제 3 감광막 패턴(176)을 제거한 어레이 기판(110)의 완성된 형태이다. 투명전극층(154)의 식각에 의해, 데이터 패드(150) 상의 데이터 패드 전극(151)과, 게이트 패드(148) 상에 게이트 패드 전극(149), 및 중첩영역(147)에 의해서 드레인 전극(145b)과 연결되며, 스토리지 영역(164)까지 확장되는 화소전극(118)이 형성된다. 그리고 소스전극(145a) 및 채널영역(178) 상에는 보호층(152)이 형성된다.
본 발명의 실시예에 따른 액정표시장치의 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
첫번째, 제 1 마스크를 이용하여 게이트 전극을 형성하고, 제 2 마스크를 이용하여 액티브층과 소스전극 및 드레인전극을 형성하고, 제 3 마스크를 이용하여, 소스전극과 채널영역을 노출시키는 투명전극층과, 감광막 패턴이 형성된 투명기판 상에 보호층을 형성하고, 감광막의 리프트 오프 방식을 사용하여 소스전극 및 채널영역에 보호층을 잔류시키는 것에 의해, 제조공정에 필요한 마스크의 수를 최소화시키는 효과가 있다.
두번째, 채널영역이 투명전극층의 식각 후에 노출되므로 박막 트랜지스터의 손상을 방지할 수 있는 효과가 있다.
세번째, 최소한의 마스크의 사용으로 공정 시간 단축 및 생산성 향상을 통해 어레이 기판의 제조 비용을 절감하는 효과가 있다.
Claims (7)
- 기판 상에 제 1 전도층을 형성하고 제 1 마스크를 사용하여 게이트 배선 및 게이트 전극을 형성하는 단계;상기 게이트 배선을 포함한 상기 기판 상에 반도체층과 상기 반도체층 상에 제 2 전도층을 형성하는 단계;상기 반도체층과 상기 제 2 전도층을 제 2 마스크를 이용하여 식각하여 액티브층과 소스전극 및 드레인전극을 형성하는 단계;상기 소스전극 및 상기 드레인전극을 포함한 상기 기판 상에 투명전극층과 상기 투명전극층 상에 감광막을 형성하고, 상기 감광막을 제 3 마스크를 사용하여, 상기 드레인전극과 화소영역 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 이용하여 상기 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 감광막 패턴을 포함한 상기 기판 상에 보호층을 형성하는 단계;상기 감광막 패턴을 식각하여 상기 소스전극 및 채널영역에 보호층 패턴을 형성하는 단계를 포함하며,상기 반도체층은 비정질 반도체층과 불순물 반도체층으로 구성되며, 상기 화소전극을 형성한 후에 상기 소스전극 및 상기 드레인 전극을 마스크로 상기 불순물 반도체층을 식각하여 상기 채널영역을 형성하는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴의 단부에서, 상기 투명전극층이 과도식각되어 언더컷이 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 제 2 항에 있어서,상기 보호층으로 실리콘 질화막을 사용하며, 상기 감광막 패턴의 단부에 형성되는 상기 언더컷을 통하여, 상기 감광막 패턴이 식각되는 식각액이 공급되는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 제 3 항에 있어서,상기 실리콘 질화막은 상기 감광막 패턴의 내열 온도 내에서 형성하며, PECVD 방법 또는 스퍼터링 방법에 의해 증착되는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 제 2 전도층 상에 제 2 감광막을 형성하고, 투과영역, 차광영역 및 반투과영역을 가지는 상기 제 2 마스크를 이용하여, 상기 제 2 감광막을 노광 및 현상하여, 상기 차광영역과 대응되는 제 2 감광막 패턴과, 상기 제 2 감광막 패턴보다 낮은 두께로 형성되며, 상기 반투과영역과 대응되는 반투과 감광막 패턴을 형성 하는 단계;상기 제 2 감광막 패턴에 의해, 상기 반도체층 및 상기 제 2 전도층을 패터닝하여, 상기 액티브층과 제 2 전도층 패턴을 형성하는 단계;상기 제 2 전도층 패턴이 노출될 때까지 상기 제 2 감광막 패턴과 상기 반투과 감광막 패턴을 애싱처리하여, 애싱처리 감광막 패턴을 형성하는 단계;상기 애싱처리 감광막 패턴을 마스크로 이용하여 상기 제 2 전도층 패턴을 패터닝하여 상기 소스전극 및 상기 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 제 1 항에 있어서,상기 게이트 배선 및 데이터 배선의 말단에 각각 게이트 패드와 데이터 패드가 형성되며, 상기 게이트 패드와 상기 데이터 패드의 각각에 상기 투명전극층에 의해 감싸는 형태의 게이트 패드 전극 및 데이터 패드 전극이 형성되는 것을 특징으로 하는 액정표시장치의 어레이 기판의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070021774A KR101336086B1 (ko) | 2007-03-06 | 2007-03-06 | 액정표시장치의 어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070021774A KR101336086B1 (ko) | 2007-03-06 | 2007-03-06 | 액정표시장치의 어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080081580A KR20080081580A (ko) | 2008-09-10 |
| KR101336086B1 true KR101336086B1 (ko) | 2013-12-03 |
Family
ID=40021247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070021774A KR101336086B1 (ko) | 2007-03-06 | 2007-03-06 | 액정표시장치의 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101336086B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101042957B1 (ko) | 2010-03-19 | 2011-06-20 | 삼성모바일디스플레이주식회사 | 트랜지스터 기판, 및 이의 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060076050A (ko) * | 2004-12-29 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그를 이용한 평판표시 패널의 제조방법 |
| KR20070002388A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법 |
-
2007
- 2007-03-06 KR KR1020070021774A patent/KR101336086B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060076050A (ko) * | 2004-12-29 | 2006-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판의 제조 방법 및 그를 이용한 평판표시 패널의 제조방법 |
| KR20070002388A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080081580A (ko) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100638525B1 (ko) | 컬러 액정표시장치용 어레이기판 제조방법 | |
| KR100945442B1 (ko) | 씨오티 구조 반투과형 액정표시장치 | |
| KR20120033688A (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| US20070188682A1 (en) | Method for manufacturing a display device | |
| KR20090043798A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100595416B1 (ko) | 회절노광을 이용한 액정 표시 장치 제조 방법 | |
| KR20080002202A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20070106260A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101336086B1 (ko) | 액정표시장치의 어레이 기판의 제조방법 | |
| KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR100603852B1 (ko) | 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 | |
| KR20090100046A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100309213B1 (ko) | 회절노광기술을이용한액정표시장치제조방법 | |
| KR20110018577A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN113589612B (zh) | 阵列基板及制作方法、显示面板 | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR20090036258A (ko) | 액정표시장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |