TWI380441B - Semiconductor structure - Google Patents

Semiconductor structure Download PDF

Info

Publication number
TWI380441B
TWI380441B TW098106337A TW98106337A TWI380441B TW I380441 B TWI380441 B TW I380441B TW 098106337 A TW098106337 A TW 098106337A TW 98106337 A TW98106337 A TW 98106337A TW I380441 B TWI380441 B TW I380441B
Authority
TW
Taiwan
Prior art keywords
region
high voltage
well region
voltage well
conductivity type
Prior art date
Application number
TW098106337A
Other languages
English (en)
Other versions
TW201003912A (en
Inventor
Eric Huang
Tsung Yi Huang
Fu Hsin Chen
Chyi Chyuan Huang
Puo Yu Chiang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201003912A publication Critical patent/TW201003912A/zh
Application granted granted Critical
Publication of TWI380441B publication Critical patent/TWI380441B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1380441 * 六、發明說明： 【發明所屬之技術領域】 本發明有關於一種半導體結構，特別是有關於一種 超高電壓（ultra-high voltage，UHV )金屬-氧化物-半導體 場效電晶體（metal-oxide-semiconductor field effect transistor, MOSFET )。 【先前技術】
鲁 超南電壓金屬_乳化物_半導體場效電晶體（UHV MOSFET)通常被製作成具有共平面的的汲極與源極區。 第1A圖係繪示出習知超高電壓MOSFET裝置1〇〇。超高 電壓MOSFET裝置100係形成於一 P型基底101上，且 另一 P型層113以蠢晶成長（epitaxially grown)方式形 成於P型基底101上。高電壓P型井區115與高電壓n 型井區103相鄰且位於蠢晶成長的P型層113内。N型 (N+)源極117位於高電壓P型井區115内，而N型（N+) φ 汲極105位於高電壓N型井區103内。閘極介電層in 與閘極電極110自N型（N+)源極117上方延伸至一部 ' 份的場氧化（field oxide)層107上方。超高電壓MOSFET 裝置100亦包括位於高電壓P型井區115内的P型（p+) 撿拾（pickup )區119。在閘極電極110施加一正電壓而 產生一自N型（N+)源極117經過通道而進入高電壓N 型井區103的電流，該電流聚集於N型（N+)汲極1〇5。 上述類型的超高電壓MOSFET的問題在於當一高電 壓施加於超高電壓MOSFET時，無法保有低導通電阻 0503-A33790TWF/spin 4 1380441 ' (on-resistance)。導通電阻對於電流傳導於裝置時的功 率轉換成熱有影響。裝置的導通電阻較大時，裝置的效 率較低。因此，為了提高裝置的效率，最好能夠盡可能 地降低此電阻。 第1B圖係繪示出另一習知超高電壓MOSFET裝置 150，用以改善上述問題。超高電壓MOSFET裝置150 類似於第1A圖的超高電壓MOSFET裝置100,其中相同 的部件係使用相同標號，除了新增的場環型物109以外。 #環型物109用於降低表面電場以及改善漂移（drift)區的 空乏能力（depletion capability)。如此一來，相較於超 高電壓MOSFET裝置100,漂移區的摻雜（doping)濃度 得以增加，且超高電壓MOSFET裝置150的導通電阻得 以降低。 習知超高電壓MOSFET裝置100 (如第1A圖所示） 以及習知超高電壓MOSFET裝置150 (如第1B圖所示） 的崩潰電歷（breakdown voltage )依舊無法另人滿意。對 • 於裝置只能在低於其崩潰電壓下操作來說是習知的。當 大於崩潰電壓的電壓施加於裝置時，例如超高電壓 MOSFET裝置100及150,裝置將發生嚴重且無法挽救的 損害，使其毫無商業價值而必須被取代。因此，對於增 加崩潰電壓具有高度的期待。 除了上述問題以外，習知UHV MOSFET的崩潰電壓 並不穩定。舉例而言，即使使用相同製程來製作，UHV MOSFET的崩潰電壓可能在650伏特（volt)至800伏特 的範圍。使得UHVMOSFET的使用上限低於650伏特。 0503-A33790TWF/spin 5 1380441 ' 因此，必須尋求一種改善的超高電壓MOSFET，以 降低導通電阻、提高崩潰電壓、及改善其穩定性。 【發明内容】 透過本發明的實施例，上述的及其他問題可獲得解 決或避免其發生，且可獲得技術上的優勢，其利用了位 於超高電壓MOSFET内的一延伸漂移區，當裝置處於高 壓時，超高電壓MOSFET具有低導通電阻及高的崩潰電 • 墨。 根據本發明的一型態，一種半導體結構，包括：一 半導體基底，具有一第一導電型；一前高電壓井區，位 ' 於半導體基底内，其中前高電壓井區具有與第一導電型 相反的一第二導電型；一高電壓井區，位於前高電壓井 區上方，其中高電壓井區具有第二導電型；一場環型物， 具有第一導電型且佔據高電壓井區的頂部；以及一隧 道，具有第一導電型且位於前高電壓井區與高電壓井區 φ 内且電性連接場環型物與半導體基底。 根據本發明的另一型態，一種半導體結構，包括： 一半導體基底，具有一第一導電型；一前高電壓井區， 位於半導體基底内，其中前高電壓井區具有與第一導電 型相反的一第二導電型；一高電壓井區，位於前高電壓 井區上方並與其接觸，其中高電壓井區具有第二導電 型；複數隧道，具有第一導電型且自高電壓井區的上表 面延伸至前高電壓井區的下表面，其中每一陵道被前高 電壓井區與高電壓井區圍繞；一場環型物，位於高電壓 0503-A33790TWF/spin 6 1380441 且佔據高電壓丼區的頂部’其中場環型物具有第 -v電型；一汲極區，位於高電壓井 ::場環型物上方一閑極電極，位於-部份:::區 ^，以及-源極區，位於與閘極電極㈣區相 對的-側’其中源極區與祕區具有第二導電型。 一丰發明的又另一型態’一種半導體結構，包括· 也於^底’具有一弟—導電型；一前高電壓井區，
;半導體基底内’其中前高電壓井區具有▲第 第二導電型；_高電壓井區，位於前高電壓 井&上方並與其接觸，其中高 =環型物’具有第-導電型，位於高二= 佔I頂部，其中前高電壓井區、高_井區、 :物各⑽一直、線區及-曲線區；-隨道，具有第—導 2且自问電壓井區的上表面延伸至前高電Μ井區的下 :於場環型物與半導體基底；，區， 盘井一絕緣區，位於場環型物上方，並 ^接觸；-閘極電極’位於—部份的絕緣區上方；以 侧，區’位於與閘極電極一侧的汲極區相對的-，/、中源極區與汲極區具有第二導電型。 根據本發明的又另— 方法•提供-半導體基底’其具74:構導的/型造 :::體基底内形成-前高電料區’其中前高電歷井 區具有與第-導電型相反的一第二導電型.二電 導電型·丄：： 其中高電㈣區具有第二 ，有第—導電型的—隧道，其自高電屢井 〇503-A33790TWF/spin 7 區的上表面延伸至前古 據高電壓井區項部的井區的下表面，·以及形成佔 -導電型且與隧道實際接：型物’其中場環型物具有第 根據本發明的又另一 方法，包括：提供—半二’―種半導體結構的製造 在半導體基底上方料—Ί，其具有—第—導電型，· 包括一第一柱體浐# •阻層，其中第一光阻層 .覆孤一部份的半導體基底，且直中第 層對半導體具底=層貫際隔開；利用第—光阻 區，其中前高電壓井區呈古ώ^以形成一則向電壓井 ^型，在+導體基底與前高電 =— 半導體層，以形成—蟲曰；.卢石上方猫日日成長一 光阻層，苴中第1 在一層上方形成-第二 石曰；日、曾士—先阻層包括一第二柱體覆蓋一部份的 二曰曰，、中第二柱體與其他部份的第二光阻層實際 Γ利用：”第—光阻層的第一柱體相同的垂直位 _用弟-先阻層以晶層進行佈植，以在前高電壓 ，並與其接觸，其中高電壓 岸品二纟；導電型；在磊晶層上方形成-第三光阻 /、中第一光阻層不具有隔開的柱體位於高電壓井區 ^上方；對高電壓井區頂部進行佈植，以形成具有第二 導電型的-場環型物；在場環型物及—步份的高電壓井 區上方形成i緣區，並與其接觸；在—部份的絕緣區 上方形成一閘極電極；以及對磊晶層進行佈植，以在閘 極電極的相對侧形成源極及汲極。 根據上述本發明實施例，超高電壓M0SFET的導通 0503-A33790TWF/spin g 1380441 • 電組可降低，且裝置的崩潰電壓得以增加。同樣也可改 善超高電壓MOSFET的穩定性。再者，本發明實施例好 處在於不需使用額外的罩幕。 【實施方式】 以下說明本發明較佳實施例製作與使用。然而，必 須了解的是本發明提供許多適當的實施例的發明概念， 可實施於不同的特定背景。述及的特定實施例僅用於說 φ 明以特定的方法來製作及使用本發明，而並非用以侷限 本發明的範圍。 以下提供一種具有低導通電阻、提高崩潰電壓、及 增加穩定性的新的高電壓金屬-氧化物-半導體場效電晶 體（MOSFET)，並詳細說明裝置的製造過程。在本發明 各個實施例及圖式中，相同的部件係使用相同的標號。 請參照第2圖，其繪示出UHV MOSFET 10的平面 示意圖。為了清楚起見，僅選擇說明部份的部件。其餘 # 的部件可參照其他剖面示意圖的說明，例如第3H圖所 示。UHV MOSFET 10包括直線區及位於直線區兩端的曲 線區。斜線區為部份的前高電壓N型井區（前HVNW區） 24及HVNW區34 (請參照第3H圖）。汲極區62形成 於HVNW區24及HVNW區34的中心且被其所圍繞。 源極區60則環繞前HVNW區24及HVNW區34而構成 一封閉圈。通常UHV MOSFET 10會佔據一大區域，因 而源極區60與汲極區62相較於UHV MOSFET 10的長 度及寬度來說則較為狹窄。因此，源極區60與汲極區62 0503-A33790TWF/spin 9 1380441 僅用線條綠示之。然而，舉例來說，實際上源極區⑽與 汲極區62具有數微米的寬度。 ” UHV MOSFET 10包括一個或一個以上的隨道料， 其構成場環型物46 (請參照第3H圖）與半導體基底2〇 電性連接的路徑。以下將說明UHV M〇SFET 1〇的制 以及隧道44的功能。 衣 弟A至3H圖ϋ繪示出苐2圖的實施例的中間製造 過程，且其為沿著第2圖的Α-Α，及Β-Β，線的剖面^意 圖。提供一半導體基底2〇。半導體基底2〇最好為包含矽 亚具有輕摻雜的Ρ型雜質。然而，也可使用其他常用的 半導，材料’例如S i G e。在半導體基底2 Q的—頂部内形 成一前HVNW區24且可透過在半導體基底2〇的頂部内 佈植（implanting) N型雜質而形成’例如磷。光阻層％ 則用作佈植罩幕（mask)。另外也可選用其他N型雜質， 如砷、=、或其組合等等。在—實施例中，佈植的劑 置在lxlO]W至lxl〇i6/cm2的範圍。前HVNW區24 的厚度最好在2微米（μιη)至1〇微米的範圍且更佳的厚 度約為8.5微米。然而，可以理解的是上述列舉的尺寸僅 為$巳例說明且可隨著使用不同的製作技術而作更動。在 形成刖HVNW區24之後，去除光阻層26。 在一貫施例中，光阻層26具有前HVNW區24開口 且開口内留有覆蓋半導體基底20的一個或一個以上隔開 的光阻柱體27。半導體基底2〇的露出部份可透過佈植而 轉成Ν型，形成24。半導體.基底2〇被光阻 柱體27的部份構成隧道44的一隧道部44,。 0503-A33790TWF/spin 1380441
- 可以理解的是在後續的高溫製程中，植入前H VNW 區24的N型雜質將會擴散至隧道部4心。為了確保至少 隧道部4七的中心部不會因為擴散而轉成N型並保有一 P 型路徑連結前HVNW區24的頂部及底部，光阻柱體27 最好具有大的寬度W1。在一實施例中，寬度W1大於6 微米，且最好在2微米（μιη)至100微米的範圍。可以 理解的是形成Ρ型隧道44所需的最小寬度W1是與Ρ型 半導體基底20内的Ρ型雜質濃度以及前HVNW區24内 •植入的ν型雜r濃度有關。 第3B圖繪示出在半導體基底20及前HVNW區24 上方形成摻雜的半導體層28。摻雜的半導體層28包括一 半導體材料’例如碎，且由蟲晶成長而成。因此’推雜 的半導體層28也另稱為磊晶層28。摻雜的半導體層28 的厚度可大於8.5微米。掺雜的半導體層28最好是在進 行磊晶成長的同時，原位（in-situ )摻雜P型雜質。 第3B圖也繪示出使用光阻層36形成高電壓N型井 • 區（HVNW區）34。HVNW區34可透過佈植N型摻雜 物而形成，例如磷、砷、銻等等。HVNW區34的濃度最 好是大於前HVNW區24的濃度且形成的劑量在 lxl0IO/cm2 至 lxl016/cm2 的範圍。另外，HVNW 區 34 及 前HVNW區24也可具有大體相同的雜質濃度。在一實 施例中，HVNW區34的厚度最好是大體相同於磊晶層 28的厚度，因而使HVNW區34與前HVNW區24相鄰。 隨道44必須延伸進入HVNW區· 34。因此，光·阻層 36具有一隔開的光阻柱體37垂直對準於隧道部44!。如 0503-A33790TWF/spin 11 此一來，隧迢部442會形成於HVNW區34内。隧道部 亚未直接叉到佈植。再者，隨道部％最好夠寬，而 使仔在後If擴散製程之後，至少隨道部％的中心部不會 2成N型：形成光阻層％的所使用的罩幕（用於定義微 影圖案）最好是與形成光阻層26的相㈤。因此，隨道部 2』垂直對準且⑦性連接至隨道部44丨。然而，若製程產 生交異隧道部44】與隧道部442可能會發生誤對準 (misalign) ’但仍會局部重疊。若使用不同的罩幕來形 成光阻層26及36，也可能發生這種情形。 曰，、3C圖繪示出N型井區4〇的製作型井區4〇 取好疋透過—光阻層（未繪示）並佈植N型雜質而形成 勺舉例而5，其濃度大於HVNW區34的濃度。在一 實施例中，佈植的劑量在lxl〇】〇/cm2至1χ1〇16—2的範 Ώ N!井區4〇最好具有一下表面，其高於肩區 34的下表面。另外，Ν型井區4〇的下表 於HVNW區34的下表面。 第3D圖緣示出ρ型井區42的製作。形成的ρ型井 區42鄰近於HVNW區34。在一實施例中，ρ型井區a ” HVNW區34隔開’如第3D圖所示。再另一實施例中， 一里井區42肖HVNW㊣34相鄰而在二個井區之間構成 曰，面。P型井區42可透過—光阻層（未緣示）並對蟲 28的所需部份佈植？型雜質而形成的，例如删、銦 等：二佈植的劑量在lxl0】W至lxl〇，w的範圍。 f 知例中’ P型井區42的深度在2微米至6微米的 乾㈤’而較佳的深度約在4微米。 〇503-A33790TWF/spin 12 1380441
第3E圖繪示出以p型摻雜物對HVNWg %進行相 反摻雜（counter-doping)而形成相反摻雜區46。在一實 施例中，相反摻雜區46為環型（請參照第2圖，且相反 摻雜區46構成圍繞汲極區62的環型物，因而在内文說 明中也另稱為場環型物（fieldHng) 46。場環型物牝可 透過以P型摻雜物摻雜HVNW區34的頂部至小於HVNW 區34深度的一深度而形成。場環型物46的厚度需夠厚， 使其足以在後續形成如第3F圖所示的場介電層W之 L仍可在場介電層52的下方保有部份的場環型物46。 型物46的深度在0 4微来至2微米的範圍，而較佳 的冰度約在1微米。場環型物46的底部與區％ 2部^。場環型物46可與Ν型井區4Q相鄰或_。 %%型物46的底部與隧道44接觸，使隧道* 性連接場環型物46與半導體基底2〇。 屯 第3F圖緣示出絕緣層（場介電層）52形成於 二NW區34上方。另—絕緣層54可形成於部分的P ，井區42以及部份的磊晶層28的上方。 及Μ可利用局部石夕氧化（一— 術或㈣物㈤1—一㈣ 『二圖係繪示出閉極介電層56與閉極電極％的製 覆蓋:部井:成:場介電層52頂部上方並延伸 層％上方。閘極二閘極電極58形成於閘極介電 晶矽、金屬、或八严1為導電的，且可使用摻雜的多 s i屬5金等等材料。在閘極電極58包含 0503-A33790TWF/spin 13 1380441 摻雜的多晶料情形中，閘極電们8的表面可石夕化 (silicide )。 第3H圖係繪示出在P型井區42内形成源極區6〇以 及在N型井區40内形成没極區62。源極區⑼及沒極區 62可透過佈植N型摻雜物而形成，例如磷，且濃度在 1Xl〇]W 至 2Xl〇2W 的範圍。撿拾（pickup)區 66 為p型’其形成於p型井區42内且濃度在 2xl 020/cmJ 的範圍。 第3H圖所示的結構將受到具有熱預算的種種步 驟。舉例而言，可在第固士 仕乐北及3F圖中的步驟之間實施一 :區驅入（ddve-in )製裎（具有一高温，例如，i刪。㈡。 =者古積體電路製程及封裝製程包含其他高温步驟 此，直接植入區24及34内的％折险么、 -44 „ 士 m 的才准貝將會分別擴散到隧道 =4^ 442。在歷經積體電路製程及龍製程中的所有 .吉、預异之後’最終結構類似於第3G圖所示，除了隨道的 直徑因其外侧部轉成N型 ， 部維持P型。 ^•小以外。而隧道44的内側 ^圖繪示出本發明另—實施例。在本實施例中， 類似於第3Α^3ε圖所示，除了沒有隨道44 ^ = HVNW區24與取贿區％内以外。在 心圖所示，構之後’形成—光阻層（未， 成穿：二：露出部份的場環型物… 风牙過開口的P型隧道44。 ^ 表面延伸至前HVNW區24 、自，型物46的上 在此種情形中，場環型物内隧：弟31圖所不。 —pin 内的_部份的P型雜 14 1380441 • 質濃度高於餘留的場環型物46内P型雜質濃度。為了確 保場環型物46與半導體基底20之間沒有斷點，佈植程 序包含數個不同能量的佈植。隧道44的底部最好低於前 HVNW區24的底部以存在容許限度。在形成隧道44之 後，可實施第3F至3G圖的步驟，以完成UHV MOSFET 10的製作。 第4圖係繪示出第2圖中UHV MOSFET 10的另一 實施例的剖面示意圖，且為沿著第2圖的C-C’線的剖面 • 示意圖。沒有出現隧道。 UHV MOSFET 10最好是包^ —個以上的隨道44， 如第2圖所示。所需的隧道44數量取決於UHV MOSFET 10的尺寸，且較大的UHV MOSFET 10尺寸最好是具有 較多的隧道。隧道44的分佈最好是均勻地跨過場環型物 46。隧道44的上視形狀包括方形、矩形、圓形、或八邊 形等等。本發明實施利可應用於具有其他形狀的 MOSFET中。舉例而言，第5圖繪示出另一類型的UHV 春 MOSFET 10，其汲極區62為U型，且對應的UHV MOSFET 10具有馬蹄鐵型。此裝置類似於彎折第2圖所 示的裝置，直到汲極區62的兩端彼此平行。再者，形成 的P型隧道44用以連接場環型物46及半導體基底20(未 繪示於第5圖，其剖面示意圖實質相同於第3H/3I及4 圖所示）。 第6圖係繪示出另一 UHV MOSFET 10,其包括源極 區60及汲極區62。汲極區62及源極區60兩者在末端構 成弧型。在本實施例中，形成的P型隧道44用以連接場 0503-A33790TWF/spin 15 1380441 • 環型物46及半導體基底20 (未繪示，剖面圖實質相同於 第3G及4圖所示）。須注意的是隧道44可形成於具有 任何其他外型的任何其他類型的MOSFET内，即使崩潰 電壓僅小於1〇〇伏特，例如，習知的矩型高電壓MOSFET。 第7圖係繪示出本發明實施例與習知超高電壓 MOSFET效能比較的實驗結果。有兩組樣品進行測試。 第一組樣品的结構繪示於第3H圖中，同時第二組樣品的 結構類似於第3H圖所示，除了沒有形成隧道44以外。 X轴表不樣品的數置’而Y轴表不樣品的朋潰電壓。須 注意的是第一組樣品（以圓圈示之）的崩潰電屢穩定大 於800伏特，而第二組樣品（以方塊示之）的崩潰電壓 則在650伏特至800伏特的廣泛範圍。 的場環 導體基底之 本發明實施例的UHV MOSFET的崩潰電壓改善機 制並不清楚。其中一個可能的解釋是由於超高電壓施加 於MOSFET時，透過高能量的作用而造成原子具有高離 子化速率（ionization rate)。此種情形造成場環型物 内產生超額電荷。然而，由於習知UHV MOSFET的;p ^
的一函數。在此模擬中不同總量的超額電荷 * xV 了ΌΡ_ 物内， 物内’並模擬出個別UHV MOSFET的I-V曲線。♦长里 ' 。需注意 0503-A33790TWF/spin 16 =潰電麗隨著場環㈣46内電荷總量的增 低，因而證實超額電荷的不良影響。 〃任何所屬技術領域中具有通常知識者可 繼明僅為本發明的實施例。舉例而言，雖铁 巧广。猶，上：r:可井：是 :::料區、井區、基底、及蝴等的導電型則對 雖然本發明已以較佳實施例揭露如上，缺盆並 =限定f發明’任何所屬技術領域中具有通常知識者， 離本發明之精神和範圍内，當可作更動與潤韩。 ::而吕’構成結構的材料，其沉積方法有很多種，任 :此夠與此處所述實施例獲得大體相同結果的沉積 音可使用於本發明中。 、农 +、再者’本發明之保護範圍並未侷限於說明書 法的特定實施例’任何所屬技術領域中具有通常知識 告:從本發_示内容中理解用以在此處所述實^ ^大體相同功能顿得大體相同結果的現行方 來所發展出的方法皆可使用於本發明中。因此，本發 之保護範圍當視後附之申料㈣圍所界定者為準。X 〇503-A33790TWF/spin 1380441 • 【圖式簡單說明】 第1A圖係繪示出習知超高電壓金屬-氧化物-半導體 場效電晶體（MOSFET )的剖面示意圖。 第1B圖係繪示出習知具有場環型物的超高電壓 MOSFET的剖面示意圖。 第2圖係繪示出根據本發明實施例的平面示意圖。 第3A至31圖係繪示出第2圖的實施例的中間製造 過程，且其為沿著第2圖的A-A’及B-B’線的剖面示意圖。 • 第4圖係繪示出第2圖的實施例的剖面示意圖，且 為沿著第2圖的C-C’線的剖面示意圖。 第5圖係繪示出根據本發明另一實施例的平面示意 圖’其中超南電壓Μ Ο S F E T的 >及極區為U型。 第6圖係繪示出根據本發明又另一實施例的平面示 意圖，其中隧道為環型。· 第7圖係繪示出複數樣品的崩潰電壓，其為本發明 實施例與習知超高電壓MOSFET樣品比較結果。 • 第8圖係繪示出個別裝置的崩潰電壓與場環型物内 捕獲電荷量的關係曲線圖。 【主要元件符號說明】 習知 100、15 0〜超南電壓金屬-乳化物-半導體場效電晶體 (UHV MOSFET)裝置； 101〜P型基底； 103〜高電壓N.型井區； 105〜N型（N+)汲極；107〜場氧化層； 0503-A33790TWF/spin 18 1380441 11 〇〜閘極電極 113〜P型層； 109〜場環型物； 1Π〜閘極介電層； 115〜南電壓p型井區； 117〜N型（N+)源極； 119〜P型撿拾區。 本實施例 10〜超高電壓金屬-氧化物_半導體場效電晶體（UHV MOSFET); 20〜半導體基底； 24〜前高電壓N型井區（前hvnw區）； 26、36〜光阻層； 27、37〜光阻柱體； 28〜摻雜的半導體層（磊晶層）； 34〜咼電壓N型井區（HVNW區）； 4〇〜N型井區； 42〜!>型井區； 44〜隧道； 44】、44:〜隨道部； 46〜相反摻雜區（場環型物.）.； 52〜場介電層（絕緣層）； 56〜閘極介電層； 60〜源極區； 66〜撿拾區； 5 4〜絕緣層； 58〜閘極電極 62〜汲極區； W1〜寬度。 0503-A33790丁 WF/spin 19

Claims (1)

1^80441
第98106337號申請專利範圍修正本 七、申請專利範圍： _ ^£79^1(4) 1.一種半導體結構，包括： 一半導體基底，具有一第一導電型； 古:前高電壓井區’位於該半導體基底内，其中該前 问電壓=區具有與該第_導電型相反的—第二導電型； 一 N電壓井區，位於該前高電壓井區上方，其中該 咼電壓井區具有該第二導電型； %%型物，具有該第一導電型且佔據該高電壓井 區的頂部；以及 隧道，具有該第一導電型且位於該前高電壓井區 二该向電壓井區内且電性連接該場環型物與該半導體 底0 括 2.如申請專利範圍第1項所述之半導體結構，更包 -絕緣區’位於該場環型物及一部分的該高電 區上方’並與其接觸； 鄰； 汲極區，位於該高電壓井區内，且與該絕 緣區相 一閘極電極，位於一部份的該絕緣區上方；以及 的一側源極區，位於與該閘極電極一側的該汲極區相對 3.如申請專利範圍第i項所述之半導體結構，更 該半數隨道，電性連接該場環型物與 體基底’其中母—㈣與其他該等_實際隔開。 .°申請專利範n第3項所述之半導體結構，其中該 〇503-A3379〇TWFl/Fig〇shao 2〇 ' 丄划441 第98106337號申請專利範圍修正本1^，月7日裝頁⑷ 場環型物構繞紐極區㈣㈣，^______ 直線區與曲線區，且該等隧道分成一第一部及一第二 邛刀別連接5亥環型物的該直線區與該環型區。 5.如申請專利範圍第！項所述之半導體結構，直中該 隨道延伸至該場環型物的上表面，該____ :的-部份具有一第一導電型雜質濃度且高於該場環型 物内的一第一導電型雜質濃度。 6. —種半導體結構，包括： 一半導體基底，具有一第一導電型； - 一-前高電壓井區，位於該半導體基底内，其中該前· 南電壓井區具有與該第一導電型相反的一第二導電型； 一高電壓井區，位於該前高電塵井區上方並與其接 觸其中a亥向電壓井區具有該第二導電型； 複數隨道，具有該第一導電型且自該高電壓井區的 上表伸至該前高電壓井區的下表面，其中每一隧道 被5亥如南電壓井區與該高電壓井區圍繞； -場環型物’位於該高電壓井區内且佔據該高電壓 井區的頂部，其中該場環型物具有該第-導電型； · 一沒極區’位於該高電壓井區内； 一絕緣區’位於該場環型物上方； 一閘極電極，位於一部份的該絕緣區上方；以及 、 源極區，位於與該閘極電極一側的該汲極區相對 的一側，其中該源極區與該汲極區具有該第二導電型。 々7.如申請專利範圍第6項所述之半導體結構，其中該 等隧道位於該場環型物下方，且電性連接該場環型物與 21 〇503-A33790TWFl/Fig〇shao 畴Μ 了日__
第981〇6337號申請專利範圍修正本 該半導體基底。 8广申請專利範圍第6項所述之半導體結構，其中該 Ρ二過該場環型物至該場環型物的上表面，該 該等隨道具有一第-導電型雜質濃度 冋亥_型物内的-第-導電型雜質濃度。 9.一種半導體結構，包括： 一半導體基底，具有一第一導電型； 高電 觸， 區内 區、 一前高電壓井區，位於該半導縣底内，其中該前 壓井區具有與該第-導電型相反的—第二導電型. 1㈣井區’位於該前高電壓井區上方並與其接 其中該尚電壓井區具有該第二導電型； -場環型物，具有該第一導電型，位於該高電壓井 佔據其頂口ρ ’其中该前高電壓井區、該高電壓井 及該場環型物各包括—直線區及—曲線區； 等冤型且自該高電壓井區的上 ^面延伸至該前高電壓井區的下表面，並實際連接該場 %型物與該半導體基底； 一汲極區，位於該高電壓井區内； 一絕緣區，位於該場環型物上方，並與其接觸； 一閘極電極，位於一部份的該絕緣區上方；以及 源極區，位於與該閘極電極一側的該汲極區相對 的一側，其中該源極區與該汲極區具有該第二導電型。 10.如申請專利範圍第9項所述之半導體結構，其中 該隧道位於該前高電壓井區與該高電壓井區的該等曲線 區内。 °5〇3-A33790TWFi/Figoshao 22
1380441 第98106337號申請專利範圍修正本 11.如申請專利範圍第9項所述之半導體結構，其中 該隨道位於該前南電壓井區與該面電壓井區的該等直線 區内。
0503-A33790TWFl/Figoshao 23 1380441 第98106337號圖式修正頁 ⑽年/1月7日装頁(秦) 101年11月7日修正替換頁 27 26 —» —W1 26 24 24 44/441 20 第3A圖
36 442 \ 〆 ^37 36 28 34 ►44 34 28 24 24 44ι 20 第3B圖
TW098106337A 2008-07-09 2009-02-27 Semiconductor structure TWI380441B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/170,285 US7768071B2 (en) 2008-07-09 2008-07-09 Stabilizing breakdown voltages by forming tunnels for ultra-high voltage devices

Publications (2)

Publication Number Publication Date
TW201003912A TW201003912A (en) 2010-01-16
TWI380441B true TWI380441B (en) 2012-12-21

Family

ID=41504380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106337A TWI380441B (en) 2008-07-09 2009-02-27 Semiconductor structure

Country Status (3)

Country Link
US (1) US7768071B2 (zh)
CN (1) CN101626032B (zh)
TW (1) TWI380441B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989890B2 (en) * 2006-10-13 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US7960786B2 (en) 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
US8319255B2 (en) * 2010-04-01 2012-11-27 Texas Instruments Incorporated Low side Zener reference voltage extended drain SCR clamps
TWI501374B (zh) * 2011-05-17 2015-09-21 Richtek Technology Corp 超高壓元件構造之改良
CN102903752B (zh) * 2011-07-27 2015-03-25 立锜科技股份有限公司 高压元件及其制造方法
TWI500139B (zh) * 2012-05-25 2015-09-11 Richtek Technology Corp 混和高壓元件及其製造方法
US8779555B2 (en) * 2012-12-06 2014-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9698024B2 (en) 2012-12-06 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9240463B2 (en) 2013-05-24 2016-01-19 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9299832B2 (en) * 2013-12-17 2016-03-29 Texas Instruments Incorporated High voltage lateral DMOS transistor with optimized source-side blocking capability
US9070766B1 (en) * 2014-01-27 2015-06-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
TWI719747B (zh) * 2019-12-10 2021-02-21 新唐科技股份有限公司 半導體裝置結構及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
CZ6492U1 (cs) * 1997-07-10 1997-09-04 Dalibor Blažek Pilník, zejména pilník na nehty
TW521437B (en) * 2000-10-19 2003-02-21 Sanyo Electric Co Semiconductor device and process thereof
US6486034B1 (en) 2001-07-20 2002-11-26 Taiwan Semiconductor Manufacturing Company Method of forming LDMOS device with double N-layering
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US7202531B2 (en) * 2004-04-16 2007-04-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
US7508032B2 (en) * 2007-02-20 2009-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage device with low on-resistance
US7893490B2 (en) * 2007-04-30 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. HVNMOS structure for reducing on-resistance and preventing BJT triggering

Also Published As

Publication number Publication date
CN101626032B (zh) 2010-12-08
US7768071B2 (en) 2010-08-03
CN101626032A (zh) 2010-01-13
TW201003912A (en) 2010-01-16
US20100006933A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
TWI380441B (en) Semiconductor structure
US7960786B2 (en) Breakdown voltages of ultra-high voltage devices by forming tunnels
KR101034895B1 (ko) 짧은 채널길이를 갖는 탄화규소 전계효과 트랜지스터
US10535731B2 (en) Lateral MOSFET with buried drain extension layer
US7851857B2 (en) Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications
TWI364110B (en) High voltage semiconductor devices
CN103855032B (zh) 半导体器件的制造方法和用于半导体器件的装置
JP2013225685A (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
JP2011103487A (ja) 半導体素子及びトランジスタ
CN104465656B (zh) 半导体器件以及其制造方法
JP5502204B2 (ja) 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法
JP6237064B2 (ja) 半導体装置
KR101964153B1 (ko) 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
WO2019109924A1 (zh) Ldmos器件及其制备方法
US9947784B2 (en) High voltage lateral extended drain MOS transistor with improved drift layer contact
CN107546276A (zh) 带有注入式背栅的集成jfet结构
CN104716185B (zh) 具有经优化源极侧阻挡能力的高电压横向dmos晶体管
JP6246700B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
KR20180065769A (ko) SiC MOSFET 전력 반도체 소자 및 그 제조방법
TWI259582B (en) Power semiconductor device for preventing punchthrough and manufacturing method thereof
TW201240086A (en) Semiconductor device
TWI667788B (zh) 半導體結構及其製造方法
KR20230093791A (ko) 절연 또는 반절연 ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
TWI436435B (zh) 高壓電晶體之製造方法
JPS5887855A (ja) Ｍｏｓ素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees