TWI379303B - - Google Patents
Download PDFInfo
- Publication number
- TWI379303B TWI379303B TW097107600A TW97107600A TWI379303B TW I379303 B TWI379303 B TW I379303B TW 097107600 A TW097107600 A TW 097107600A TW 97107600 A TW97107600 A TW 97107600A TW I379303 B TWI379303 B TW I379303B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- high voltage
- volatile memory
- pump
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Description
1379303 丄CP年Q月之〇曰铬·不蛙柃 九、發明說明: 【發明所屬之技術領域】 浦之ί:月t關:T複數非揮發性記憶體共用-電壓幫 f t尤種針對於應用在積體電路(1C) ♦中, &同時需要存在複數個可電性 田 (例如:電壓消除式可”卜揮發性儲存裝置 电塔之佈局面積以節省其成本。 【先前技術】 (Flash) .·.),對其寫:^Ε_)、快閃記憶體 執行時,需提供一高屋.電壓,抹除(Erase)功能 立提供一提供高壓電路,性之作法為該裝置獨 mp)電路,即:,幫浦 當前述可電性袜除之非 引’、,、入抹除功能。 電路(ic)之中,且必須提供二於-積體 電性抹除之非揮發性儲存裝 b 此不同之可 時或不同時輸出之狀況,且W生技;^電壓源須考量同 置必須利用多種不同的電子抹除之非揮發性館存裝 路中常同時存在著多個電愿幫浦。’因此習知令一個積體電 對於此一電壓幫浦而言,苴 > 儲存裝置需作·寫人㈤僅於非揮發性 -、徠除(Erase)時才需輸出, 1379303 但積體電路最常使關_發 (RpflH r-- ^ *炫保存裝置之動作係為讀取 又因為雷严二堅浦則成為長時間成為閒置性電路’ 又幫浦於積體電路佈局時所㈣面積不小… ΐΐΐί 2。本發明即為提供-複數非揮發性儲存裝i 了共同使用同-電”浦之架構,具有節省其積 發成本及縮小積體電路之體積的功能。 汗 【發明内容】 基於解.決以上所述習知技藝的缺失,本發明為 非揮發性記憶體共用-電壓繁浦之架構,主要目的為針對· 於應用在1C當中,當同時需要存在複數個可電性抹除之 揮發性儲存裝置(EEPR〇M、Flash·..)時,可利用本發明所提 出之共同使用電壓幫浦架構,來提供複數個非揮發性儲存 裝置使用,用以節省重複功能電路之佈局面積以節省其成 本> 〇 八 本發明之另一目的在於利用一高壓通過裝置(則叻 Voltage pass Bi〇ck)之切換控制方式,來應用於多電壓 源(multi-power)之電路中,做為複數個電壓源之切換 置。 ’、、、 為達上述之目的,本發明係為一種複數非揮發性記憶 體共用一電壓幫浦之架構,其係包括有: 〜 一高壓電源;以及 -高壓導入裝置’其閘極則受-内置昇壓器電路控制, 將該高壓電源導入複數非揮發性記憶體做一抹除動 作。 、 6 1379303 I 00羊<2·月20日倏正卷拖 為進-步對本發明有更深人的·,乃藉由以下圖示、 圖號說明及發明詳細說明,冀能對貴審查委員於審查工 作有所助益。 — 【實施方式】 兹配合下列之圖式說明本發明之詳細結構,及其連結 關係’以利於貴審委做一瞭解。
請參關-料,係為本發明之電壓幫浦應用於單 -非揮發性記憶體之電路架構圖’其中可電性抹 發性儲存裝置(_中所擁有之電壓幫浦⑽如⑽ 電路U通常只在非揮發性儲存裝置f作以(WHte) I 抹除加se)時才有用至,J ’因此該非揮發性儲存褒置多^ 處於讀取之工作模式’而每—個電壓幫浦均呈關閉⑽) 狀態1錢提供之高電壓關料通電壓源K該高電 壓源係為龍電狀普通卫作電壓)取代, 普通工作電壓係為不大於5.5伏特之電壓,㈣ 流電壓轉換電路之設置,並使整體電路產生簡化功能。 個非二所示’係為本發明之電崎浦應用於複數 記Ϊ體之電路架構圖,包括有-電壓幫浦21 ' 问昼導入裝置22、第二高壓導入穿置23,苴由 ;生=增發性儲存褒置中電剛予以獨:出Π f夕二一個以上功能不同之可電性抹除之非揮發性儲存誓 之以用電路。同樣採取—電塵源切換裝置(圖_未示,、 7 ^-—-— 其係用以切換第—__Enl i=2f幫浦之間的 是由第-輸出:厂二 動。使該電壓幫浦2丨不再 二一使第一輸出高壓V P P,2來作 成為眾非揮發性錯存裘詈放早#發性儲存裝置,而 裝置來輪流提供非揮_^性=路而利用電>1源切換 請參閱圖三所;。 代傳統電屋幫浦置入非揮發記憶=導入=取 i 5單元(cell)4改變其Vt (對應行、列位置之資料)1 而達到儲存寫入資料或抹除資料之功能。 為求前述複數個非揮發性儲存裝置,能夠共 堅幫浦,因此將習知非揮發性儲存裝置之結構做一修正, 本實施例所提出之高屋導入裝置3’即為取代習知電▲浦 之電路位置’使其架構變為類似電壓消除式可程式唯 隱體(EEPROM)之架構’為期每一個可電性抹除之非揮發 j儲存裝置’於寫入(Write)或抹除(Erase)時,能被有效 一高電壓導入,因此於其内部高電壓路徑上加入一高壓導 入裴置(High Voltage Pass Bl〇ck)3,令其引入共用之電 8 1379303 曰條正替換百 壓幫浦高壓電源以保有寫入或抹除之功能。 請參閱圖四、五所示,係為本發明之高麗導入穿置内 部之功能方塊電路圖及較為詳細電路架構圖,其中高壓導 入裝置(High Voltage Pass Block)3之作用係為一導人間 (Pass Gate)功能,其目的在於當該非揮發性儲存裳置巧 導入高電壓VPP時(執行寫入或抹除動作),將電壓幫:甫^ 輸出高壓Vm予以導入’當該非揮發性儲存裝置處於讀取模 式下,則關閉此一導入閘。 、
本實施例為利用一高電壓N型互補金屬氧化半導電曰 體(HV-NM0SFET)作為主要之導入閘本體,其閘極則受二 内置昇壓器(Local Booster) 31電路之閘極電壓¥[^控制, 孩内置幵壓器31電路係包括有若干互補金屬氧化半導電晶 體及邏輯閘所構成。當該非揮發性儲存t置進人寫入或= 除功能需求θ寺’致能此—内置昇㈣電路3卜讓1 古 壓VPPX^開啟導入閘(丁_ 〇n Pass Gate)之高電壓_: 補=屬氧化半導電晶體使其電壓幫浦之高電壓Vpp,得 入非揮發性儲存裝置之齡屮古段v 寻 傳入。 展罝之輸出问壓―’而令其高電壓可順利 .田内置昇壓器(Local booster) 31電路採用雷茂勒· 昇Γ為基本升壓$之電_時,該内置 型互補金屬^(Vpp)’故經過該高電翻 傳入電晶體時’咖利將輸編(VPP) 得入各個科〶壓之非揮發性儲存裝置。 ; 而當此-架構完成’當積體電路 功“同之可電性抹除之非揮發性储存裝置二 9 1379303 _ 年7月·3日條正替槎頁 提供高電壓電源,並可解省其多餘電壓幫浦之佈局面積。 本發明與習知非揮發性記憶體之電壓幫浦架構相較, 本發明之優點在於: a. )將原本可電性抹除之非揮發性儲存裝置之電壓幫 浦予以獨立,並針對傳統架構做修改,改為引入高 壓電壓源之架構。 b. )利用一高壓導入裝置電路達到對可電性抹除之非 揮發性儲存裝置引入高壓電壓源之作用。 c. )可充分節省至少二個以上可電性抹除之非揮發性 ( 儲存裝置之電壓幫浦佈局面積。 综上所述,本發明之結構特徵及各實施例皆已詳細揭 示,而可充分顯示出本發明案在目的及功效上均深富實施 之進步性,極具產業之利用價值,且為目前市面上前所未 見之運用,依專利法之精神所述,本發明案完全符合發明 專利之要件。 唯以上所述者,僅為本發明之較佳實施例而已,當不能 以之限定本發明所實施之範圍,即大凡依本發明申請專利 範圍所作之均等變化與修飾,皆應仍屬於本發明專利涵蓋 之範圍内,謹請 貴審查委員明鑑,並祈惠准,是所至 禱。 【圖式簡單說明】 圖一係為本發明之電壓幫浦應用於單一非揮發性記憶體之 電路架構圖; 圖二係為本發明之電壓幫浦應用於複數個非揮發性記憶體 1379303 (〇〇玍/2月曰條正替換 之電路架構圖; 圖二係為本發明利用一高壓導入裝置取代傳統電壓幫浦置 入非揮發記憶體電路架構圖; 圖四係為本發明之高壓導入裝置内部之功能方塊電路 圖五係為圖四之較為詳細電路架構圖。 ,, 【主要元件符號說明】
En〜致能信號 • Enl〜第一致能信號 En2〜第二致能信號 Vdd〜普通電壓源 Vss〜工作電壓 Vppi〜輸出高壓 Vppii〜第一輸出高壓 VPPI2〜第二輸出高壓 Vppx〜閘極電壓 Φ Address〜位址信號 …Control signal〜控制信號 11、21〜電壓幫浦 22〜第一高壓導入裝置 23〜第二高壓導入裝置 3〜高壓導入裝置 31〜内置昇壓器 - 32〜向電壓N型互補金屬氧化半導電晶體 4〜基本儲存單元 1379303 (GC年IZ月日條正替換 5〜解碼單元 51〜列解碼器 52〜行解碼器 53〜預先解碼器 6〜控制邏輯電路 7〜輸出暫存器 12
Claims (1)
- 』379303 、申請專利範園·· 替換f 數非揮發性記億體共用—W浦之架構, 其係 包括有: 高壓電源;以及 電屋源切縣置,包括有—第―高愿導 第 ^ /, 〒八发罝、 源輸出端、—第二高壓導入裝置及— =該_切換裝置係利用第一- 高歷電源’以使—電壓幫浦 之電路,並輪流二===館存裝置共用 -第二輸出高壓給複數個非揮 第 來自該d:: 裝置包含—第一内置昇壓器=== 至月山虎以控制一第一開關的開啟或關閉又 用以將該高壓電壓源送至該第私a閉’糾一開關 導入裝置包含-第二内置昇壓^輪出端’該第二高壓 信號以控制一第二開關的開啟或關閉=據=第二致能 該高壓電壓源送至該第]^玄第二開關用以將 該第一電源輸出端或該^端’山該高壓電壓源透過 發性記憶體用以執杆—姓''、⑨出端導入該複數個非揮 2.如申請專利範圍第作。 一電壓幫浦之架構,1^復數非揮發性記憶體共用 電壓Ν型互補金屬氣化半 為電路係藉由一高 該高壓電源。 ”阳體之導通及關閉來導入 13 1379303 PI年7月3曰條正替#百 3. 如申請專利範圍第1項所述之複數非揮發性記憶體共用· 一電壓幫浦之架構,其中該高壓電源係為積體電路之普 通工作電壓所構成。 4. 如申請專利範圍第3項所述之複數非揮發性記憶體共用 一電壓幫浦之架構,其中該積體電路之普通工作電壓係 為不大於5.5伏特之電壓。 5. 如申請專利範圍第1項所述之複數非揮發性記憶體共用 一電壓幫浦之架構,其中該第一内置昇壓器電路及該第 二内置昇壓器電路係包括有若干互補金屬氧化半導電 ( 晶體及邏輯閘所構成。 6. 如申請專利範圍第1項所述之複數非揮發性記憶體共用 一電壓幫浦之架構,其中該複數非揮發性記憶體更係包 括有一基本儲存單元、一解碼_早元、一控制邏輯電路及 一輸出暫存器。 7. 如申請專利範圍第6項所述之複數非揮發性記憶體共用 一電壓幫浦之架構,其中該解碼單元更係包括有一列解 碼器、一行解碼器及一預先解碼器。 14 1379303 /〇〇年IZ月:日修正替換 七、指定代表圖: (一) 本案指定代表圖為:第(二)圖。 (二) 本代表圖之元件符號簡單說明: En〜致能信號Enl〜第一致能信號 En2〜第二致能信號 Vdd〜普通電壓源 Vppii〜第一輸出高壓 VPPI2〜第二輸出高壓 21〜電壓幫浦 22〜第一高壓導入裝置 23〜第二高壓導入裝置 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097107600A TW200939230A (en) | 2008-03-05 | 2008-03-05 | Framework and method of a voltage pump commonly used by the plural non-volatile memory |
US12/110,435 US7656737B2 (en) | 2008-03-05 | 2008-04-28 | Pumping circuit for multiple nonvolatile memories |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097107600A TW200939230A (en) | 2008-03-05 | 2008-03-05 | Framework and method of a voltage pump commonly used by the plural non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200939230A TW200939230A (en) | 2009-09-16 |
TWI379303B true TWI379303B (zh) | 2012-12-11 |
Family
ID=41053445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097107600A TW200939230A (en) | 2008-03-05 | 2008-03-05 | Framework and method of a voltage pump commonly used by the plural non-volatile memory |
Country Status (2)
Country | Link |
---|---|
US (1) | US7656737B2 (zh) |
TW (1) | TW200939230A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487343B2 (en) * | 2020-05-26 | 2022-11-01 | Winbond Electronics Corp. | Semiconductor storing apparatus and flash memory operation method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844840A (en) * | 1997-08-19 | 1998-12-01 | Advanced Micro Devices, Inc. | High voltage NMOS pass gate having supply range, area, and speed advantages |
US20070170979A1 (en) * | 2005-11-25 | 2007-07-26 | Giovanni Campardo | Charge pump systems and methods |
US7345916B2 (en) * | 2006-06-12 | 2008-03-18 | Spansion Llc | Method and apparatus for high voltage operation for a high performance semiconductor memory device |
US8098089B2 (en) * | 2006-07-28 | 2012-01-17 | Stmicroelectronics S.R.L. | Voltage booster |
JP2008054471A (ja) * | 2006-08-28 | 2008-03-06 | Toshiba Corp | 昇圧回路および電圧供給回路 |
-
2008
- 2008-03-05 TW TW097107600A patent/TW200939230A/zh unknown
- 2008-04-28 US US12/110,435 patent/US7656737B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7656737B2 (en) | 2010-02-02 |
TW200939230A (en) | 2009-09-16 |
US20090225619A1 (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7116855B2 (ja) | 半導体装置 | |
JP6242940B2 (ja) | 半導体装置 | |
JP6007265B2 (ja) | 半導体装置 | |
JP6122532B2 (ja) | 半導体装置 | |
TWI373767B (en) | Embedded non-volatile memory and method of driving the same | |
JP5631753B2 (ja) | 半導体装置 | |
JP6293085B2 (ja) | 半導体装置 | |
JP2005267837A5 (zh) | ||
JP2015092429A (ja) | 半導体装置 | |
TWI379303B (zh) | ||
US8520465B2 (en) | Semiconductor device | |
US11024346B2 (en) | Semiconductor circuit, driving method, and electronic device with less disturbance | |
Yu et al. | Design of 256 bit single-poly MTP memory based on BCD process | |
TWI231039B (en) | Non-volatile memory and its operational method | |
Song et al. | A bit-by-bit re-writable eflash in a generic logic process for moderate-density embedded non-volatile memory applications | |
CN106571162B (zh) | Cmos非易失存储器单元电路 | |
CN104795105B (zh) | 电荷泵电路及能在读操作时进行放电的eeprom | |
TWI440034B (zh) | Low-voltage operation of the electronic erasure can be rewritten read-only memory array | |
TWI252488B (en) | Non-volatile memory cell and fabrication method thereof | |
Jeon et al. | Design of 32 kbit one-time programmable memory for microcontroller units | |
TW407281B (en) | Flash memory operation circuit and its programming method | |
Song | Design of Logic-Compatible Embedded Flash Memories for Moderate Density On-Chip Non-Volatile Memory Applications | |
JP2007058972A (ja) | 半導体集積回路 | |
TW200414517A (en) | Integrated circuit embedded with single-poly non-volatile memory |