TW200939230A - Framework and method of a voltage pump commonly used by the plural non-volatile memory - Google Patents

Description

200939230 九、發明說明： 【發明所屬之技術領域】 _ 树明麵關-種複數非揮發性記憶體制— 浦之架構與方法’尤指-種針對於應用在積體電路 Π二同.t需要存在複數個可電性抹除之非揮發性儲存 (™>

Flash)…)時’可利用此實施裝置共同一電壓 幫浦（Voltage Pump)電路並提供複數個非揮發 置使用，用以節省錢魏祕之佈局面積㈣省其成本裝 【先前技術】

由於可電性抹除之非揮發性儲存農置（例如 扁除式可Μ唯冑記冑、冑（EE (F峰.)，對其寫入㈤te)丄夫閃咖 執行時，需提供—高㈣㈣， ❹ ^-提供高壓電路，該提供峨:::為== (Ltage p_)電路，用以執行前述寫入盥抹 電路m:=;性储存裝置設置於-： ，除之非揮發性少：=;之可 置必須多種不 j抹除之非揮發性儲存裝 路中常同時存在著多個電麼=。’因此習知中一個積體電 對於此電壓幫浦％ «i* 儲存裝置需作寫人= =高^於非揮發性 ㈧與抹除（Erase)時才需輪出， 5 200939230 但積體電路最常使用到非揮發性儲存裝 (Read)功能，該電壓幫浦則成為長時間為^^為讀取 又因為電㈣浦於積體電路佈局時所佔據面為= 置性電路， 加了生產成本。本發明即為提供—複數称^，且增 可共同使用同一電壓幫浦之架構與方法，c置 電路開發成本及縮小積體電路之體積的功能。即，/、積體 參 〇 【發明内容】 基於解決以上所述習知技藝的缺失，本發 非揮發性記憶體共用-糕幫浦之架構與方法7 ? 為針對於應用在1C當中’當同時需要存在複數個 枝 除之非揮發性儲存裝置（EEP_、Flash··.)時， 明所提出之共同使用電壓幫浦架構，來提供 ^ 省其成本。 力月匕電路之佈局面積以節 本發明m的在於彻—高壓通過裝置 Voltage Pass Mack)之切換控制方式，來應用於多電壓 源Oimlti-power)之電路中，做為複數個電壓源之切換裝 置。 义 為達上述之目的，本發明係為一種複數非揮發性記愧 體共用一電壓幫浦之架構，其係包括有： 心 一高壓電源；以及 -高壓導人裝置，其閘極則受—内置昇壓器電路控制， 將該高壓電源導人複數非揮發性記憶體做一抹 作。 6 200939230 為進-步對本發明有更深入的說明，乃藉由以下圖示、 圖號說明及發明詳細說明，冀㈣貴審查委員於審查工 作有所助益。 一 【實施方式】 Ο /配合下列之圖式說明本發明之詳細結構，及其連結 關係’以利於貴審委做一瞭解。 请參閱圖-所不，係為本發明之電壓幫浦應用於單 一非揮發性記憶體之電路架構圖，其中可電性抹除之非揮 發性儲存裝置（MM)中所擁有之電壓幫浦（v〇ltage ?卿） 電路11通常只在非揮發性儲存裳置需作寫人（_⑹與 ^除（EraSe)時才有用到，因此該非揮發性儲存裝置多^ =讀取之工作模式，而每—個電壓幫浦均呈關閉（卿） 鲁 普通工作電難而㈣電路之 流電堡轉換電路之設置，並使整體電路產生簡直 個非;==:本發明幫浦應用於複數 第-高壓導入裝置22、第二高壓：浦2卜 =抹除之非揮發性崎置中電屋幫浦予以猶可電 樣知取一電麼源切換裝置(圖中未示， 200939230 其用以切換第-致能信號Επί與第二致能信號Εη2之門的 ^作為導入電壓幫浦21電壓源之切換’利用第；壓 第二高壓導入裳置23之間切換動作以= 動。使該電壓幫浦21不再從屬 12采作 成為眾非揮發性儲在# 揮毛f生倚存裝置，而 穿詈炎= 共用之電路，而利用電屢源切換 Ο Ο 裝置土輪4供非揮發性儲存裝置之高壓電壓源。 明參閱圖三所示’係為本發明利用—高壓導 有，置人非揮發記憶體電路架構圖，係包括 輯電^ 本儲存單元4、解碼單元5、控制邏 =路6、輸出暫存器7。而解碼單元5更係包括有：列解碼 裝置作=碼器52、預先解碼器53 ’其中當非揮發性儲存 ^ S入（Wnte)或抹除（Erase)時，因其基本儲存單 同作 性其 wrline (WLx) & Bit line(BLx)在不 =横式下’須導入高壓導入裝置3之高電壓。以使基本 2早元（Cell)4改變其Vt (對應行、列位置之資料），進 建到儲存寫入資料或抹除資料之功能。 厂為求前述複數個非揮發性儲存裝置，能夠共用單一電 =幫浦，因此將習知非揮發性儲存裝置之結構做一佟正， ^例所提出之高壓導人1置3,即為取代習知電壓幫浦 冤路位置，使其架構變為類似電壓消除式可程式唯續圮 =體（EEPR0M)之架構，為期每一個可電性抹除之非^發 存装置，於寫入（Write)或抹除（Erase)時，能被有^ 阿電壓導入，因此於其内部高電壓路徑上加入一高壓導 入裝置（High Voltage Pass Block)3，令其引入共用之電 200939230 壓幫浦高壓電源以保有寫入或抹除之功能。 請參閱圖四、五所示，係為本發明之高壓導 部之功能方塊電路圖及較為詳細電路架構圖，其置内 入裝置（High Voltage Pass Bl〇ck)3之作用係為高®導 (Pass Gate)功能，其目的在於當該非揮發性^導入閘 導入f電壓VPP時（執行寫入或抹除動作），將電】=須 輸出尚屋Vppi予以導入，當該非揮發性儲存穿詈 /甫之 Ο 鵪 式下，則關閉此-導入閘。、~於讀取模 本實施例為利用一高電壓N型互補金屬氧化 體（HV-_SFET)作為主要之導入閘本體 ：：晶 該内置昇壓H31電路係包括有若干互補金屬曰’ 體及邏輯崎構成。#該麵發性儲存裝置進 = =功能需求時，致能此—内置昇壓器電路31 1 ^ (Turn 〇n Pass 補今Mil儿電壓N型互 昇壓器電昇壓器之電壓源時，該内置 型互補金it:::輸出高觸，故經過該高電壓n 傳入各:續要高壓之非揮發性儲存裝置。“壓(Vpp) 功频電路㈣需要至少二個以上 电性抹除之非揮發性儲存裝置時，即能即時 200939230 提供高電^源’並可解省其多餘電壓幫浦之佈局面積。 本發明=知非揮發性記憶體之電壓幫浦架構相較， 本發明之優點在於： a.)將原本可電性抹除之非揮發性儲存裝置之電壓幫 浦予以獨iL ’並針對傳統架構做修改，改為引入高 壓電壓源之架構。 ❹ b·)利用—高壓導人裝置電路達到對可電性抹除之非 揮發性，存裝置引入高壓電壓源之作用。 c. ) 5充刀節省至少一個以上可電性抹除之非揮發性 儲存裝置之電壓幫浦佈局面積。 綜上所述，本發明之結構特徵及各實施例皆已詳細揭 示，而可充分顯示出本發明案在目的及功效上均深富實施 之進步性，極具產業之利用價值，且為目前市面上前所未 見之運用，依專利法之精神所述，本發明案完全符合發明 專利之要件。

唯以上所述者，僅為本發明之較佳實施例而已，當不能 以之限定本發明所實施之範圍，即大凡依本發明申請專利 範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵蓋 之範圍内，謹請 貴審查委員明鑑’並祈惠准，是所至 禱。 【圖式簡單說明】 圖一係為本發明之電㈣浦應用於單-轉發性記憶體之 電路架構圖 圖一係為本發明之電壓幫浦應用於複數個非揮發性記憶體 200939230 之電路架構圖； 圖三係為本發明利用一高壓導入裝置取代傳統電壓幫浦置 入非揮發記憶體電路架構圖； 圖四係為本發明之高壓導入裝置内部之功能方塊電路圖； 圖五係為圖四之較為詳細電路架構圖。 【主要元件符號說明】

En〜致能信號 ® Enl〜第一致能信號 En2〜第二致能信號 Vdd〜普通電壓源 Vss〜工作電壓 Vm〜輸出高壓 Vppii〜第一輸出高壓 VPPI2〜第二輸出高壓 Vppx〜閘極電壓 ® Address〜位址信號

Control signal〜控制信號 11、21〜電壓幫浦 22〜第一高壓導入裝置 23〜第二高壓導入裝置 3〜高壓導入裝置 31〜内置昇壓器 32〜高電壓N型互補金屬氧化半導電晶體 4〜基本儲存單元 11 200939230 5〜解碼單元 51〜列解碼器 52〜行解碼器 53〜預先解碼器 6〜控制邏輯電路 7〜輸出暫存器

Claims (1)

1. 200939230 十、申請專利範園·· L 一種複數非揮發性記_ 包括有： ㈣體共用—電㈣浦之架構，其係 一鬲廢電源；以及 裝置，其閉極則受一内置昇 =電源導入複數非揮發性記憶體做-二 ❹ 2.如^請專利範圍第i項所述之複數 :電壓幫浦之架構，其中該内置昇壓器電路2共用 作。 聽+導電3日體進㈣通及關閉動 如^ 圍第1項所述之複數非揮發性記_體妓用 通工作電㈣構=/、中“以係為㈣電路之普 ❹ 4mr;第3項所述之複數非揮發性記憶趙共用 為不大於5.5伏特之電壓。 胃紅作電壓係 如圍第1項所述之複數非揮發性記恃體此用 —電壓幫浦之架構，其中該内置昇縣電路係2=用 二:Ϊ半導電晶體及邏輯閑所構成。" -述Τ非揮發性記憶體共用 其中該複數非揮發性記憶 括有-基本儲存單元、—解碼單S、 =係包 ~輸出暫存器。 _邏輯電路及 7.如申請專利範圍第6項所述之複數非揮發性記憶體共用 13 200939230 一電壓幫浦之架構，其中該解碼單元更係包括有一列解 碼器、一行解碼器及一預先解碼器。 ❹ 14