TWI377653B - Package substrate strucutre with cavity and method for making the same - Google Patents

Description

1377653 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種封裝基板結構及其製法。特定言之， 本發明係關於一種具有凹穴之封裝基板結構，及其製法。 【先前技術】 電路板被視為是電子裝置之核心元件。為了使電路板達 成特定功能，通常需要將功能性晶片或是積體電路與基板一 起封裝，而得到封裝成品的電路板。目前已知有不同的封裝 方式。例如，在稱為覆晶（FlipChip)的封裝技術中，晶片 會被翻覆過來，讓晶片與基板的接合點透過焊球相互連接。 由於運用這種封裝技術的產品不但可降低晶片與基板 間的電子訊號傳輸距離，因此適用在高速元件的封裝，而且 還可以大幅縮小晶粒尺寸，所以十分受歡迎。由於對更廉 價、更小、更快、可攜式以及多功能電子消費設備/產品的需 求不斷增長，高密度封裝對覆晶技術的要求也隨之提高。 此外，由於電路板中的導電線路也有厚度，為了追求更 薄的成品厚度、因應細線路的需求、突破蝕刻與信賴性的缺 1377653 點，埋入式細線路結構也逐漸興起。由&線路圖案即埋入基 材中，因此形式上省略掉了㈣線路祕度，有助於再減低 封裝後成品的厚度。 對於多功能元件的需求，傳統應用於單—體積電路封裝 元件的結構下，為達到多功能元件的整合需求，使用單晶封 裝結構以龐大的體積疊層架構方式對於日益輕薄短小的^ ❿子產品設計趨勢而言，已曰感不敷所需。 另外，隨著積體電路的效能不斷提昇向 件的積體電路的散熱問題也越來越棘手。如果门二源兀 產生大量排散，熱衝擊將會對 賴度造成嚴重的危害。 的潮流中不

於是，如何在持續追求「短、小、輕、薄 斷開發新的技術…來試11開發-種具有效空間利用的封裝 基板以為因應’二來還能為高熱源元件有效地排散廢熱，提 供實乃本領域之一重要課題。 【發明内容】 本發明於是提出-種具有凹六之封楚基板結構及其製 法，來作為整合高密度積體電路元件的解決方向。封裝基板 1377653 中可以使用複合材料來達成高密度積體電路元件的散熱。 本發明首先提出一種具有凹穴之封裝基板結構。本發明 具有凹穴之封裝基板結構，包含一基板，其具有一第一面以 及與第一面相對之一第二面、一通孔以連通第一面與第二 面、位於基板t與第一面側之一凹穴、以及一圖案化導電 層，其位於第一面與第二面之至少一者上並填入通孔與凹穴 籲中。圖案化導電層依序包含一第一導電材料層、一第二導電 材料層與一第三導電材料層。第二導電材料層與第一導電材 料層以及第三導電材料層之至少一者不同。 ' 本發明其次提出一種製作封裝基板結構之方法。首先， ' 提供一導電層，依序包含一第一導電材料層、一第二導電材 料層與一第三導電材料層。其次，圖案化第一導電材料層以 形成一第一導電材料區並暴露出第二導電材料層。之後’以 一介電層覆蓋第二導電材料層。接著’再以一第一導電材料 覆蓋介電層與圖案化第一導電材料層。繼續，形成一通孔以 打通第一導電材料、介電層、第二導電材料層與第三導電材 料層。然後，以第一導電材料填滿通孔並因此電連接圖案化 第一導電材料層與第三導電材料層。再來，圖案化第一導電 材料層、第二導電材料層與第三導電材料層而暴露出介電 層，以形成所需之封裝基板結構。 1377653 【實施方式】 本發明提供一種具有凹穴之封裝基板結構及其製法。一 方面，本發明具有凹穴之封裝基板結構，可以有效地利用封 裝基板的空間來整合高密度積體電路元件。另一方面，在本 發明具有凹穴之封裝基板結構中，可以使用複合材料來達成 高密度積體電路元件的散熱，而能有效地將廢熱排散。 本發明首先提供一種具有凹穴之封裝基板結構。第1至 3圖例示本發明具有凹穴之封裝基板結構的多種具體實施 例。請參閱第1圖，本發明具有凹穴之封裝基板結構100， 包含基板110、通孔113、凹穴130、圖案化導電層140、圖 案化導線層160以及視情況需要之防焊層121與抗氧化層 122。基板110具有第一面111以及相對於第一面111的第 二面112。基板110可以是一種介電材料，例如玻纖預浸材 (glass fabric prepreg )，而圖案化導線層160則可以是一種 包含銅材料之埋入式線路。 通孔113則位於基板110中，通常包含一導電材料，以 連通第一面111與第二面112。通孔113之大小通常視情況 而定。凹六130亦位於基板110中，通常設至於第一面側之 方向上或是第二面側之方向上，並為第一面111與第二面112 之至少一者所暴露出。 1377653 圖案化導電層14〇即位於第一面111與第二面112之至 少一者上’並配置於通孔113與凹六130中。例如，圖案化 導電層140填入通孔113中，而電連接第一面1U與第二面 112。圖案化導電層14〇可以為一複合材料層，或是一多層 導電結構。例如，圖案化導電層14〇可以包含一第一導電材 料層14卜一第二導電材料層142與一第三導電材料層143。 換句話說’還可以有其他導電材料層位在第一導電材料層 φ 141與第三導電材料層143上。防焊層121與抗氧化層122 則視情況位於圖案化導電層140上。 第二導電材料層142應該不同於第一導電材料層141以 及第三導電材料層143之至少一者。例如，第一導電材料層 ' 141可以為銅或是鋁、第二導電材料層142可以為鎳或是 鋁，而第三導電材料層143可以為銅或是鋁。或是，第二導 ^ 電材料層142既不同於第一導電材料層141，也不同於第三 導電材料層143。另外，第一導電材料層141與第三導電材 料層143可以相同或是不同。 第2A與2B圖例示本發明封裝基板結構之凹穴容納電 子元件之具體實施例。請參閱第2A圖，在本發明一具體實 施例中，若凹穴130作為容納一電子元件150之用，例如積 體電路、晶片（die)、主動元件、被動元件，則凹穴130之 體積可以考慮搭配電子元件150之尺寸或是稍大一些。如果 1377653 凹穴130之體積較電子元件15〇之尺寸稍大一些電子 W與凹請之間還可以填入一填料151。或是填二 密封電子元件與凹幻心成為封裝材料。填料可 -種電絕緣性材料’其包括陶咖、環氧樹脂、改質之= 氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物衣 «亞胺、祕樹脂、聚礙、㈣聚合物'町樹脂、氛酸 聚酿、聚乙烯或前述高分子的組合。在—實施態樣中，電子 元件150可以經由一打、線152與第一面⑴電連接例如位 於第一面m上之圖案化第一導電材料層141或是其他導電 材料層。在另-實施態樣中，電子元件15()亦可以經由打線 152與凹穴130之内壁131電連接，如第26圖所示。 第3A、3B與3C圖例示本發明封裝基板結構1〇〇之凹 穴作為散熱片（heatsink)之一具體實施例。請參閱第3八 圖，在本發明另一具體實施例中，封裝基板結構100具有散 熱結構140’。電子元件150位於凹穴13〇中，使得電子元件 15〇所產生之廢熱即可經由位於第二面112上之散熱結構 14〇排出。視情況需要，亦可以使用填料151密封並固定電 子元件150。在一貫施態樣中，電子元件丨5〇可以經由打線 152與位於第一面ηι上之圖案化第一導電材料層Μ〗或是 八他導電材料層電連接。或是，在另一實施態樣中，如第3B 圖所示，電子元件15〇亦可以經由打線152與凹穴内壁 131之其他導電材料層電連接。 1377653 在又一具體實施例中，如第3C圖所示，電子元件150 亦可以位於填滿凹穴130之第一導電材料層141，例如銅， 與視情況需要之抗氧化層122，例如錄金合金，之上。在此 實施態樣中，圖案化導電層140位於凹穴130底部並露出第 二面112，以形成一散熱結構140’。電子元件150所產生之 廢熱即可經由第一導電材料層141，從位於第二面112散熱 _ 結構140’之排出。視情況需要，電子元件150可以與第一面 111之圖案化第一導電材料層141或是其他導電材料層電連 接。或是，在另一實施態樣中，以封裝材料151密封電子元 件 150。 本發明其次提供一種製作封裝基板結構之方法。第4至 第15圖例示本發明用來製作封裝基板結構方法之多種具體 實施方式。首先，請參考第4圖，提供一導電層140。導電 層140可以為一複合材料層。例如，導電層140可以包含第 一導電材料層141、第二導電材料層142與第三導電材料層 143。但是，第二導電材料層142應該不同於第一導電材料 層141以及第三導電材料層143之至少一者。例如，第一導 電材料層14Ϊ可以為銅或是鋁、第二導電材料層142可以為 錄或是紹，而第二導電材料層143可以為銅或是铭。或是， 第二導電材料層142既不同於第一導電材料層141，也不同 於第三導電材料層143。另外，第一導電材料層141與第三 1377653 導電材料層143可以相同或是不同。 次，如第5圖所示，以第二導電材料層142為停止層， 圖案化第一導電材料層141 曰 曰1以形成第一導電材料區141，（並 2Γ索化之第-導電材料層⑷）並暴露出第二導電 _層⑷。·'，使祕財式，像是祕刻，建立3 "T 以為 0.5 mm χ〇 5mm 5 1 π

至10mm xl0mm間之第-導電材料 ^ 141 ° 之後，如第6圖所示，以介電層削覆蓋第二導電材 層⑷，同時圍繞第一導電材料區i4i，。或是，介電層㈣ 亦可以先形成―開口（圖未示），開口尺寸可以視第一導電 材料區141的位置與建立尺寸而配合決定開口的位置與開 :尺寸，再進行壓合。換句話說，亦可視為將第—導電材料 區141壓入介電層11〇 (開口）巾。介電層ιι〇可以為—種 軟質的絕緣材料，例如玻纖，或者是絕緣樹脂層。 接著，如第7圖所示，再次以一另一導電材料141，，覆蓋 介電層no與覆蓋位於第一導電材料區141，中圖案化之第— 導電材料層141。例如，可以使用銅進行壓合步驟，使得 銅箔覆蓋介電層110與第一導電材料區141，。 繼續，如第8圖所示，先鑽出穿過導電材料141”、介電 11 1377653 曰110、第二導電材料層142與第三導電材料層⑷之通孔 113 ’再.導電㈣經由電鍍錢填滿先前卿成之通孔 ⑴而形成導電通道114，而電連接導電材料 電材料層143。 ~等 再來如第9圖所不，例如，可以使用微影配合钱刻步 驟’圖案化導電材料141'第二導電材料詹142盥第三導電 •材料層143而暴露出部分的介電層110,以形成所需之封裝 土板、.。構101所形成之封裝基板結構101還可以產生多種 不同的實施例，以下將分別說明。 在本發明形成封装基板結構101方法之第一實施例中， 如第10A圖所示’進行—增層壓合（build up iaminati〇n )流 程。首先，以第一壓合增層Π0與第二壓合增層18〇覆蓋封 φ裝基板結構10卜第一壓合增層Π0包含第一壓合絕緣層pi 與第一壓合導電材料層172，第二壓合增層180包含第二壓 合絕緣層181與第二壓合導電材料層182。壓合絕緣層可以 為一介電材料’例如與介電層Π0相同《壓合導電材料層可 以為銅4。覆蓋圖案化導電材料141，，的第一壓合絕緣層 與第一壓合導電材料層172可以預留開口，而暴露第一導電 材料區141’。另外’第二壓合增層18〇則覆蓋圖案化第二導 電材料層142與圖案化第三導電材料層143。 12 1377653 其次，如第11A圖所示，圖案化第一壓合導電材料層 172與圖案化第二壓合導電材料層182而形成預定之外部線 路圖案，即第一壓合導電線路層172’與第二壓合導電線路層 182’，更使用例如雷射成孔的製作方式形成電導通結構之盲 孔173，並透過導電通道114使得先前所圖案化之導電材料 141”、第二導電材料層142與第三導電材料層143與外部第 一壓合導電線路層172’、第二壓合導電線路層182’彼此互相 • 形成一電性導通網路結構。 之後，視情況需要，如第12A圖所示，以一防焊層121 選擇性覆蓋第一壓合導電線路層Π2’與第二壓合導電線路 層182,來進行防焊處理，及/或如第13A圖所示，以一抗氧 " 化層122選擇性覆蓋第一壓合導電線路層172’與第二壓合導 電線路層182’作為保護。抗氧化層122的材質例如包含錫、 g 錫合金、銀、鎳、金或鎳金複合層。 繼續，如第14A圖所示，進行一蝕刻步驟，以大致上移 除留在第一導電材料區141’中之第一導電材料層、圖案化之 第二導電材料層142與圖案化之第三導電材料層143，而形 成一凹穴130，換句話說，蝕刻步驟會大致上移除未被抗氧 化層122所保護之導電材料，但仍有可能會殘留部份圖案化 之第二導電材料層142與圖案化之第三導電材料層143。封 裝基板結構101於是成為具有凹穴130之封裝基板結構 13 101。蝕刻步驟 可以為習用之鹼性蝕刻條件 再來，如苐Μ 體電路，农® Α/15Β圖所示’將電.子元件150，例如積 戈'置於·凹6 實施態樣中，，八13〇中。請參閱第圖，在本發明一 之尺寸或是稍^凹穴13〇之體積可以考慮搭配電子元件150 之尺寸稍大〜些。如果凹穴130之體積較電子元件150 —填料151。/ θ電子元件15〇與凹穴丨30之間還可以填入 130而成為封^是、,’㈣151㈤時密封電子元件150與凹穴 其包括陶瓷材&持料。填料151可以為一種電絕緣性材料， 醆酯、氟素聚氧樹脂、改質之環氧樹脂、聚脂、丙烯 聚砜、矽素聚八聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、 分子的組合、BTW脂、氰酸聚酿、聚乙稀或前述高 與第-面1U電此實施態樣中’電子元件150經由一打線⑸ 電線路層！72心接’例如位於第—面111 i之第一壓合導 子元件15a iv 2疋其他導電線路層。在另一實施態樣中，電 電材料層電連一打線152與凹穴13〇内壁131之導 甩硬接’如第15Β圖所示。 士第成封襄基板結構1G1方法之第二實施例中， 如第10B圖所示，、隹 .^ 行一增層壓合（build-up lamination )流 厗實施例不同之處在於，第二實施例中第-壓合增 ^ 18Π „ . 一 δ增層18〇皆預留開口，使得第二壓合增 層180間接暴霞筮 _ #、 一導電材料區HI，.’而形成由第二圖案化 14 1377653 導電材料層142與第三圖案化導電材料層143所組成之散熱 結構140’。 其次，如第11B圖所示，圖案化第一壓合導電材料層 172與第二壓合導電材料層182而形成預定之外部線路圖 案，即圖案化第一壓合導電線路層172’與圖案化第二壓合導 電線路層182’，更使用例如雷射成孔的製作方式形成電導通 φ 結構之盲孔173，並透過導電通道114使先前所圖案化之導 電材料141”、圖案化第二導電材料層142與圖案化第三導電 材料層143與外部第一壓合導電線路層172’與第二壓合導電 線路層182’彼此互相形成一電性導通網路結構。 • 之後，視情況需要，如第12B圖所示，以一防焊層121 選擇性覆蓋第一壓合導電線路層172’與第二壓合導電線路 層182’來進行防焊處理，及/或如第13B圖所示，以一抗氧 化層122選擇性覆蓋第一壓合導電線路層172’與第二壓合導 電線路層182’作為保護。抗氧化層122的材質例如包含錫、 錫合金、銀、鎳、金或鎳金複合層。 繼續，如第14B圖所示，進行一蝕刻步驟，以圖案化第 二導電材料層142為蝕刻停止層而移除第一導電材料區141’ 中留下之第一導電材料層形成一凹穴130。封裝基板結構101 於是成為同時具有凹穴130與散熱結構140’之封裝基板結構 15 1377653 101。钱刻步騾可以為鹼性蝕刻條件。 再來，如第3A/15B圖所示，將電子元件15〇安置於凹 八130中明參閱第3A圖，在本發明一實施態樣中，電子 元件150與凹穴13〇之間還可以填入—填料i5i。或是， 料⑸密封電子元件15〇與凹穴13〇而成為封裝材料。在此 實施心、樣中’電子元件150可以經由一打線152與第一面⑴ ❿電連接作!如位於第一面出上之第一麗合導電線路層m， 或是其他導電線路層。在另—實施態樣中，電子元件i5〇亦 可m由·打線152與凹穴no内壁131之其他導電線路層 電連接’如第15B圖所示。 一第i〇c圖所示為本發明形成封裝基板結構ι〇ι方法之第 三實施例。與第一、第二實施例不同之處在於，第三實施例 鲁中不進仃增層壓合流程、亦不進行_步驟，而直接以防悍 層⑵及/或抗氧化層122選擇性覆蓋圖案化介電層⑽、圖 案化導電材料141”與圖案化第三導電材料層143，同時保留 第一導電材料區141，中之第一導電材料層。防谭層121不合 覆蓋由第二導電材料層142與第三導電材料層143所組成之 散熱結構140,。 。如第3C圖所示，將電子元件15〇安置於第一導電材料 區141中之第一導電材料層上，或是視情況需要之抗氧化層 16 ^377653 122之上。在此實施態樣令，圖案化導電層140位於凹穴130 底部並露出於第二面112，以形成一散熱結構140,。電子元 件150所產生之廢熱即可經由第一導電材料層141，從位於 第二面112散熱結構140,之排出。視情況需要’電子元件150 可以與第一面111之圖案化第一導電材料層141或是其他導 電材料層電連接，及/或是使用封裝材料151密封並固定電子 元件150。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 ·· 【圖式簡單說明】 第1至3圖例示本發明具有凹 具體貫施例β 八之封裝基板結構的 多種 來製作封裝基板結構方法 苐4至第15圖例示本發明用 之多種具體實施方式。 【主要元件符號說明】 100、101封装基板結構 110基板 17 1377653 111第一面 112第二面 113通孔 114導電通道 121防焊層 122抗氧化層 130凹穴 • m内壁 104圖案化導電層 140導電層 140’散熱結構 141第一導電材料層 141’第一導電材料區 141”導電材料 φ 142第二導電材料層 143第三導電材料層 150電子元件 151填料、封裝材料 152打線 170第一壓合增層 171第一壓合絕緣層 172第一壓合導電材料層 172’第一壓合導電線路層 1377653 173盲孔 180第二壓合增層 181第二壓合絕緣層 182第二壓合導電材料層 182’第二壓合導電線路層

Claims (1)

1377653 101年8月3日修正替換頁 • 七、申請專利範圍： 1. 一種具有凹穴之封裝基板結構包含： 基板其具有-第一面以及與該第一面相對之一第二面； 一通孔，以連通該第一面與該第二面； 一凹穴，位於該基板中與該第一面側； 一散熱板構件’位於該凹穴底部，其中該散熱板構件係由一圖 形化導電層所構成，該圖形化導電層依序包含一第一導電材料層、 -第二導電材料層、以及—第三導電材料層，其中該第二導電材料 層係與該第-導電材料層以及該第三導電材料層的至少其中一者不 同；以及 一積體電路晶粒，具有-背面與該散熱板構件直接接觸。 2.如明求項1之具有凹穴之封裝基板結構，其中該第二導電材料層 與該第一導電材料層以及該第三導電材料層皆不同。 3.如明求項1之具有凹穴之封裝基板結構，其中該第一導電材料層 以及該第三導電材料層不同。 4. 如明求項1之具有凹穴之封裝基板結構，其中該第一導電材料層 以及該第三導電材料層相同。 5. 如印求項1之具有凹穴之封裝基板結構，其中該散熱板構件從該 基板的該第二面露出。 20 1377653 ==:一構’其中 晶粒具 7.如請求項丨之具有凹穴之封裝基板結構，其中該積體電路 有一與該背面相對的主動面。 之具有凹穴之封裝基板結構，更包含-域電連接該 主動面與該凹穴之一内壁。 打線電連接該 9.如請求項7之具有凹穴之封裝基板結構，更包含一 主動面與該基板的該第一面。 10.- 種製作封裝基板結構之方法，包含： 提供-導電層，依序包含—第—導電材料層、一第二導電材料 層與一第三導電材料層； 並暴露出 圖案化該第-導電材料層以形成—第—導電材料區， 該第二導電材料層； 以一介電層覆蓋該第二導電材料層； 以-第-導電材料覆蓋該介電層與該第—導電材料區； 形成-通孔以打通該第_導電材料、該介電層、該第二導電材 料層與該第三導電材料層； «λ 第三=層導電：填滿該通孔’並電連接該第-導電材料與該 21 1377653 圖案化該第—導電材料、該第-^ 函m 導電材枓層與該第三導電材料 層而暴露出該介電層，以形成該封裝基板結構。 U.如請求項H)之製作封裝基板結構之方法，進—步包含： 雷;^/遷合增層覆蓋該圖案化第一導電材料而暴露該第一導 圖牵H从帛—壓合增層覆蓋該圖案化第二導電材料層與該 i笛—第三導電材料層，該第—壓合增層包含一第—壓合絕緣層與 一楚一墨合導電材料層’該第二壓合增層包含一第二壓合絕緣層與 第一壓合導電材料層。 12·如請求項11之製作封裝基板結構之方法，進一步包含： 圖案化該第-壓合導電材料層與該第二壓合導電材料層。 如請求項12之製作封裝基板結構之方法，進一步包含： 以一防焊層選擇性覆蓋該圖案化第一壓合導電材料層與該圖案 化第二壓合導電材料層。 /、 如％求項12之製作封裝基板結構之方法，進一步包含： 以一抗氧化層選擇性覆蓋該圖案化第一壓合導電材料層與該圖 案化第二壓合導電材料層。 15 > ‘ 如啤求項12之製作封裝基板結構之方法，進一步包含： 進行一蝕刻步驟，以移除該第二導電材料層、該第三導電材料 22 層與該第一導電材料區中之該第一 I 101年8月3日^替換百 導電材料層，而形成一凹穴。 如明求項15之製作封裝基板結構之方法，進一步包含 安置一電子元件，於該凹穴中。 如月求項16之製作封裝基板結構之方法，其中該電子元件經由 -打線與該圖案化第—壓合導電材料層電連接。 月求項I6之製作封裝基板結構之方法，其中該電子元件經由 一打線與該凹穴之一内壁電連接。 19.如請求項16之製作封裝基板結構之方法，進-步包含： 使用一封裝材料以密封該電子元件與該凹穴。 I命月東項11之製作封裝基板結構之方法，該第二壓合增層間接 、路該第導電材料區，而形成-散熱結構。 21.如請求項20之製作封裝基板結構之方法，進-步包含： 圖案化。亥第一壓合導電材料層與該第二壓合導電材料層。 2·如明求項21之製作封裝基板結構之方法，進一步包含： 乂防焊層選擇性覆蓋該介電詹、該圖案化第一壓合導電材料 層與該_化第二壓合導電材料層。 23 1377653 101年8月3日修正替換頁 23.如請求項21之製作封裝基板結構之方法，進勺八 壓合導電#:與該圖 茱化第二壓合導電材料層。 24.如請求項21之製作封裝基板結構之方法，進一 +勺入. 進行-伽胸，以移除導電材料區中:第^導電材 料層’而形成一凹穴。 25·=請求項24之製作封裝基板結構之方法，進一步包含： 安置一電子元件，於該凹穴中。 26. 如明求項25之製作封裝基板結構之方法，其中該電子元件經由 ' 一打線與該圖案化第一壓合導電材料層電連接。 27. 如吻求項25之製作封裝基板結構之方法，其中該電子元件經由 一打線與該凹六之一内壁電連接。 28. 如請求項25之製作封裝基板結構之方法，進一步包含： 使用一封裝材料以密封該電子元件與該凹穴。 29. 如請求項10之製作封裝基板結構之方法，進一步包含： 以一防烊層選擇性覆蓋該介電層、該圖案化第一導電材料層與 該圖案化第三導電材料層。 24 換頁 30,如請求項】〇之製作封裝基板結構之方法，進—牛勺八 層選擇㈣蓋關雜第 第二導電材料層。 31. ^請求項10之製作封裝基板結構之方法，進一步包含·· 安置-電子元件，於該第一導電材料區上。 始項31之製作戦基板結構之方法，其中該電子元件經由 一打線與該圖案化第-導電材料層電連接。 使之製作封裝基板結構之方法，進—步包含： 使用一封裝材料以密封該電子元件。 八、囷式： 25