TWI375304B - - Google Patents

Description

六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體封裝之輸入匹配者。 【先前技術】 圖4中表示作為衛星廣播接收用之LNBCLow Noise Block down converter，低雜訊阻斷轉換器）所使用之MOP-IC (Mixer Oscillator PLL-IC，混頻器-振盪器-鎖相迴路積體 電路）之方塊圖。圖4所示之MOP-IC10包括RF(Radio Frequency，射頻）輸入端子RFIN、帶通遽波器1、RF放大 器2、混合電路 3、VCO(Voltage Controlled Oscillator，壓 控振盈器）4、IF(Intermediate Frequency，中頻）放大器 5、 IF輸出端子IFOUT。 由衛星廣播接收用天線接收之高頻信號輸入至RF輸入端 子RFIN。帶通濾波器1使高頻信號之頻率成分中特定頻段 以外之成分衰減。通過帶通濾波器1之高頻信號藉由RF放 大器2放大並輸入至混合電路3。VC04係未圖示之 PLL(Phase-Locked Loop，鎖相迴路）迴路之一部分，將局 部振盪信號輸出至混合電路3。10.7〜12.7 GHz之高頻信號 藉由混合電路3與9.75 GHz或10.6 GHz之局部振盪信號混 合，從而被降頻轉換為950 MHz〜2.15 GHz之中頻信號。然 後，中頻信號藉由IF放大器5放大並自IF輸出端子IFOUT輸 出。 將上述M0P-IC封裝化。先前之典型的QFN封裝（Quad Flat Non-leaded package，四方扁平無引腳封裝）之接合線 153936.doc 1375304 設計例之俯視圖示於圖5A ’仰視圖示於圖5B。圖5A、圖 5B所示之QFN封裝Q1具有MOPJC10、黏晶.導線架u、各 導線端子。 黏晶·導線架11包含黏晶區域及與其成一體之導線架。 作為半導體積體電路晶片之MOP-IC10藉由膏劑而貼附於 黏晶·導線架11之黏晶區域。於黏晶區域之周圍配置有24 個導線端子。2號〜5號接腳、8號~11號接腳、14號接聊〜17 號接腳及20號~23號接腳係與黏晶.導線架11分開之導線端 子。又，接地用之1號接腳、6號接腳、7號接腳、12號接 腳、13號接腳、18號接腳、19號接腳及24號接腳係作為黏 晶.導線架11之導線架而形成之導線端子。MOP-IC10所具 有之各端子接合於各導線端子。又，MOP-IC10所具有之 接地端子之一部分朝下接合於黏晶·導線架1丨之黏晶區 域。又，作為高頻信號輸入用之導線端子之2〇號接腳接合 於MOP-IC10所具有之HF輸入端子RFIN。作為中頻信號輸 出用之導線端子之11號接腳接合於MOP-IC10所具有之IF 輸出端子IFOUT。 模組基板中連接於作為高頻信號輸入用之導線端子之2〇 號接腳之微帶線配線係鄰接於接地區域而佈局以便最大限 度地發揮高頻特性’因此’較佳為將鄰接2〇號接腳之19號 接腳及21號接腳設為接地用接腳。進而，大多情況下接地 用之接合線（19號接腳、21號接腳）係與高頻信號輸入用之 接合線（20號接腳）平行地直接連接於導線端子，而不進行 朝下接合。又’為了確保導線端子之強度，封裝四角之導 153936.doc 線端子（1號接腳、24號接腳' 6號接聊、7號接腳、丨2號接 腳、13號接腳、18號接腳、19號接腳）形成為與黏晶·導線 架11之黏晶區域一體化之導線架。 此處’為了最大限度地發揮高頻性能，需要於M〇p_ IC10中設置輸入匹配電路。例如專利文獻1中提出一種考 慮到連接IC(Integrated Circuit，積體電路）之螺旋電感與傳 輸線路之接合線之電感的高頻匹配電路。 又，作為咼頻寬頻帶輸入匹配技術之一例，於非專利文 獻1中提出一種具有3階契比雪夫LC型帶通濾波器之 LNA(Low-Noise Amplifier，低雜訊放大器再者，LNa 於圖4所示之MOP-IC10中相當於由帶通濾波器1與尺1?放大 器2構成之部分。非專利文獻丨中所提出之lna之構成示於 圖6A。圖6A所示之LNA包括電感LI、L2、Lg、Ls、LI、 電容 Cl、C2、Cp、電阻 Rl、及 MOS(Metal Oxide

Semiconductor ’金屬氧化物半導體）電晶體mi、M2。其 中’ 3階契比雪夫LC型帶通濾波器b 1包含電感L1、L2、 Lg、Ls、電容Cl、C2、Cp、及MOS電晶體Ml » 高頻信號自由高頻信號源Vs與電阻Rs構成之50 Ω信號源 輸入至3階契比雪夫LC型帶通濾波器Β1。電感L1之一端連 接於電阻Rs之一端，電感L1之另一端連接於電容ci之一 端。電容C1之另一端連接於電感Lg之一端，電感Lg之另 一端連接於MOS電晶體Ml之閘極》電容C2與電感L2並聯 連接於電容C1與電感Lg之連接點，對電容C2與電感L2施 加偏麗電壓Vbias。電容Cp之一端連接於電感Lg與MOS電 153936.doc 1375304 晶體Ml之閘極之連接點，電容Cp之另一端連接於MOS電 晶體Ml之源極與電感Ls之一端的連接點。電感Ls之另一 端連接於接地。又，MOS電晶體Ml之汲極與MOS電晶體 M2之源極連接。電阻RI與電感LI串聯連接於MOS電晶體 M2之汲極，對電感LI施加電源電壓Vdd。對MOS電晶體 M2之閘極亦施加電源電壓Vdd。而且，輸出電壓Vout自 MOS電晶體M2之汲極與電阻RI之連接點輸出。 又，3階契比雪夫LC型帶通濾波器B 1之等效電路示於圖 6B。電感Lg與電感Ls連接，於其連接點連接有MOS電晶 體Ml之閘極汲極間寄生電容Cgd之一端，閘極汲極間寄生 電容Cgd之另一端連接於接地。又，作為電容Cp之電容與 MOS電晶體Ml之閘極源極間電容之和的電容之一端連接 於電感Ls之一端。具有作為MOS電晶體Ml之截止頻率cot 與電感Ls之電感之乘積之電阻值的電阻之一端，連接於作 為電容Cp之電容與M0S電晶體Ml之閘極源極間電容之和 的電容之另一端，該電阻之另一端連接於接地。 又，實現10 GHz頻帶之寬頻帶輸入匹配之3階契比雪夫 LC型帶通濾波器的電路設計例示於圖7。圖7所示之3階契 比雪夫LC型帶通濾波器B10包括電感LI、L2、L3、電容 Cl、C2、C3、及電阻R1。各電路元件之電路常數為： Ll = 1.67 nH、C1=0_11 pF、L2=0.18 nH、C2=l pF、 L3 = 1.67 nH、C3=0.11 pF、Rl=50 Ω。高頻信號自高頻信 號源Vs經由電阻Rs輸入至3階契比雪夫LC型帶通濾波器 B10。電感L1之一端連接於電阻Rs之一端，且電感L1之另 153936.doc 一端連接於電容Cl之一端。電容Cl之另一端與電感L3之 一端連接，於其連接點並聯連接電容C2與電感L2。接地連 接於電容C2與電感L2。電容C3之一端連接於電感L3之另 一端，且電阻R1之一端連接於電容C3之另一端。電阻R1 之另一端連接於接地。該種構成之3階契比雪夫LC型帶通 濾、波器B10之功率反射係數（Reflection Co efficient)特性與 增益特性之模擬結果示於圖8。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開平6-85593號公報 [非專利文獻] [非專利文獻 1] Andrea Bevilacqua，An Ultrawideband CMOS Low-Noise Amplifier for 3.1 -10.6-GHz Wireless Receivers, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39, NO. 12, DECEMBER 2004. 【發明内容】 [發明所欲解決之問題] 然而，於圖5A中所示之先前之QFN封裝之構成中存在以 下問題。對先前之QFN封裝中之LNA之接合示於圖9。 MOP-IC10所具有之RF輸入端子RFIN連接於設置在MOP-IC10中之LNA6所具有之輸入匹配電路之輸入端。RF輸入 端子RFIN藉由接合線Wr接合於作為20號接腳（圖5 A)之導 線端子LT20。高頻信號自高頻信號源Vs經由電阻Rs、導線 端子LT20、接合線Wr、RF輸入端子RFIN而輸入至LNA6。 153936.doc 1375304 又，MOP-IC10所具有之接地端子GDI、GD2、GD3係 LNA6所具有之輸入匹配電路之接地連接用之端子。接地 端子GDI、GD2、GD3分別藉由接合線wgl、Wg2、Wg3而 接合於19號、21號、22號接腳（圖5A)即導線端子LT19、 LT21、LT22。導線端子LT19、LT21、LT22連接於接地。 此處，於圖5A所示之接合之佈局中，自作為2〇號接腳之 導線端子LT20至RF輸入端子RFIN之接合線Wr較長，由 此，存在因接合線Wr之寄生電感之影響而產生輸入不匹 配、增益降低之問題。又’同樣地接地用之接合線Wg i、

Wg2、Wg3較長，由此，亦存在有因接合線Wgl、Wg2、

Wg3之寄生電感之影響而產生輸入不匹配、增益降低之問 題。 鑒於上述問題，本發明之目的在於提供一種可使接合線 之寄生電感變小而可使高頻特性良好之半導體封裝。 [解決問題之技術手段] 為達成上述目的，本發明之半導體封裝具備：半導體積 體電路晶片’其具有輸入高頻信號之輸入匹配電路且配置 於黏晶區域；及導線端子，其配置於上述黏晶區域之周 邊’且上述半導體積體電路晶片所具有之各端子與上述各 導線端子藉由接合線而連接， s亥半導體封裝構成為：上述半導體積體電路晶片配置於

ώ I 述黏晶區域之中央部向用以使高頻信號輸入至上述輸 入匹配電路之上述導線端子即高頻輸入端子側及/或上述 輸入匹配電路之接地連接用之上述導線端子即接地端子側 153936.doc ^/5304 偏移之位置。 根擄該構成，可縮短高頻輪入端子及/或接地端子之接 合線長度，從而可使接合線之寄生電感變小而使高頻特性 良好。 又’於上述構成中，亦可為如下構成··於將上述半導體 積體電路晶片偏移之方向上，具有與上述黏晶區域形成為 一體之上述接地端子。 根據該種構成，藉由使朝下接合之接合線退避至接地端 子可使半導體積體電路晶片之偏移量變大。 又’於上述任-構成中’亦可為如下構成：於封裝之四 角中之至少—角具有兩個與上述黏晶區域形成為—體之導 線知子’於其餘角具有一個與上述黏晶區域形成為一體之 導線端子&個與上述黏晶區域分開之導線端子。 根據该種構成，可確保導線 裝之有效端子數。子之強度’並且可增加封 又，於上述任一構成中，亦可為如下構成：連接上述輸 ^匹配電路之接地連接用之上述半導體積體電路晶片所且 有之端子與上述接地端子之接合線為2條以’、 根據該種構成’可使因接合線而產生之接地阻抗變小， =可改善高頻增益特性^F(Nc)iseFigure，雜訊指 又’於上述任一構成中， 具有接地連接用之導線端 片之四角具有接地連接用 角 晶 亦可為如下構成：於封裝之四 子，且於上述半導體積體電路 之端子。 I53936.doc 1375304 根據該構成’於封裝之四角具有接地連接用之導線端子 之If形於安裝方面及基板佈局方面較佳，且於半導體積體 電路晶片之四角具有接地連接用之端子，因此，接合線之 佈局變得容易。 又’於上述任—構成中，亦ΰΓϋ 珉τ亦了為如下構成：設定上述輸 入匹配電路之各電路元件之電路f數使藉由於上述輸入 匹配電路中含有上述高頻輸人端子之接合線作為電感之輸 入匹配部的輸入匹配而使高頻特性成為最佳。 根據該種構成’可使串聯連接於上述高頻輸人端子之接 :線之輸人匹配電路所具有之電感變小，或可刪除該電 感，從而可使半導體積體電路晶片小型化、低成本化。因 此’可藉由低價之封裝而改善高頻特性。 又，於a亥構成中，亦可為^ # 器之構成。根據該構成= 述輸入匹配電路為帶通渡波 入*地 成藉由形成含有高頻輸入端子之接 合線之帶通濾波器，可膏 _ 了貫現於向頻寬頻帶之輸入匹配。 又，於上述任一槿成由 楫成中，亦可為如下構成：具有作 述導線端子之中頻輪ψ ★山 浐子而浐入之-相，子’其輸出將經由上述高頻輸入 述高頻輸入端子與上轉換而仔之中頻信號，且上 裝之邊上。 “帛輸出端子配置於相互對向之封 根據該構成，可降伯山& 耦合。 ·由輸入輸出端間之接合線所引起之 又’於上述任—構成中，亦可為如 積體電路晶片包含I亡 成.上述半導體 3具有上述輸入匹配電路之lna(low· I53936.doc

Noise Amplifier)及/或混合電路，且上述半導體封裝為廣 播接收裝置。 ' 根據該構成’可改善廣播接收裝置之高頻特性。 [發明之效果] 根據本發明之半導體封裝，可使接合線之寄生電感變小 而使局頻特性良好。 【實施方式】 以下，參照圖式說明本發明之實施形態。本發明之第i 實施形態之QFN封裝之接合線設計例的俯視圖示於圖1A， 仰視圖示於圖1B。圖1A、圖1B所示之QFN封裝Qi〇〇包括 M0P-IC12、黏晶·導線架13、及各導線端子。 黏SB導線.13包含黏晶區域及與其成一體之導線架。 作為半導體積體電路晶片之MOP-IC12藉由膏劑而貼附於 黏bb導線.13之黏晶區域。黏晶區域之周圍配置有24個 導線端子。2號〜6號接腳、8號〜11號接腳、13號接腳〜π號 接腳、20號接腳及22號〜24號接腳係與黏晶.導線架13分開 之導線端子。又’接地用之1號接腳、7號接腳、12號接 腳、18號接腳、19號接腳、21號接腳係作為黏晶.導線架 13之導線架而形成之導線端子^ MOP-IC12所具有之各端 子接合於各導線端子。又，MOP-IC12所具有之接地端子 之一部分朝下接合於黏晶.導線架13之黏晶區域。 MOP-IC12配置於自黏晶·導線架13之黏晶區域之中央部 向18號〜22號接腳密集之方向於X轴方向（圖ία紙面左右方 向）上偏移之位置。用以向設置於MOP-IC12之LNA(未圖 153936.doc -11 - 1375304 不）所具有之輪入匹配電路輸入高頻信號之M〇p_Icl 2所具 有之RF輸入端子，與高頻信號輸入用之2〇號接腳接合。 又’輸入匹配電路之接地連接用之MOP-IC12所具有之各 接地端子分別接合於接地連接用之18號、19號、21號、22 號接腳。藉由MOP-IC12之偏移，可使高頻信號輸入用之 20號接腳之接合線長度及接地連接用之18號、19號、21 號、22號接腳之接合線長度變短，從而可將寄生電感減小 至0.5 nH左右。藉此’可改善輸入匹配狀態’從而可改善 高頻增益特性。 又’ 21號接腳之導線端子係作為與黏晶.導線架13之黏 晶區域成一體之導線架而形成，並使朝下接合之接合線退 避至導線端子。藉此，可使MOP-IC12之偏移量更大。 又，於封裝之四角中之一角形成18號接腳及19號接腳之 兩者之導線端子作為與黏晶區域成一體之導線架，而於其 餘三個角形成1號接腳、7號接腳、12號接腳之僅各一者之 導線端子作為與黏晶區域一體之導線架。藉此，可確保導 線端子之強度，並且與先前之圖5 A相比，可使24號接腳、 6號接腳、13號接腳有效。即，可使封裝有效端子數增 加。 又，輸入匹配電路之接地連接用之MOP-IC12所具有之 接地端子係與18號、19號、21號、22號接腳接合，而將2 條以上之接合線變短’因此，可更加減小因接合線之寄生 電感而產生之接地阻抗’從而可改善高頻増益特性及 NF(Noise Figure) ° 153936.doc •12- 1375304 又，於封裝之四角配置有作為接地連接用之導線端子之 1號接腳' 7號接腳、12號接腳、18號接腳' 19號接腳之原 因在於其對於安裝方面及基板佈局方面亦較佳。即，若即 便最強之熱應力施加於封裝四角而因熱應力導致封裝四角 之一個接腳之焊錫接合界面斷裂，只要維持其餘接腳之接 合，則至少可防止功能不良》並且，因亦於ΜΟΡ-ICI?之 四角均各設置兩個接地端子，故而接合線之佈局變得容 易。 又，高頻信號輸入用之導線端子即20號接腳與中頻信號 輸出用之導線端子即11號接腳配置於相互對向之封裝之邊 上。藉此’可降低因輸入輸出端間之接合線而產生之耦 合。 再者，接地連接用之導線端子即22號接腳與15號接腳係 獨立地供LNA用及VCO用’其並不作為與黏晶區域一體之 導線架’而作為與黏晶.導線架13分開之導線端子，以便 於變更接腳時可用於接地連接用以外的用途。 本發明之第2實施形態所涉及之qFN封裝之接合線設計 例之俯視圖示於圖2。於圖2中所示之QFN封裝Q200中， MOP-IC12配置於自黏晶·導線架13之黏晶區域之中央部朝 向18號〜22號接腳密集之方向，不僅沿χ軸方向（圖2紙面之 左右方向）亦沿Y軸方向（圖2紙面之上下方向）偏移之位 置。藉此，可使接合高頻信號輸入用之2〇號接腳與M〇p_ IC12所具有之RF輸入端子之接合線的長度變得更短，從而 可使寄生電感更小。 153936.doc •13- 1375304 1375304 其次’說明本發明之第3實掄犯作 貫施形態。本發明之第3實施形 態所涉及之LC型帶通濾波器之 35义構成不於圖3。具有LC型帶 通濾波器B100之MOP-IC12传如l 4 ^知如上述第1實施形態或第2實 施形態般配置於自黏晶區域之中央部偏移之位置Μ型帶 通遽波器BHH)之構成與上述先前之3階契比雪Αιχ型帶通 滤波器叫圖6B)相同1且，考慮將接合M〇p ici2所具 有之RF輸入端子RFIN與20號接腳即導線端子LT2〇之接合 線作為電感Lib，並設定LC型帶通濾波器m〇〇之各電路元 件之電路常數，以便藉由於Lc型帶通瀘波器Bi〇〇含有電 配部）之輸入匹配而使高 感Lib之LC型帶通濾波器（輸入匹 頻特性成為最佳。藉此，可使串聯連接於電感[11?之厘〇1>_ IC12所具有之電感Lla變小，或刪除該電感Lu。因此，可 使MOP-IC12小型化、低成本化，從而可以低價之封裝實 現寬頻帶輸入匹配。 以上，說明了本發明之實施形態，但可於本發明之主旨 範圍内對實施形態加以各種變更。 例如’ LNA並不限定於使用MOS電晶體者。又，上述實 施形態t以1C晶片中具有LNA為例，但於混合電路位於初 段之構成中，亦可於1C晶片設置混合電路之輸入匹配電 路。 [產業上之可利用性] 本發明可用於所有電子機器用之半導體封裝。 【圖式簡單說明】 圖1A係本發明之第1實施形態之QFN封裝之接合線設計 153936.doc • 14. 1375304 例之俯視圖； 圖1B係本發明之第1實施形態之QFN封裝之接合線設計 例之仰視圖； 圖2係本發明之第2實施形態之QFN封裝之接合線設計例 之俯視圖； 圖3係表示本發明之第3實施形態之LC型帶通濾波器之 構成之圖； 圖4係MOP-IC之方塊圖； 圖5 A係先前之QFN封裝之接合線設計例之俯視圖； 圖5B係先前之QFN封裝之接合線設計例之仰視圖； 圖6A係表示非專利文獻1中提出之LNA之構成之圖； 圖6B係表示3階契比雪夫LC型帶通濾波器之等效電路之 圖； 圖7係表示實現10 GHz頻帶之寬頻帶輸入匹配之3階契比 雪夫LC型帶通濾波器之電路設計例之圖； 圖8係表示圖7所示之3階契比雪夫LC型帶通濾波器之模 擬結果之曲線圖；及 圖9係表示對先前之QFN封裝中之LNA進行之接合之 圖。 【主要元件符號說明】

帶通濾、波器 RF放大器 混合電路 VCO 1 2 3 4 153936.doc -15- 1375304 5 IF放大器 6 LNA 10 ' 12 MOP-IC 11 > 13 黏晶·導線架 B1、BIO、B1003 階契比雪夫LC型帶通濾波器 Cl、C2、Cp、C3 電容 Cgd MOS電晶體之閘極汲極間寄生電容 Cgs MOS電晶體之閘極源極間電容 GDI、GD2、GD3 接地端子 IFOUT IF輸出端子 Lib、Lla、LI、L2、 Lg、Ls、LI、L3 電感 Ls、R1、Rs、RI 電阻 LT19 ' LT20 ' LT21' LT22 導線端子 Ml ' M2 MOS電晶體 Q1、Q10、Q100、 Q200 QFN封裝 RFIN RF輸入端子 Vs 高頻信號源 Wr、Wgl、Wg2、 Wg3 接合線 X 左右方向 Y 上下方向 153936.doc -16-

Claims (1)

1. 七 /b(年2月1日修(更)正本 第100105684號專利申請案 中文申請專利範圍替換本(1〇1年3月） 一種半導體封裝，其包含：具有輸入高頻信號之輸入匹 配電路且配置於黏晶（die bond)區域之半導體積體電路晶 片、及配置於上述黏晶區域周邊之導線（lead)端子；且 上述半導體積體電路晶片所具有之各端子與上述各導線 端子藉由接合線連接，上述黏晶區域成為背面接地端 子，上述半導體積體電路晶片所具有之接地端子係藉由 接合線而朝下接合（down bonding)於上述背面接地端 子；其特徵在於： 上述半導體積體電路晶片配置於自上述黏晶區域之中 央部向用以使高頻信號輸入至上述輸入匹配電路之上述 導線端+即高頻輸入端子側與上述輸入匹配電路之接地 連接用之上述導線端子即接地端子側中至少高頻輸入端 子側偏移後之位置； 向高頻輸入端子侧偏移上.述半導體積體電路晶片之方 向上，具有與上述黏晶區域形成為一體之上述接地端 子0 種半導體封裝，其包含：具有輸入高頻信號之輸入匹 配電路且配置於黏晶（die b〇nd)區域之半導體積體電路晶 片及配置於上述黏晶區域周邊之導線（iead)端子；且 上述半導體積體電路晶片所具有之各端子與上述各導線 端子藉由接口線連接，上述黏晶區域成為背面接地端 子，上述半導體積體電路晶片所具有之接地端子係藉由 接合線而朝下接合於上料面接地端子；其特徵在於： 153936-1010309.doc 1375304 上述半導體積體電路晶片配置於自上述黏晶區域之中 、部向用以使间頻信號輸入至上述輸入匹配電路之上述 導線端子即高頻輸入端子側及/或上述輸入匹配電路之接 地連接用之上述導線端子即接地端子側偏移後之位置； ”於封裝之四個角落中之至少一個角落，具有夾著該角 产角部而配°又之與上述黏晶區域形成為一體之兩個導 線端子’且於其餘之角落具有夾著該角落之角部而配設 之一個與上述黏晶區域形成為—體之導線端子及一個與 上述黏晶區域為別體之導線端子。 3.如請求们之半導體封裝，其中於封裝之四個角落中之 至夕個角落，具有與上述黏晶區域形成為一體之兩個 導線端子，且於其餘之角落具有—個與上述黏晶區域形 成為-體之導線端子及一個與上述黏晶區域為別體之導 線端子。 4. 5. 6. 如請求項1或2之半導體封裝，其中將上述輸入匹配電路 之接地連接用之上料導體龍電路晶片所具有之端子 與上述接地端子加以連接之接合線為2條以上。 如請求項1或2之半導體封裝 有接地連接用之導線端子， 片之四個角落具有接地連接 其中於封裝之四個角落具 且於上述半導體積體電路晶 用之端子。 如請求項1或2之半導體封裝，其中 r »又疋上述輸入匹配電 路之各電路元件之電路常數，以使得 件藉由輸入匹配部的 輸入匹配而使高頻特性成為最佳， 这輸入匹配部係於上 述輸入匹配電路中包含有上述高镅铨 间頭輸入端子之接合線作 153936-1010309.doc -2- 1375304 為電感。 7. 如叫求項6之半導體封裝，其中上述輸入匹配電路為帶 通濾波器》 8. 如請求項1或2之半導體封裝，其中包括輸出經由上述高 頻輸入端子而輸入之高頻信號經頻率轉換後之中頻信號 的上述導線端子即中頻輸出端子，且上述高頻輸入端子 與上述中頻輪出端子配置於相互對向之封裝之邊上。 9. 如請求項1或2之半導體封裝，其中上述半導體積體電路 晶片包括具有上述輸入匹配電路之LNA(Low-Noise Amplifier，低雜訊放大器）及/或混合電路，且上述半導 體封.裝為廣播接收裝置。 153936-1010309.doc