TWI360885B - Pixel structure and fabrication method thereof - Google Patents
Pixel structure and fabrication method thereof Download PDFInfo
- Publication number
- TWI360885B TWI360885B TW096140324A TW96140324A TWI360885B TW I360885 B TWI360885 B TW I360885B TW 096140324 A TW096140324 A TW 096140324A TW 96140324 A TW96140324 A TW 96140324A TW I360885 B TWI360885 B TW I360885B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patterned
- forming
- substrate
- protective layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 227
- 239000011241 protective layer Substances 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 238000001459 lithography Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 150000002367 halogens Chemical class 0.000 claims description 15
- 238000011161 development Methods 0.000 claims description 8
- 229910052736 halogen Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 11
- 230000018109 developmental process Effects 0.000 claims 2
- 230000032683 aging Effects 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- RGCKGOZRHPZPFP-UHFFFAOYSA-N alizarin Chemical compound C1=CC=C2C(=O)C3=C(O)C(O)=CC=C3C(=O)C2=C1 RGCKGOZRHPZPFP-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- AZLYZRGJCVQKKK-UHFFFAOYSA-N dioxohydrazine Chemical compound O=NN=O AZLYZRGJCVQKKK-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Description
1360885 九、發明說明： 【發明所屬之技術領域】 本發明&供一種畫素結構及其製作方法，尤指一種利用單一光 罩進行二次微影製程以定義不同圖案之畫素結構及其製作方法。 【先前技術】 隨著科技發展，平面顯示器已普遍應用於各種資訊產品中，其 aaaM(thin film transistor » TFT)^ b (TFT-LCD) 的發展最為成熟’因其具有外型輕薄、耗電量少以及無輕射污染 等特性’所以被廣泛地應用在筆記型電腦㈣她⑽k)、個人數位助 理(pe聰aldigitalassistant，PDA)等攜帶式資訊產品上，甚至已逐 漸取代傳統陰極射線管顯示！！。_成物狀的畫素結構為 TFT LCD的主要讀，其包括薄膜電晶體、電容、接墊（p⑷等 電子元件，明動減晝麵產生豐富亮麗的影像。 ^ 1知TFT_U^嫌轉__爾繼程，亦 ^^張絲出馳f晶辟元件之職。細，由於 本影響顯示面板製程成本甚鉅，因此為了降低製程成本， 目=_板製程已研究使用包含有半調式光罩(娜tQnemask) 或火調式光罩_張光罩來完成畫素結構的製作。 〆考第1圖至第6圖’第1圖至第6圖為習知使用四張光罩 丄冲〇885 ; 製作畫素陣列的製程示意圖。如第1圖所示，首先於透明基板1〇 表面上依序形成-第-導電層與-光尸且層，然後進行一第一微影 • 暨蝕刻(Photo丨ith〇graphy-etching process，PEP)製程，以形成一閘極 電極12以及一導線圖案η。 接著如第2圖所示，於透板1G表面依序形成—絕緣層16、 -半導體層18、- N+摻雜層2〇、—第二導電層22以及一光阻 層24。然後如第3圖所示，使用一半調式光罩％，進行一第二微 汾製私其中，半調式光罩26的半透區26a對應於閘極電極12' 上的預定通道圖案處，以圖案化光阻層24。 請參考第4圖，接著利賴案化的光阻層％ #作爛罩幕， 對透明基板10依序進行一濕式敍刻與一乾式餘刻，移除部分半導 體層18、N +摻雜層2〇以及第二導電層22，以形成半導體島^ ' 源極28與沒極30。如第5圖所示，然後於透明基板1〇上沉積一 >保護層34 ’進行一第三微影暨姓刻製程，而於汲極30上形成-接 觸洞36設於保護層34内。最後，如第6圖所示，在透明基板1〇 上形成-透料電層（transp_t⑽d⑽丨讀㈣，並進行一第四 微影暨餘刻製程，移除部分位於半導體島Μ上方之透明導電層， 、成旦素電極38 ’其中畫素電極38係經由接觸洞36而電連接 由上述可知，習知薄膜電晶體製程係在第二微影暨_製程中 1360885 使用半調式轉，並_半調式 的iii首网安^ 干边區疋義出薄膜電晶體 圖案的尺寸極為精密，因此以半透區定義 旦在利用半調式光罩進行 圖案的圖案轉移瑕疵，則會 景> 響到薄膜電晶體的 為-般光罩縣的兩倍左右。此外， 林非吊同， 第二微影暨蝕刻製程時，若發生通道 嚴重影響_電晶體的電性並且難以修補q 電性表現 因此 ’仍為業==衝施的製程來製作薄膜電晶 【發明内容】
t發明之主要目的在於提供-種晝储構之製作方法，其偏 重硬㈣鮮之方法，可減少製程中的光罩數目，降低製刻 以解決上述習知方法中所衍生之高製程成本等問題。 根據本發明之申請專利範圍，係揭露—種晝素結構之製作方 ^ ’百先提供-基板，於該基板上形成1極與—晝素電極，接 者依序在基板上軸-介雙⑽—半導體輕蓋_基板上， 再圖案化該介電層以及半導體層，·_上形成—圖案化介電 層^_化半導體層。接著，在紐上形成—導電層，然後利 用:光罩進行n影製程以_化該導電層，而於半導體層 上形成-源極與-祕，其中祕係電性連接於晝素電極。之後， 1360885 於基板上軸-保護層’再棚該光罩進行__第二微影製程，以 形成一圖案化保護層覆蓋源極、汲極以及半導體層，並暴露出部 分畫素電極。 根據本發明之巾請專利範圍，另揭露—種晝素結構，其包含— 基板、-祕與-晝素雜設賤基板上…圖案化介電層與— 圖案化半導體層設置於閘極上、一源極與一汲極分別設於^案化 鲁半導體層之兩側、以及一保護層設於源極、汲極、半導體層上， 且保濩層疋全覆蓋源極與沒極之側壁表面，並暴露出部分之書素 電極。 、 由於本發明使用同一光罩進行第一與第二微影製程，以分別定 義出源極/_結構以及保護層之_，因此可以減少製程所使用 =光罩數里’降低成本。此外，根據本發明方法所製作出之晝素 ，構’、保5蔓層會完全覆蓋於源極/沒極之側壁表面，可保護源極/ =避免在後續組裝或操作時因暴露而產生之損害，可以有效提 円旦素結構之穩定性與操作效能。 【實施方式】 -考第7圖至第12圖，第7圖至第12圖為本發明金辛 之製作方法嫩示意 H發月▲構 其可為麵、V 提基板雇， 上依序形成—透==其他材料之透明基板。然後在基板2〇° 透月導電層202與一金屬層204。接著，進行一微影 1360885 - 暨蝕刻製程而圖案化透明導電層202與金屬層204,以形成畫素區 ' 域薄膜電晶體的閘極2〇6、畫素電極208疊層、電容下電極21〇 • 以及週邊電路區之接墊212疊層。在本發明之其他實施例中，閘 極206與畫素電極208疊層或接墊212疊層也可分開製作，例如 先形成金屬層204，加以圖案化而形成閘極2〇6，再沉積透明導電 層202，進行微影暨蝕刻製程而形成畫素電極208。 δ月參考第8圖，於基板200上沉積一介電層、一半導體層與一 Ν +摻雜層’其中該半導體層可包含非祕層 '然後進行另一微影 暨敍刻製程，而形成圖案化介電層2Μ、圖案化半導體層216與圖 案化Ν +摻雜層218，以定義出半導體島22()之圖案，其中圖案化 介電層214係覆蓋住閘極206之表面並於電容下電極21〇上形成 一電容介電層222。 接著，如第9圖所示，於基板200上全面沉積一低阻值之導電 •層226與-光阻層228。導電層226可包含金屬材料，而光阻層 .228可包含無機感光材料。紐利用-光罩224來進行-第一微影 製程’以圖案化光阻層228，其中光罩224包含源極/没極圖案23〇 與電容圖案232。之後，以圖案化之光阻層228當作侧罩幕，對 導電層226與N+換雜層218進行一綱製程而形錢極说、沒 極236以及電容上_238,以製作出薄膜電晶體π與電容施， 1並暴露出部分半導體層216以當作薄膜電晶體237之通道。其中， 源極234與沒極236係設置於圖案化半導體層216上之兩側、。此 10 <5> ^00885 卜在此綱製程中亦同時移除畫素電極观疊層與接塾212疊 θ之[5刀，金屬μ 2〇4’暴露出部分透明導電層2〇2❿分別作為畫素 電極2〇8與接塾21r，且及極236係電性連接於晝素電極罵，。
❼考第10圖’移除剩下的圖案化光阻層现於基板· 切成-保護層⑽’其可包含氣切或氧切等無機材料。接 “第圖所示’利用光罩224進行一第二微影製程，以圖津 化保屢層240。進彳了第二辦彡製程之方法係先於紐上沉積一 光阻層242，再將光罩224之圖案微影至紐層242上，經顯影後， 圖案化之光阻層242具有保護層圖案244。然而，保護層圖案冰 义^大於下方如源極234、汲極236或電容上電極挪等電性元 、^供保濩，卻又使用包含源極/沒極圖案與電容圖案Η〗
,同光罩224來圖案化光阻層撕，因此在第二微影製程時，必 須藉由調整製程參數而使得定義於光阻層Μ2上的保護層圖案 冰稍大或較寬於源極、沒極236與電容上電極238。上述製 =數包括總曝光量（ex卿redGsetuning)、光卩且層M2的預供 烤溫度以及顯糾fa1。_而言，顧影製財，若總曝光量越 大則光阻層242上形成之圖案線寬會越小；預供烤溫度較低時， 光阻層242上曝出的線寬亦較小；而較短顯影時間則會使圖案化 之光阻層242具有較大之線寬。因此，藉由調整製程參數條件， 顯影後的光崎242所具有的保護層圖案施係較寬於源極^、 及極236與電容上_ 238，如第u圖所示。此外，加寬圖案化 之光阻層242之步驟亦可利用再流動（refl〇w)方法來達成。 …接著’睛參考第12圖，以圖案化之光阻層242當作侧罩幕， 進仃:餘刻製程，移除未被光阻層M2所覆蓋之部分保護層2仙， 並暴路出部分畫素電極2G8’。之後，移除剩下的光崎242，便完 成本發明畫素結構2姑之製作。圖案化之保護層：則系完全覆蓋 住薄膜電晶體it件，例如覆蓋住源極234、沒極236之侧壁表面， 且較寬於源極234、没極236之邊緣至少約〇.5微米，如圖中寬度 差距w所示。然而，在其他實施例中，也可使具有光罩圖案之保 護層240再流動而增加其圖案寬度。 請參考第13圖至第14圖，第13圖至第14圖為本發明晝素結 構製作方法之第二實施例的製程示意圖，為便於說明，本實施例 中大部分的元件係沿用第7圖至第12圖之元件符號。第13圖係 接續第17圖後之製程，在製作完閘極206、晝素電極2〇8疊層、 電谷下電極210以及接墊212疊層之後，依序於基板2〇〇上沉積 一介電層214、一半導體層216及一 N+摻雜層218。接著，提供 一用來定義半導體島與電容介電層圖案之半調式光罩25〇或一灰 調式光罩（圖未示）。半調式光罩250包含一不透光區250a與一 半透區250b，其中不透光區250a係用來定義半導體島，而半透區 250b係對應於電容介電層之圖案。使用半調式光罩25〇進行一微 影製程暨蝕刻製程，以圖案化介電層214、半導體層216與N+摻 雜層218 ’形成一半導體島220設於介電層214上方，同時暴露出 電容下電極210上方之介電層214而形成電容介電層222。在本發 明之其他實施例中，圖案化介電層214、半導體層216及N+摻雜 1360885 層218之步猶可經料同曝光能量之兩張光罩所製程。 接著’以類似第-實施例第1G圖至第12圖之方法，經 沉積製程，並利用光罩224與第一、第二微影製程而在半導體^ ，上製储'極234、沒極236與電容上電極挪以及覆蓋 電晶體237與電容246上之保護層24〇，如第14圖所示，以完成 本發明第二實施例之晝素結構248。 —在本發明之其他實施财，另可利財機感光觀來取代前述 實〜例巾所使㈣無機保護層材料，以省略第二微影製程中製作 光阻層之步驟。請參考第15圖至第17圖，第15圖至第Η圖為 本心月里素結構製作方法之第三實施例的製程示意圖。首先，如 第15圖所*，於透明基板3〇〇上製作薄膜電晶體之間極3〇2、竺 素電極3〇4疊層、電容下電極3〇6以及接整通，其皆為由透日月^ 電層⑽與金屬層犯所構成之疊層結構。然後，依序於透明基 •板細上形成一第一介電層、-半導體層Μ6及一第二介電 .層，其中第—介電層314與第二介電層可包含氮娜、氮氧化石夕 或氧切等材料。接著使用一半調式光罩318 $一灰調式光罩（圖 未不）進行一微影暨蝕刻製程，以圖案化第一介電層314、半導體 層316與該第二介電層，使半導體層316_極3〇2上形成一半 導體島’第一介電層314則形成薄膜電晶體中的開極絕緣層與電 r, 今’丨電層，而剩下的第二介電層則覆蓋於薄膜電晶體之通道區 - 域田作—通道保護層320。如第15圖所示，半調式光罩318具 13 丄湖885 有不透光區318a與半透區318b，分別對應於通道保護層320和圖 案化之半導體層316。 接著，請參考第16圖，依次於透明基板300上形成一包含金 屬材料之導電ms與—包含無機感光材料之光阻層似。使用包 含源極/汲極圖案326a與電容圖案326b之光罩326進行一第一微 影製程，以圖案化光阻層324，並利用圖案化之光阻層324當作罩 幕，蝕刻未被光阻層324覆蓋之部分導電層322與其下方的金屬 層312 ’以形成源極/汲極328與電容上電極330,同時移除畫素電 極304疊層與接墊308疊層之部分金屬層312。
最後，如第17圖所示，移除圖案化光阻層324，再沉積一具感 光性之有機保護層332於透明基板300上，使用光罩326進行一 第二微影製程以圖案化有機保護層332。由於有機保護層332本身 即具有感紐質’因此Μ在其上方另製作—光阻層，可直接對 有機保護層332曝光而將光罩326之圖案曝光微影至有機保護層 332上，經顯影後使有機保護層332圖案化，移除有機保護層33曰2 上不具有光罩326之源極/汲極圖案遍和電容圖案3挪之部 分。在第二微冑彡雜巾，可經由輕鱗光量、曝光時間等製程 參數條件而使圖案化之有機保護層332的圖案較寬於源極/没極 與電容上電極330之圖案，例如至少寬約〇 5微米，以使有機 保護層332覆蓋於源極/祕328的側壁表面。或者，也可在顯影 後’使具有光罩236之_財機賴層332部分再_(疏二 14 而加見有機保遵層332的圖案，以完成本發明第三實施例之畫素 結構334之製作。 ” 由於本發微朗-光罩來進行第—與第二微雜程，以分別 疋義出源極/驗、電容以及保護層之圖案，因此可以節省整體製 私之總光罩數1。再者’在前述本發明之第—實酬製程中，不 而要使賴糊式鮮或灰調式光罩因此另能降低光罩的製作成 L 在帛—微域財所定義㈣賴層會完整覆蓋源極/ =f術树，_顺細狀㈣效能。相 較^知技術’本發明之製程只需使用三張群 整體製程的機台使用數量，節省材料與硬體設: 口口 Γ=Γ光罩等精細設備之使用，能有效提高產能與產 口口口口質，進而降低整體製程成本。 度 圍 以上所林發批難實_，
所做之鱗·與修飾，皆應屬本㈣之涵蓋申W 【圖式簡單說明】 意 =圖至第6糊域㈣縣軸物體的製程示 第13圖至帛】4 g為本發明畫素結構製作 方法之苐二實 施例的製 1360885 程示意圖。 第15圖至第17圖為本發明晝素結構製作方法之第三實施例的製 程示意圖。 【主要元件符號說明】 10 透明基板 12 閘極電極 14 導線圖案 16 絕緣層 18 半導體層 20 N +摻雜層 22 第二導電層 24 光阻層 26 半調式光罩 26a 半透區 28 源極 30 汲極 32 半導體島 34 保護層 36 接觸洞 38 晝素電極 50 透明基板 52 透明導電層 54 金屬層 56 閘極 58 晝素電極 60 接墊 62 掃瞄線 64 介電層 66 .半導體層. 68 光阻層 70 源極 72 汲極 74 保護層 100 透明基板 102 晝素電極 104 金屬層 106 絕緣層 108 半導體層 112 氮氧化矽層 114 N+摻雜層 16 1360885 116 金屬層 120 源極/汲極 202 透明導電層 206 閘極 210 電容下電極 214 圖案化介電層 218 圖案化N+摻雜層 222 電容介電層 226 導電層 230 源極/汲極圖案 234 源極 237 薄膜電晶體 240 保護層 244 保護層圖案 248 晝素結構 250a 不透光區 300 透明基板 304 晝素電極 308 接墊 312 金屬層 316 半導體層 318a 不透光區 320 通道保護層 118 有機保護層 200 基板 204 金屬層 208、 208’畫素電極 212、 212’接墊 216 圖案化半導體層 220 半導體島 224 光罩 228 光阻層 232 電容圖案 236 汲極 238 電容上電極 242 光阻層 246 電容 250 半調式光罩 250b 半透區 302 閘極 306 電容下電極 310 透明導電層 314 介電層 318 半調式光罩 318b 半透區 322 導電層 17 1360885 324 光阻層 326 326a 源極/汲極圖案 326b 328 源極/沒極 330 332 有機保護層 334 光罩 電容圖案 電容上電極 晝素結構
18
Claims (1)
1360885 » __ m ^__ 、 100年7月29日修正替換頁 十、申請專利範圍： > 丨.一種畫素結構之製造方法，包含： 提供一基板； 形成一間極與一畫素電極於該基板上； 依序形成一介電層以及一半導體層覆蓋於該基板上； 圖案化該介電層以及該半導體層，以形成一圖案化介電層以及 一圖案化半導體層於該閘極上； • 於該基板上形成一導電層(conductive layer); 提供光罩，並利用該光罩進行一第一微影製程以圖案化該導 電層，而於該圖案化半導體層上形成一源極與一汲極，其 中該汲極電性連接於該晝素電極； 於該基板上形成一保護層；以及 J用孩光罩進行一第二微影製程，以形成一圖案化保護層覆蓋 該源極、該汲極以及該圖案化半導體層，並暴露出部分該 φ 晝素電極。 士申<•月專利範圍第i項所述之製造方法，其中該圖案化保護層 係覆蓋該源極與該汲極之側壁表面。 3, 如^請專概圍第1項所述之製造方法，其中該_化保護層 係車乂寬於該源極或該沒極之邊緣至少〇 5微米。 4. 如申請專纖圍第1項所述之製造方法，其巾彻該第二微影 19 1360885 100年7月29日修正替換頁 製程形成該圖案化保護層之步驟包含： — 形成一光阻層於該保護層上； 利用該光罩圖案化該光阻層，其中藉由調整製程參數以使得圖 案化之該光阻層具有較寬於該源極與該汲極之圖案； 以圖案化之該光阻層為罩幕對該保護層進行一钱刻製程以移除 未被該光阻層所覆蓋之部分該保護層；以及 移除剩餘之該光阻層。 如申請專利範圍第4項所述之製造方法，其中該製程參數包含 總曝光量、該光阻層之預烘烤溫度以及顯影時間。 &如申請專利細第丨項所述之製造方法，其中該保護層包含— $光材料’且利用該第二微影製程形成該圖案化保護層之步驟包 含· 利用該光罩於該保護層上定義出該光罩之圖案；以及 進行一顯影製程，以移除該保護層上不具有該光罩之圖案 分。 7. 如申請專利範圍第6項所述之製造方法，更包括使具有該光罩圖 案之該保護層部分再流動(refl〇w)。 8. 如申請專利範圍第i項所述之製造方法，其中形成該間極與該畫 素電極於該基板上之步驟包含： 一 20 100年7月29日修正替換頁 conductive layer)於該基板上； $成透明導電層(transparent 开〉成一金屬層(metal layer)於該透明導電層上；以及 圖案化該透明導電層與該金屬層以形成該閘極與該畫素電極 其t該閘極包括該透明導電層與該金屬層，而該畫素電 包括該透明導電層。 申π專利範圍第1項所述之製造方法，更包含在該圖案化半 導體層上形成一通道保護層。 .一種晝素結構之製造方法，包含： 提供一基板； 依序形成一透明導電層與一金屬層該基板上； 圖案化該透明導電層與該金屬層，以形成一閘極與一晝素電極 邊層，其中該閘極與該晝素電極疊層分別包括該透明導電層 與該金屬層； 依序形成一介電層以及一半導體層覆蓋於該基板上； 圖案化該介電層以及該半導體層，以形成一圖案化介電層以及 一圖案化半導體層於該閘極上； 形成一導電層覆蓋於該基板上； 提供一光罩，並利用該光罩進行一第一微影製程以圖案化該導 電層與該金屬層’以於該圖案化半導體層上形成一源極與 及極以及暴露出該晝素電極疊層之部分的該透明導電層 作為一畫素電極； 1360885 100年7月29日修正替換頁 於該基板均成1護層；以及 利用该光軍而進行—第二微影製程，以形成—圖 蓋於該源極、哕、方A及$圄崇I 、 ，、°曰覆 分該書素電極 案+導體層’並暴露出部 其中該圖案化保護 u.如申請專利範圍第10項所述之製造方法， 層係覆蓋該源極與該及極之側壁表面。 0.5微米 微 13.如申請專利職第1()摘述之製造方法， 影製程形成該圖案化保護層之步驟包含：〃 1該第二 形成一光阻層於該保護層上； 利用該光罩圖案倾雜層，其 —光嶋她_==_ 以圖案化之該光阻層為罩幕對該保護囷案， 未被該光阻層所覆蓋找保護層^:―侧製程以移除 移除剩餘的該光阻層。 14.如申請專利範圍第1〇項所述之製造方法， 有機感光材料，且利用該第二微影製 保°蒦層包合 步驟包含： 案化保護層之 22 ^60885 100年7月29日修正替換頁 彻雜罩於該保護層上定義出該光罩之圖案； ； 物—顯影製程，以移除該保護層上不具有該光罩之圖案之部 分；以及 使具有該光罩圖案之該保護層部分再流動❶ 如申睛專利範圍第10項所述之劁止方 Φ ^ . 丰 又Ik方法，更包含在該圖案化 千導體層上形成一通道保護層。 φ W如中請專利範圍第1G項所述之製造方法，更包含形成一電容 於垓基板上，其中形成該電容之步驟包括： 在圖案化該透明導電層與該金屬層時，形成一電容下電極於該 基板上； 在圖案化齡電層與該半導體層時，該圖案化介電層與該圖案 化半導體層同時形成於該電容下電極上；以及 在_化鱗電層與該金制時，織由該導所構成之— 電谷上電極於該圖案化半導體層上。 申π專利範圍第16項所述之製造方法，其中該電容下電極 包括該透明導電層與該金屬層。 18,如申請專利範圍第1〇項所述之製造方法，更包含形成一電容 於该基板上’其中形成該電容之步驟包括： 在圖案化該透明導電層與該金屬層時，形成一電容下電極於該 23 i 1360885 100年7月29日修正替換頁 ·- 基板上； " ---' 在圖案化該介電賴財導體層時，關魏介電層同時舰 . 於該電容下電極上；以及 . 在圖案化該導電層與該金屬層時，同時形成由該導電層所構成 之一電容上電極於該圖案化介電層上。 19. 如申請專利範圍第18項所述之製造方法，其中圖案化該介電 層與該半導體層係經由-半調式光罩製程、一灰調式光罩祕 或經由不同曝光能量之兩張光罩製成。 20. 如申請專利範圍第1G項所述之製造方法，更包含形成一接勢 (pad)於該基板上，其中形成該接墊之步驟包括： 在圖案化該透明導電層與該金屬層時，形成由該透明導電廣與 3亥金屬層所構成之一接墊疊層於該基板上；以及 在圖案化該導電層與金屬層時，暴露出該接墊疊層部分的該遂 明導電層，以作為該接墊。 21. —種畫素結構，包含： 一基板； 一閘極以及一畫素電極設於該基板上； 一圖案化介電層以及一圖案化半導體層設置於該閘極上； 一源極與一汲極分別設於該圖案化半導體層之兩侧；以及 一保護層設於該源極、該汲極、該圖案化半導體層上，且該保 S 24 ^360885 崎 100年7月29日修正替換頁 並暴露出部分 護層完全駿贿極朗祕之麵、 之該晝素電極。 幻.如申凊專利範圍第2〗項 竽偷切α 、斤达之旦素結構’其中該保護層係較 源極或垓汲極至少寬0.5微米。 23.如申請專利範圍第21項所述之晝素結構，其 部分該畫素電極之表面。 独復盖於 从如申請細刪21項所述之晝素結構，射朗極包含_ 透明導電層以及位於該透明導電層上之-金屬層。 通道保護 25.如申請專利範圍第21項所述之畫素結構，更包含— 層設於該圖案化半導體層之上。 Η*一、圖式·· 25
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096140324A TWI360885B (en) | 2007-10-26 | 2007-10-26 | Pixel structure and fabrication method thereof |
| US11/951,321 US7935583B2 (en) | 2007-10-26 | 2007-12-05 | Fabrication method of pixel structure |
| US13/052,117 US20110169002A1 (en) | 2007-10-26 | 2011-03-21 | Pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096140324A TWI360885B (en) | 2007-10-26 | 2007-10-26 | Pixel structure and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200919731A TW200919731A (en) | 2009-05-01 |
| TWI360885B true TWI360885B (en) | 2012-03-21 |
Family
ID=40581676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096140324A TWI360885B (en) | 2007-10-26 | 2007-10-26 | Pixel structure and fabrication method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7935583B2 (zh) |
| TW (1) | TWI360885B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI355553B (en) * | 2007-10-30 | 2012-01-01 | Au Optronics Corp | Pixel structure and method for manufacturing the s |
| KR101376896B1 (ko) * | 2007-11-28 | 2014-03-20 | 파나소닉 주식회사 | 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치 |
| TWI401515B (zh) * | 2009-11-27 | 2013-07-11 | Au Optronics Corp | 形成畫素結構之方法 |
| KR101783352B1 (ko) * | 2010-06-17 | 2017-10-10 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| TWI459255B (zh) * | 2011-08-04 | 2014-11-01 | Innolux Corp | 觸控面板及應用其之觸控顯示裝置與其製造方法 |
| KR101938761B1 (ko) * | 2012-05-23 | 2019-01-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| US9012244B2 (en) * | 2012-11-12 | 2015-04-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to form multiple trenches utilizing a grayscale mask |
| TW201547029A (zh) * | 2014-06-13 | 2015-12-16 | Chunghwa Picture Tubes Ltd | 薄膜電晶體 |
| KR20160148765A (ko) * | 2015-06-16 | 2016-12-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102535145B1 (ko) * | 2016-06-13 | 2023-05-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109524419A (zh) * | 2018-10-11 | 2019-03-26 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| KR100848099B1 (ko) * | 2002-05-27 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| JP3719939B2 (ja) * | 2000-06-02 | 2005-11-24 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置 |
| KR100858297B1 (ko) * | 2001-11-02 | 2008-09-11 | 삼성전자주식회사 | 반사-투과형 액정표시장치 및 그 제조 방법 |
| KR100499371B1 (ko) * | 2002-04-17 | 2005-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100556349B1 (ko) * | 2003-10-28 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 액정표시소자용 어레이 기판의 제조방법 |
| JP4646539B2 (ja) * | 2004-03-29 | 2011-03-09 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| KR101027943B1 (ko) * | 2004-05-18 | 2011-04-12 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 제조방법 |
| CN100386689C (zh) | 2004-07-12 | 2008-05-07 | 友达光电股份有限公司 | 液晶显示器像素结构的制造方法 |
| CN1822385B (zh) * | 2005-01-31 | 2013-02-06 | 株式会社半导体能源研究所 | 显示装置及含有其的电子设备 |
| CN100446222C (zh) | 2007-03-28 | 2008-12-24 | 友达光电股份有限公司 | 薄膜晶体管基板的制造方法 |
-
2007
- 2007-10-26 TW TW096140324A patent/TWI360885B/zh active
- 2007-12-05 US US11/951,321 patent/US7935583B2/en active Active
-
2011
- 2011-03-21 US US13/052,117 patent/US20110169002A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US7935583B2 (en) | 2011-05-03 |
| TW200919731A (en) | 2009-05-01 |
| US20090108280A1 (en) | 2009-04-30 |
| US20110169002A1 (en) | 2011-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI360885B (en) | Pixel structure and fabrication method thereof | |
| TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| TWI293138B (en) | Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof | |
| TWI275184B (en) | Thin film transistor and fabrication method thereof | |
| JP4299717B2 (ja) | 薄膜トランジスタとその製造方法 | |
| TW200419519A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| TWI331401B (en) | Method for fabricating a pixel structure and the pixel structure | |
| TW201418855A (zh) | 顯示面板之陣列基板及其製作方法 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| TW200910603A (en) | Method for manufacturing a pixel structure of a liquid crystal display | |
| TWI408812B (zh) | 畫素結構的製作方法 | |
| TW560076B (en) | Structure and manufacturing method of thin film transistor | |
| TWI386745B (zh) | 薄膜電晶體陣列基板及其製造方法 | |
| TWI356499B (en) | Method for fabricating pixel structure | |
| TW200905884A (en) | Method for fabricating pixel structures | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 | |
| CN101150093B (zh) | 像素结构的制作方法 | |
| KR20020095997A (ko) | 액정 표시장치의 제조방법 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| TW200832719A (en) | Array substrae, display device, and method for manufacturing the array substrate | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| WO2015192504A1 (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| JP4504335B2 (ja) | ピクセル構造を作製するための方法 |