TWI360229B - Methods of achieving linear capacitance in symmetr - Google Patents
Methods of achieving linear capacitance in symmetr Download PDFInfo
- Publication number
- TWI360229B TWI360229B TW097115270A TW97115270A TWI360229B TW I360229 B TWI360229 B TW I360229B TW 097115270 A TW097115270 A TW 097115270A TW 97115270 A TW97115270 A TW 97115270A TW I360229 B TWI360229 B TW I360229B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- filter
- ground
- circuit
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 53
- 239000003990 capacitor Substances 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 34
- 230000001052 transient effect Effects 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000003989 dielectric material Substances 0.000 claims description 18
- 230000001629 suppression Effects 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 6
- 206010011469 Crying Diseases 0.000 claims 2
- 239000002699 waste material Substances 0.000 claims 2
- 206010011224 Cough Diseases 0.000 claims 1
- 241000255925 Diptera Species 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 210000000746 body region Anatomy 0.000 description 22
- 230000008859 change Effects 0.000 description 15
- 239000007943 implant Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1360229 九、發明說明： 【發明所屬之技術領域】 (transient voltage suppressor，TVS)的電路結構與方法，丨其是關於一種利用齊納 (aner)二極體與齊納二極體觸發雙極性電晶體(_art「ansjst〇r) 製造對稱雙向_暫態電壓抑㈣的改良式電路結構與方法。 【先前技術】 在設計及製造電磁干擾渡波器結合暫態電壓抑制器的傳統技術仍 _ 面臨技術上的難題，此難題是由於目前實施於EM丨濾波器的電容有變 化時，濾波性能可能會變得不可靠。底下將進一步討論，電容變化可 能是因為驗改變及-些包含光、雜⑽環境因素所引起^對於音訊 接收而言，當EMI m所執行的功能無法被精確控制時，可能不利 於下個峨接收品f。餘喊触的歡錄，域止鮮（cutoff frequency)可月b會改變，因為當操作環境的條件改變，在emi遽波器 中的電容會變動。因此’現在需一緊急需求來對這種問題提供有效的 解決辦法。 在音訊接收的應用上’暫態電壓抑制電路（TVs)常利用Emi濾 • 波器來實施。暫態電壓抑制電路利用EMI濾波器來實現，EMI濾波器 可具有任一對稱或非對稱結構，分別如第1A圖或第1B圖所示》如圖 所示’ EM丨濾波器是用電阻-電容（RC)與電阻-電感（RL)結合來實 現及整合一暫態電壓抑制電路。EM丨濾波器與jVS積體電路係實行作
為單晶裝置（monolithic device)，因此提供利用TVS所實施的EMI 濾波器具有較佳過濾效能的優點。一般而言，低通濾波器去衰減頻寬 訊號在800MHz至3GHz的範圍，至少35dB的衰減（attenuation) 可達成。再者，這種裝置具有低寄生電阻、電容與電感。 利用TVS所實施的EMI濾波器係如第1A圖與第1B圖所示，EMI 濾波器所需的電容一般係藉由在濾波器中實施齊納二極體所提供，且 5 1360229
齊納二極體具有固有的接面電容。因此，實施於tvs中的二極體之接 面電容是可使用的，有EM丨濾波器之電容功能。然，如實施的齊納 二極體之接面電容也是一偏壓功能。對於設計如第1A圖與第1B圖所 示之EMI濾波器的目的，對稱濾波器的偏壓是〇伏特，非對稱濾波器 的偏壓是Vcc/2伏特，其中vcc是供應電壓。然，電容會因偏壓而變 化’導致濾波截止頻率隨DC偏壓改變而造成不可靠的濾波性能。第 1C圖與第1D圖顯示在對稱與非對稱濾波器的電容變化測量，電容變 化是對於晶片尺寸封裝（Chjp_sca|e package , CSP)、雙排式平面無 導腳封裝（DualFlatNoLead，DFN)作為如DC偏壓的功能。 當利用如第1A圖所示的對稱EMI濾波器來實施對稱閉鎖結構 (symmetrical blocking structure)時’齊納二極體的實現係設來使用 浮動接面，因為除了與DC偏壓有關的電容變化外，二極體接面的電 容對於環境條件非常敏感，如光與雜訊。當EM丨與ws整合裝置封裝 成晶片尺寸封裝（CSP) ’當實施此整合裝置時需要百分之 二十的高電料受值轉射#_紐能及環境餅賴化，如光。 因此’在電路設計及衫製造的躺，財必要祕-創新且改 良過的電路結構與製造方法’贿決上述雜，尤其是存有必要提供 一個創新且改良過的EM丨舰器，其結合可以提供線性、可控制電容 的TVS，如此限制和困難就可以受到解決。 【發明内容】 本，明之-目的係在提供—種具有整合EMh級器的保護電 供-種改良裝置結構，使輸人端與接地端間的總電容值仍大 定值，如此前述所討論在f知技藝所遇到_難與限制就 TVS電路，其整合一 EM丨濾波 聯且位在輸入端與接地端，其中 電容具有大致維持在一定值的總 本發明之另一目的係在提供一種 器、至少一齊納二極體、複數電容並 當不同偏壓施加在輸入端與接地端， 6 1360229 電容值》 本發明之另一目的係在形成一 TVS電路，其整合一 EM丨據波器於 一半導體基底上，藉由形成一摻雜區以與半導體基底作為齊納二極 體，且開設兩組填有一介電材料與一多晶矽閘極的溝渠作為M0S電 容’其中MOS電容與閘極連接至輸入端的數目跟連接至接地端的數 目一樣，所以在輸入端與接地端施加不同電壓，總電容值仍大致保持 定值。同樣地，兩個摻雜區形成於裝置輸入邊作為齊納二極體的功能❶ 兩組填有介電材料與多晶矽閘極的溝渠係開設在摻雜區，以作為M〇s 電容之功能’其令MOS電容與閘極連接至輸出端的數目跟連接至接 春地端的數目一樣，所以在輸出端與接地端施加不同電壓，輸出端與接 地端間的總電容仍大致保持定值。 本發明之一較佳實施例，揭示一電路裝置，其受到一整合電磁干 擾（EMI)濾波器的暫態電壓抑制（TVS)電路保護，整合em丨渡波 器的TVS電路更包括至少一齊納二極體，其並聯位在一輸入端與一接 地端間的複數電容，且當在輸入端與接地端施加相反偏壓時，輸入端 與接地端間之一總電容值大致具一固定值。在一實施例中，EMI濾波 器包括一對稱濾波器，其連接至輸入端的電容數目與連接至接地端的 電容數目相等》在一實施例中，整合EM丨濾波器的TVS電路係承載於 一半導體基底上，且複數電容包括複數淺層溝渠，其開設於該半導體 基底令且填充一介電材料。在一實施例中，整合EM丨濾波器的jys 電路係承載於一半導體基底上，EM丨濾波器包括一對稱濾波器，其具 有等量淺層溝渠開設於半導體基底中，作為電容連接至輸入端與輸出 端的功能。在一實施例中，整合EM丨濾波器的TVS電路係承載於一半 導體基底上，其中輸入端係形成在半導體基底中的一第一掺雜區，接 地端係形成在半導體基底中的一第二摻雜區，半導體基底更包括深隔 離溝渠於第一、第二摻雜區之間。在另一實施例中，整合EM|濾波器 的TVS電路係承載於一第一導電型之一半導體基底上，輸入端係形成 7 1360229 在半導體基底中的一第一摻雜區’接地端係形成在半導體基底中的一 第一摻雜區，且半導體基底更包括一深隔離溝渠位在第一與第二換雜 區之間。在另一實施例中，整合EMI濾波器的TVS電路係承載於一第 一導電型之一半導體基底上，輸入端係形成在半導體基底中的一第一 摻雜區，接地端係形成在半導體基底中的一第二摻雜區，此第一與第 二摻雜區係摻雜一第二導電型，藉此一第一與一第二齊納二極體形成 於第二導電型之該第一、第二摻雜區及第一導電型的半導體基底間。 本發明更揭示一種整合電磁干擾（EMI)濾波器的暫態電壓抑制電 路，承載於一第一導電型之一半導體基底上。在對稱閉鎖結構中，整 合EM丨濾波器的TVS電路包括一接地端位在上表面上，一輸入端與一 輸出端位在上表面，至少一齊納二極體與複數電容位在半導體基底 中’以直接電容搞合方式糕接接地端至輸入端、輸出端，無須一中間 浮動本體區。在一實施例中，整合EMI濾波器的TVS電路包括一導電 型的兩個橫向摻雜區位在一第二導電型的材質中，以形成一雙向閉鎖 齊納二極體。接觸第一摻雜區以形成輸入端，接觸第二摻雜區以形成 接地端。再者，填有介電材料與一多晶矽閘極的第一組溝渠係位在第 一摻雜區，且多晶矽閘極與接地端連接。這就在輸入端與接地端間形 成第一組MOS電容。同樣地，填有介電材料與一多晶矽閘極的第二 .組溝渠係位在第二換雜區，且多晶石夕閘極與輸入端連接。這就從輸入 端至接地端形成第二組MOS電容，與第一組MOS電容的導電性相 反。為了形成齊納二極體與MOS電容於輸入端與接地端之間，重複 相同結構。一導電型之另兩個橫向摻雜區位在一第二導電型的材質 中，以形成一雙向閉鎖齊納二極體。接觸第四摻雜區以形成輸出端， 接觸第二摻雜區以形成接地端。再者，填有介電材料與一多晶矽閘極 的第二組溝渠係位在第三摻雜區，且多晶矽閘極與輸出端連接。這就 在輸出端與接地端間形成第一組MOS電容。同樣地，填有介電材料 與一多晶矽閘極的第四組溝渠係位在第四摻雜區，且多晶矽閘極與接
S 1360229 地端連接。這就從輸入端至接地端形成第二組MOS電容，與第一組 MOS電容的導電性相反。第二與第三摻雜區都是接地端，藉由金屬短 路在一起。 對於本領域之通常技藝者，於閱讀下列顯示在不同圖式的較佳實 施例之詳細内容’本發明之這些目的或其他目的、優點將無疑變得顯 而易知β
【實施方式】 參照第2圖，係本發明之一對稱ΕΜΙ濾波器結合一暫態電壓抑制 器（TVS)。結合TVS的對稱ΕΜΙ濾波器係承載在一 Ν+基底⑽與 - Ν遙晶層115上’在左邊具有-輸人邊，右邊具有—輸出邊。基底 的輸入邊是用具有Ρ型摻雜物的第一摻雜本體區12(Μ與第二摻雜本
體區120-2…齊納二極體122-1形成在第一摻雜本體區12〇-1與Ν 蟲曰曰層之間。另一齊納二極體122-2形成在第二摻雜本體區120-2與 Ν磊晶層115之間。第一摻雜本體區120_1係用第一接觸摻雜區125-1 與第二接觸摻雜區125-2形成，以電性接觸電極i3CM與13〇_2而接 收裡面的輸人電壓。第-摻雜本體區彳2(Μ更具有複數淺層溝渠 135 1 135-2、135-3 ’其填滿介電材料與一多晶石夕閘極以作為 電容的功能。溝渠電容135_1與135_3電性連接接地端，經由金屬接 觸140-1至14〇-3至位在基底上表面的接觸金屬145，且接觸金屬連 接接地端。第二摻雜本體區彳2〇·2亦是用—第一接觸摻雜區 與一第二接觸摻雜區125G-2形成，以電性接觸電極彳3〇(3·ι與13〇G-2 而電性接難輯壓。第二摻雜本體區12G_2更具有複數淺層溝渠 =5 -1、135，-2、135，-3，其填滿介電材料與一多晶秒閘極以作為|^〇5 電容135’_1與135’·3 f性連接輸人電1，分別經由 I然後經由位在基底上表面的接觸金屬 有兩悔_· ι5(Μ與挪2躲在第雜切區孤， 、-摻雜本體區120-2間。深溝渠15(M與15G_2係作為隔離目的。 9 1360229 本裝置結構具有-橫向寄生PNP電晶體。在橫向pNp電晶體之基極 區深溝渠的增加將大大減少寄生電晶體的增益，藉此移除任何不想要 的電流路徑。 μ 基底的輸出邊亦是用具有Ρ型摻雜物的第一掺雜本體區與 第二摻雜本體區170-2。第-摻雜本體區仍」係用一第一接觸摻雜 區175-1與一第二接觸摻雜區175_2形成，以電性接觸電極與 180-2而提供-輸出電壓…齊納二極體172-1形成在第一摻雜本體 區170-1與N蟲晶層115之間。另一齊納二極體172_2形成在第二推 雜本體區170_2與N蟲晶層115之間。第-摻雜本體區woq更具有 複數淺層溝渠185_1、185·2、185-3，其填滿介電材料與—多晶石夕閘 極以作為MOS電容的功能。溝渠電容185_彳與185_3 端，分別經_至觀，織 接觸金屬195。第二捧雜本體區17〇_2亦是用第一接觸推雜區175(^ 與第二接觸掺雜區175G-2形成，以電性接觸電極i8〇G-1與i8〇G_2 而電性接觸_電壓1二摻雜本· 17G.2更具有複數淺層溝渠 185 -1 jl 185-3,其填滿介電材料與一多晶石夕閘極以作為M〇s電容 的功能。韻絲185’ _1至彳85，_3電性連接輸㈣墨，分別經由金 •屬接觸190-1至190，-3，然後經由位在基板上表面的接觸金屬195,。 兩接地本 120·2與17G-2與金屬2GG短路在-起。輸人端13〇與 輸出端180用一串聯電阻205内連接，串聯電阻2〇5係由多晶石夕層所 形成，作為在EMI-TVS裝置之輸入端與輸出端間的過濾電阻功能。有 兩個深隔離溝渠MOM與150，_2係位在第一換雜本體區17(M與第二 摻雜本體區17G.2間。賴渠17G.1與170·2係作為隔離目的。本裝 置結構具有-橫向寄生ΡΝΡ電晶體。在橫向ΡΝΡ電晶體基極區之深 溝渠的增加將大大減少寄生電晶體的增益，移除任何不想要的電 流路徑。 參照第3圖，顯示電容對電壓的變化，即M〇s電容的電容值-電 1360229 ，（c-v)圖<•在第3 ffl中的電容值.電壓_示對於溝渠電容之一般 -關係。電容是形成於淺層溝渠中的溝渠多晶糊。溝渠之一半， 閘極端連接至輸人端，溝渠之另—半，具_端連接至接地端。因 此’ ci代表輸人端與接地端間所有電容值之—半，C2代表從輸入端 至接地端所有電容值之另—半4 C_V曲線圖所示，電容值C1與C2 的變化具有對另-個是鏡像。@此，這兩個電容值C1、C2之總和保 持在一定值，與電壓變化無關。濾波操作的對稱乃利用連接溝渠總數 之一半至輸入剩下的溝渠數至接地電壓所達成。 參照第4圖，係根據本發明之一改良裝置結構，一非對稱EM丨濾 波器結合一暫態電壓抑制器（TVS)的截面圖。結合jvS電路的EM丨 濾波器係承載於一半導體基底210上，半導體基底21〇具有一底部電 極205連接一接地電壓。EMI濾波器與TVS裝置200係於左邊具有 一輸入邊，於右邊具有一輸出邊❶在輸入邊，基底21〇包括複數溝渠 270-1、270-2、270-3位在N+基底210上的N蟲晶層215中。溝渠 270-1至270-3與磊晶層215經由金屬接觸265-1至265-3穿過絕緣 層230來連接輸入電壓。齊納二極體利用一垂直npn電晶體來形成， 而電晶體受一橫向齊納二極體觸發。NPN的集極利用N+摻雜層225 來完成，基極利用P摻雜層240來完成。射極係利用N+摻雜基底210 來形成。對於NPN的觸發係利用形成在N+集極255與P基極240 間的橫向齊納二極體來完成。調整P本體的表面摻雜係使用一隔離淺 P型植入去控制齊納崩潰電壓。使用一淺P+植入層245讓橫向齊納二 極體的P陽極與接地端短路。一隔離金屬225用於接觸淺P+植入層 並藉N+摻雜層220與N磊晶層215將淺P+植入層連接至基底。 在輸出邊，基底210包括複數溝渠27〇’-1、270’-2、270’-3位在 N+基底210上的N磊晶層215中。溝渠27〇’-1至270，-3與磊晶層215 經由金屬接觸265’-1至265’-3穿過絕緣層230,來連接輸出電壓。齊納 二極體利用一垂直NPN電晶體來形成，而電晶體受一橫向齊納二極體 11 1360229 觸發。NPN的集極利用N+摻雜層225’來形成，基極利用p摻雜層24〇, 來形成。射極係利用N+摻雜基底210來形成。對於NPN的觸發係利 用形成在N+集極255,與P基極240,間的橫向齊納二極體來實施。調 整P本體的表面摻雜係使用一隔離淺p型植入去控制齊納崩潰電壓。 使用一淺P+植入層24$讓橫向齊納二極體的p陽極與接地端短路。 一隔離金屬225’用於接觸淺p+植入層並藉N+摻雜層22〇，與n磊晶層 215將淺P+植入層連接至基底。輸入端25〇與輸出端25〇，用一串聯電
阻205内連接，串聯電阻205係由多晶矽層所形成，作為在emI-TVS 裝置200之輸入端與輸出端間的過濾電阻功能。 在ΕΜμΤνδ整合裝置中，有一直接電容式搞合（capacitive co叩hng)於輸入端250、輸出端250,與接地端205之間，而無須用 一浮動本體。因為當在輸入端25〇與輸出端25〇,、接地端2〇5間有浮 動本體’電容需要較小的區域，從輸入端、輸出端至接地端的總電容 值將係兩接面電容的串聯電容值，此串聯電容值將比各別接面電容值 小很多。因為是直接電容耦合，所以不用浮動基極就對環境條件的光 或其他改變沒有反應。且，因為是齡正偏壓、貞碰_稱電容值， 滤波電容值與dc遞細。m定電容值在真實應用中乃提供特別好 處，因為具有固定電容值的裝置可通過能隨著從、整個裝 置。的供應電壓的範圍而改變的低頻率音訊或資料訊號。假設高頻RF 訊號被本裝置濾波，RF訊號將大於低頻訊號的最高訊號。相對的，假 斋濾波電容值隨電壓功能改變，則裝置的濾波性能也根據低頻率音訊/ 資料訊號的電餘度而改變。因為當〇伏·騎，舰器可以達到 RF訊號之尚衰減值（attenuatj0n)，但如果電容值隨偏壓減少在 +/-Vcc偏壓時，衰減值將大大減少。本發明透過使用一非對稱EM丨濾 波器結合一 TVS電路200，解決這些困難。 參照第5圖，顯示電容值對直流偏麗的變化。電容值係形成在聚 集模式（accumulation mode)下’ MOS裝置中的溝渠多晶矽至N磊 12 1360229 至A底二☆關。因細有正驗、N▲晶層在聚集模式、從閉拓 土以上所=值ί M〇S氧化電容值，故電容料會隨著偏壓改變<» 在#孰$ j之施例僅係為說明本發明之技術思想及特點，其目的 池之晴㈣施，二 等變化綱 【圖式簡單說明】 f 1A圖至第1B圖為本發明EMI濾波器結合TVS電路的電路圖。
1C圖至第1D㈣g)直流偏壓改變，顯示電容值變化示意圖。 第2圖為顯示本發明之對稱EM丨舰器結合μ的截面圖。 第3圖為顯示隨偏壓函數的電容值變化，總電容值大雜持固定，因 為第一與第，電容的互補特質現在提供在本發明的ΕΜ丨·裝置中。 第4圖為顯示本㈣之對稱EM丨濾波器結合ws的截面圖。 第5圖係針對第4圖之EM丨_WS裝置，電容值對於直流偏壓的變化示 意圖。 【主要元件符號說明】 110N+基底 120-1第一摻雜本體區 122-1齊納二極體 125-1第一接觸接雜區 125G-1第一接觸摻雜區 130輸入端 115N蟲晶層 120-2第二摻雜本體區 125-2第二接觸摻雜區 125G-2第二接觸摻雜區 130-1、130-2 電極 130G-1、130G-2 電極 135_1、淺層溝渠 140-1、140-2、140-3 金屬接觸 135’ -1、135’-2、135’-3 淺層溝渠 13 1360229 140’-1、140’-2、140’-3 金屬接觸 145’接觸金屬 150-1、150-2深隔離溝渠 170-1第一摻雜本體區 175-1第一接觸摻雜區 175G-1第一接觸摻雜區 172-1齊納二極體 180-1、180-2 電極 170-2第二摻雜本體區 175-2第二接觸摻雜區 175G-2第二接觸摻雜區 180輸出端 180G-1、180G-2 電極
185-1、185-2、185-3 淺層溝渠 190-1、190-2、190-3 金屬接觸， 195接觸金屬 150’-1、150’-2深隔離溝渠 185’ -1、185’-2、185’-3 淺層溝渠 190’-1、190’-2、190’-3 金屬接觸， 195’接觸金屬
200金屬 210基底 225N+摻雜層 240 P摻雜層 250輸入端 205電極 215 N磊晶層 230絕緣層 255 N+集極 250’輸出端 265-1、265-2、265-3 金屬接觸 270-1、270-2、270-3 溝渠 225Ή+摻雜層230’絕緣層 240’P摻雜層 245^淺P+植入層 265’-1、265’-2、265’-3 金屬接觸 270’-1、270’-2、270’-3 溝渠
Claims (1)
1360229
、申請專利範圍： i電子裝置，其受合1磁干擾⑽丨）録⑽一雙向對 稱閉鎖暫態電壓抑制（TVS) ^ , 哭沾兮TWO + A 冤路保濩，其中該整合該EMI濾波 :少1納二㈣，其並聯位在一輸入端 接魏電容，且當在職人猶接地端施加相反偏 壓’在讀入端與接地端間之一總電容 EMI濾波器更包括一對稱滹波哭， 二u疋值 連接至該接地端的電容數。其連接至_人端的電容數目與 2. 裝置’其受到整合-電磁干擾（EM|)遽波器的一雙向對 稱閉鎖暫態電壓抑制（TVS)電路保護，其中該整合該圆渡波 t的該TVS電路更包括至少1納二極體，其並聯位在-輸入端 ，-接地端_複數電容，且t在該輸人端與接地端施加相反偏 堅’在讀人端與接地端間之—總電容值大致具—固定值，直中該 整合該EMI濾波n的該WS電路錄_半導縣底上，、該複 數電容包括複數淺層溝渠，糾設於辭導縣底中且填充一介電 材料。 3. 如申請專概圍第2項所述之電子裝置，其中該整合該em丨滅波 器的該TVS電路係承載於-半導體基底上，該隱渡波器更包括 -對稱濾波1§，其具有等量淺層鮮開設於料導縣底中，作為 電容連接至輪入端與輸出端的功能。 4. 如申請專利範圍第2項所述之電子裝置，其中該整合該em丨滅波 器的該TVS電路係承載於-半導體基底上，該輸入端係形成在該 半導體基底令的-第-摻雜區’該接地端係形成在該半導體基底中 的-第二摻雜區，且該半導體基底更包括深隔離溝渠於該第一、第 二捧雜區之間。 5. 如申請專利範圍第2項所述之電子裝置，其中該整合該EM丨渡波 器的TVS電路係承載於型之_半導體基底上，該輸入 6. *山〆 ι〇1年〗月ίο日修正替換苜 基底中的一第一摻雜區' 導二第:*==:，係摻雜4^ 導電型之該第-、第二摻雜區及該第一導二 在弟一V电型之一半導體基底上，包括： 導電型之m二摻雜區，與該第—導電型的該半導 ^作為第-與第二齊納二極體的功能，同等數量的—第一组 組淺μ渠開設於該第一推雜區與第二摻雜 極==溝渠填充一介電材料與-多_ 8. Κϊ專ί^Γ6項所述之整合電磁干擾渡波器的暫態電壓抑 如隔離溝渠係位在該第一與該第二摻雜區之間。 制電路，更m 之整合電磁干擾遽波器的暫態電壓抑 9 2於電性連接該第—換雜區至一輸入電壓，該接地端 '屬接觸用於電性連接該第二摻雜區至一接地電磨。第一 專項所述之整合電磁干擾滤波器的暫態電壓抑 導電型㈣第二導電型之―第三與—第四摻雜區，與該第一 量的—第。^導體基板作為第三與第四齊納二極體的功能，同等數 與第二摻層^渠與一第四組淺層溝渠開設於該第一摻雜區 10，極；接組淺層溝渠填充—介電材料與-多 項所述之整合《干㈣波器的暫態電壓抑 11.如申請專^鮮翻1在鮮三與該如摻雜區之間。 制電路，更述之整合電磁干擾遽波器的暫態電屋抑 文匕括一輸出端與一接地端，該輸出端包括—第三金屬接 16 ，用於電性連接該第三摻雜區至—輪出麵，該替換頁 金屬接觸胁紐連倾細摻轉至 2弟四 相鄰該第二摻雜區。 接电£，5亥第四摻雜區 12:ί;Γ;=波器的單向閉鎖暫態電編陶 电路承载於1-導電型之—半導體基板上，包括. 底部，—輸人端與—輸出端位在該 ，導體基板之-上表面處’及至少—齊納二極體與複 =+導體基板中，以直接電雜合（capadt丨ve C。叩丨⑽麵接 13如：ίί端至該5入端、輸出端’而無須一中間浮動本體區。 二=專—圍第12項所述之整合電磁干擾遽波 悲電壓抑制電路，更包括一第一組溝渠，其填有介電材料與一多曰; 矽閘極’亚連接一輸出端以在該輸入端與接地端形成—兩容。 1^申請專利範圍第13項所述之整合電磁干擾濾波器的單向閉鎖暫 悲電壓抑制電路’更包括—齊納二極體並聯於該輸人端與該接地端 =，該齊納二極體用一垂直NPN電晶體實現，該垂直NpN電晶 體叉一橫向齊納二極體所觸發，該垂直NPN電晶體之本體也作為 4也*、向齊納二極體的陽極，經由一隔離金屬接觸連接該半導體美 板。 立土 15.=申請專利範圍第13項所述之整合電磁干擾濾波器的單向閉鎖暫 態電壓抑制電路，更包括一第二組溝渠，其填有介電材料與一多晶 矽閘極，連接一輸出端以在該輸入端與接地端形成一 M〇s電容。 16 ·如申請專利範圍第15項所述之整合電磁干擾濾波器的單向閉鎖暫 態電壓抑制電路，更包括一齊納二極體並聯於該輸入端與該接地端 間，該齊納二極體用一垂直NPN電晶體實現，該垂直NPN電晶 體受一橫向齊納二極體所觸發，該垂直NPN電晶體之本體也作為 該橫向齊納二極體的陽極，經由一隔離金屬接觸連接該半導體基 板0 !7 1360229 1〇1年1月10日修正替換頁 17.-_整合電磁干擾（EMD濾波器的暫態電壓 保護一電子裝置的方法，包括： 藉由連接至少-齊納二極體並聯複數電容器於一輸入端及一接地 端之間’整合-暫態電壓抑制電路與一 _濾波器，當在該輸 入端與該接地端施加相反電壓，安排一在該輸入端與該接地端間 的總電容值大致具-蚊值，其巾合騎態電齡卩制電路與 邊EMU慮波器的步驟包括整合―對稱EM|濾波器，藉由連接至 該輸入端的電容數目與連接至該接地端的電容數目相等。 種用整合電磁干擾⑽丨）濾波器的暫態電壓抑制（TVS)電路 保S蒦一電子裝置的方法，包括： 错ΐίίί至ir著納二極體並聯複數電容器於一輸入端及一接地 而之間’ i & 一暫態電壓抑制電路與一 EMI濾波器，當在該輸 施加相反電壓’安排一在該輸入端與該接地端間 具一固定值’其中該整合該暫態電廢抑制電路與 = 濾、波器的步驟更包括當複數淺層溝渠 19 料’形成該複數電容於-半導體二上 抑希項所述之用整合電磁干擾渡波器的暫態電廢 _ 子裝置財法，其巾該整合該暫態抑制電路 上，當複雜層縣财於料 連接開設於咳丰導㈣广士 基底t且填有一介電材料，及 入端與接地端的功的等量淺層溝渠，以作為電容連接至輪 路。 此口此形成一對稱ΕΜ丨濾波器連接該TVS電 2=:圍^r合電磁干擾_的暫咖 -摻雜區以連接該輸:端：成—第 接該接地端，該第—與第
y成深隔離溝渠。 ___ .如申請專利範圍第18項 八 抑制電路保谁-罢=土 :D _干擾濾波器的暫態電壓 複數電又二置的方法’其中該連接齊納二極體並聯複數 〜:更包括形成—第二導電類型之―第一摻雜區與 極體於該第二:-第—導電麵之—半導體基底中，構成兩齊納二 渠，其埴摻雜區及辭導體基底間，以及開設複數溝 區，更連接^第^料/以形成複數接面電容在該第-與第二摻雜 22·如申請專利二〜弟—摻雜區分別至該輪入端與該接地端。 抑制電路伴項所述之用整合電磁干擾濾、波器的暫態電壓 = ί驟Γ裝置的方法，其中於該第—與該第二摻雜區開 開設等量，“更包括在辨導體基底的該第-與第二摻雜區 總電容i大致Ξ持輪入端與該接地端施加逆向偏壓時， 23·==利範圍第18項所述之用整 第三_區與—=置雜 中，構成一兹二雜 弟一導電類型之一半導體基底 雜&及1丰内一極體與—第四齊納二極體於該第三、苐四摻 3= ίΐ間’以及開設複數溝渠，其填有二介電材料， #雜巴八別至面二谷在s亥第三與第四摻雜區’更連接該第三與第四 杉甚刀別至—輸出端與該接地端。 2===^用整合電_波_態- 設該等溝渠步驟中如括^;其中於該第該第畴雜區開 ργπ_莖旦半導體基底的έ亥弟二與第四摻雜區 二二二^、’错此當在該輪出端與該接地端施加逆向偏壓時， ~電4值大致保持一固定值。 19 1360229 礞 十一、圖式： (年ί月/ 0日修(藏).;B +丨
1360229sal滅 αζο I-^-1-^-1 4! JdoHl·-^-§o 二 \A/\/v 一 ：卜 αοοτ- ο 1360229
Bus ^ 21 OIOOCo 1360229 (练*^) 哟碟^^.SAlh^^il鲮铝
Ο 0.CO 0.CVI 0·Ι
Q. 0·9 丽αι浓 1360229 δ 二.s St 200819、§xz-、on 102 / sa\ it 5S\/ \ i s【 I
ii β ms 1360229
Cvl Ο 1360229
丽寸派 1360229 « * Sd3—s°d-*1 ^ecrwod-f— sdesod:·- ¥015; ♦!
00‘s s-8> 8.Λ 0°·ε s-00^ 05-oow os.o SO 00.0» 00¾ 0·§ °se οοοε 00- 00- OS l oi 00*° 00.0
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/820,072 US7795987B2 (en) | 2007-06-16 | 2007-06-16 | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200913283A TW200913283A (en) | 2009-03-16 |
| TWI360229B true TWI360229B (en) | 2012-03-11 |
Family
ID=40132062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097115270A TWI360229B (en) | 2007-06-16 | 2008-04-25 | Methods of achieving linear capacitance in symmetr |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7795987B2 (zh) |
| CN (1) | CN101617382B (zh) |
| TW (1) | TWI360229B (zh) |
| WO (1) | WO2008156766A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795987B2 (en) * | 2007-06-16 | 2010-09-14 | Alpha & Omega Semiconductor, Ltd. | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS |
| US7812367B2 (en) * | 2008-10-15 | 2010-10-12 | Semiconductor Components Industries, Llc | Two terminal low capacitance multi-channel ESD device |
| US10205017B2 (en) * | 2009-06-17 | 2019-02-12 | Alpha And Omega Semiconductor Incorporated | Bottom source NMOS triggered Zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) |
| US8558276B2 (en) * | 2009-06-17 | 2013-10-15 | Alpha And Omega Semiconductor, Inc. | Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) |
| FR2994335A1 (fr) | 2012-08-01 | 2014-02-07 | St Microelectronics Tours Sas | Dispositif de protection d'un circuit integre contre des surtensions |
| JP2014175324A (ja) * | 2013-03-06 | 2014-09-22 | Panasonic Corp | 低容量半導体装置 |
| JP5575309B1 (ja) * | 2013-08-05 | 2014-08-20 | 有限会社 ナプラ | 集積回路装置 |
| TWI545882B (zh) * | 2015-03-20 | 2016-08-11 | 漢磊科技股份有限公司 | 二晶片整合橋式整流器 |
| JP6743026B2 (ja) * | 2015-08-26 | 2020-08-19 | 三菱電機株式会社 | 半導体素子 |
| US10388781B2 (en) | 2016-05-20 | 2019-08-20 | Alpha And Omega Semiconductor Incorporated | Device structure having inter-digitated back to back MOSFETs |
| CN106206574A (zh) * | 2016-07-27 | 2016-12-07 | 电子科技大学 | 三端自带防护功能的垂直型恒流器件及其制造方法 |
| US10510741B2 (en) * | 2016-10-06 | 2019-12-17 | Semtech Corporation | Transient voltage suppression diodes with reduced harmonics, and methods of making and using |
| CN108242802A (zh) * | 2016-12-23 | 2018-07-03 | 华为技术有限公司 | 接口防护电路及设备接口 |
| US10211199B2 (en) | 2017-03-31 | 2019-02-19 | Alpha And Omega Semiconductor (Cayman) Ltd. | High surge transient voltage suppressor |
| US10062682B1 (en) | 2017-05-25 | 2018-08-28 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance bidirectional transient voltage suppressor |
| US10157904B2 (en) | 2017-03-31 | 2018-12-18 | Alpha And Omega Semiconductor (Cayman) Ltd. | High surge bi-directional transient voltage suppressor |
| US10141300B1 (en) | 2017-10-19 | 2018-11-27 | Alpha And Omega Semiconductor (Cayman) Ltd. | Low capacitance transient voltage suppressor |
| WO2020117679A1 (en) | 2018-12-03 | 2020-06-11 | Macom Technology Solutions Holdings, Inc. | Pin diodes with multi-thickness intrinsic regions |
| EP3925002A1 (en) * | 2019-02-12 | 2021-12-22 | MACOM Technology Solutions Holdings, Inc. | Monolithic multi-i region diode limiters |
| DE102019127871A1 (de) * | 2019-10-16 | 2021-04-22 | Semikron Elektronik Gmbh & Co. Kg | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
| CN113097182B (zh) * | 2020-01-08 | 2022-04-12 | 长鑫存储技术有限公司 | 半导体封装结构 |
| EP3858426A1 (en) * | 2020-01-28 | 2021-08-04 | Murata Manufacturing Co., Ltd. | Biological-electrode protection modules and their fabrication methods |
| US12087759B2 (en) | 2021-06-30 | 2024-09-10 | Alpha And Omega Semiconductor International Lp | Low capacitance two channel and multi-channel TVS with effective inter-connection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4342013A (en) * | 1980-08-25 | 1982-07-27 | Pilgrim Electric Co. | Bidirectional power line filter |
| US5780905A (en) * | 1996-12-17 | 1998-07-14 | Texas Instruments Incorporated | Asymmetrical, bidirectional triggering ESD structure |
| US6953980B2 (en) * | 2002-06-11 | 2005-10-11 | Semiconductor Components Industries, Llc | Semiconductor filter circuit and method |
| US7795987B2 (en) * | 2007-06-16 | 2010-09-14 | Alpha & Omega Semiconductor, Ltd. | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS |
-
2007
- 2007-06-16 US US11/820,072 patent/US7795987B2/en active Active
-
2008
- 2008-04-25 TW TW097115270A patent/TWI360229B/zh active
- 2008-06-16 CN CN200880005018.3A patent/CN101617382B/zh active Active
- 2008-06-16 WO PCT/US2008/007556 patent/WO2008156766A1/en active Application Filing
-
2010
- 2010-09-07 US US12/807,484 patent/US8258890B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008156766A1 (en) | 2008-12-24 |
| US7795987B2 (en) | 2010-09-14 |
| TW200913283A (en) | 2009-03-16 |
| US8258890B2 (en) | 2012-09-04 |
| US20100328830A1 (en) | 2010-12-30 |
| CN101617382B (zh) | 2013-06-26 |
| US20080310066A1 (en) | 2008-12-18 |
| CN101617382A (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI360229B (en) | Methods of achieving linear capacitance in symmetr | |
| US7863995B2 (en) | Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS | |
| US6455858B1 (en) | Semiconductor radiation detector | |
| US20120199874A1 (en) | Apparatus and method for transient electrical overstress protection | |
| EP1351304A2 (en) | Integrated circuit capacitors | |
| CN100444386C (zh) | 半导体基底上的防护环系统 | |
| US7368760B2 (en) | Low parasitic capacitance Schottky diode | |
| KR19990030302A (ko) | 정전 방전으로부터 보호하기 위한 구조물을 가진 집적 반도체회로 | |
| TWI379419B (en) | Methods of achieving linear capacitance in symmetrical and asymmetrical emi filters with tvs | |
| KR101414777B1 (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
| WO2011156233A1 (en) | Apparatus and method for integrated circuit protection | |
| TWI585956B (zh) | 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 | |
| CN109983587A (zh) | 抗辐射高速光电二极管器件 | |
| EP1039545A2 (en) | Semiconductor device | |
| US5982011A (en) | Photodiode structure augmented with active area photosensitive regions | |
| US8120078B2 (en) | Photodiode structure | |
| US6512663B1 (en) | Electrostatic protection device and electrostatic protection circuit | |
| CN111540804A (zh) | 半导体装置和光电探测系统 | |
| CN217182173U (zh) | 集成电路 | |
| CN113629052B (zh) | 触发电压可调的esd保护结构及其制备方法 | |
| EP1020907B1 (en) | Periphery barrier structure for integrated circuits | |
| US6576977B1 (en) | Low cost bias technique for dual plate integrated capacitors | |
| US20070085143A1 (en) | Semiconductor structure for draining an overvoltage pulse, and method for manufacturing same | |
| JP2001036006A (ja) | 半導体集積回路の入出力保護装置 | |
| JPS63274177A (ja) | 半導体装置の保護回路 |