DE102019127871A1 - Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102019127871A1
DE102019127871A1 DE102019127871.6A DE102019127871A DE102019127871A1 DE 102019127871 A1 DE102019127871 A1 DE 102019127871A1 DE 102019127871 A DE102019127871 A DE 102019127871A DE 102019127871 A1 DE102019127871 A1 DE 102019127871A1
Authority
DE
Germany
Prior art keywords
semiconductor
zone
semiconductor body
main side
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019127871.6A
Other languages
English (en)
Inventor
Sven Berberich
Bernhard König
Wolfgang-Michael Schulz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102019127871.6A priority Critical patent/DE102019127871A1/de
Priority to CN202011096535.5A priority patent/CN112670271A/zh
Publication of DE102019127871A1 publication Critical patent/DE102019127871A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine zweite Halbleiterkörperhauptseite und einen Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone aufweist, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt, wobei der Halbleiterkörper eine, in einem Innenbereich des Halbleiterkörpers, auf der ersten Halbleiterzone angeordnete und sich nicht bis zum Halbleiterkörperrand erstreckende, zweite Halbleiterzone aufweist, wobei der Halbleiterkörper eine in der zweiten Halbleiterzone angeordnete dritte Halbleiterzone aufweist,mit einem auf der zweite Halbleiterkörperhauptseite angeordneten ersten Isolationsschichtbereich, mit einer auf dem ersten Isolationsschichtbereich angeordneten Widerstandsleiterbahn, mit einer mit der dritten Halbleiterzone und der Widerstandsleiterbahn elektrisch leitend kontaktierten ersten Metallisierung, mit einer mit der Widerstandsleiterbahn elektrisch leitend kontaktierten und mittels des ersten Isolationsschichtbereichs von der zweite Halbleiterkörperhauptseite elektrisch isoliert angeordneten zweiten Metallisierung und mit einer mit der ersten Halbleiterzone elektrisch leitend kontaktierten dritten Metallisierung. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung des Halbleiterbauelements.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und Verfahren zur Herstellung eines diesbezüglichen Halbleiterbauelements.
  • Auf dem technischen Gebiet der Leistungselektronik werden zum Erzeugen von elektrischen Strömen und Spannungen Leistungshalbleiterschalter eingesetzt. Der Steueranschluss des jeweiligen Leistungshalbleiterschalters wird dabei von einem Treiber, der eine Ansteuerspannung zur Ansteuerung des Leistungshalbleiterschalters erzeugt, angesteuert. Zwischen Treiber und Steueranschluss des Leistungshalbleiterschalters wir techniküblich ein elektrischer Widerstand geschalten. Weiterhin wird techniküblich zum Schutz des Steueranschlusses des Leistungshalbleiterschalters vor Überspannungen zwischen dem Steueranschluss des Leistungshalbleiterschalters und einem Lastanschluss des Leistungshalbleiterschalters eine bidirektionale Suppressordiode elektrisch geschaltet. In 5 ist, soweit dies rein das elektrische Schaltbild betrifft, eine solche Anordnung mit einem Leistungshalbleiterschalter T, einem Treiber 40, einem Widerstand R und einer bidirektionalen Suppressordiode SD dargestellt.
  • Aus der EP 2 413 354 A1 ist bekannt den Widerstand R und die Suppressordiode SD in ein gemeinsames Halbleiterbauelement integriert auszubilden. Nachteilig dabei ist, dass das Halbleiterbauelement nur eine geringe Spannungsfestigkeit aufweist, da bedingt durch bis an den Halbleiterkörperrand reichenden pn-Übergänge am Halbleiterkörperrand des Halbleiterkörpers des Halbleiterbauelements hohe elektrische Feldstärken auftreten können, die zu elektrischen Überschlägen bzw. zu einem undefinierten elektrischen Verhalten der im Halbleiterkörper monolithisch integrierten Suppressordiode führen können.
  • Es ist Aufgabe der Erfindung ein Halbleiterbauelement mit einem elektrischen Widerstand und mit einer in einem Halbleiterkörper des Halbleiterbauelements integriert ausgebildeten bidirektionalen Suppressordiode zu schaffen, wobei am Halbleiterkörperrand des Halbleiterkörpers keine hohen elektrischen Feldstärken auftreten.
  • Diese Aufgabe wird gelöst durch ein Halbleiterbauelement mit einem Halbleiterkörper, der eine in einer ersten Ebene verlaufende erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete in einer zweiten Ebene verlaufende zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone eines ersten Leitungstyps aufweist, wobei eine Außenfläche der ersten Halbleiterzone die erste Halbleiterkörperhauptseite ausbildet, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt und eine zweite Außenfläche der ersten Halbleiterzone den Halbleiterkörperrand ausbildet, wobei der Halbleiterkörper eine, in einem Innenbereich des Halbleiterkörpers, auf der ersten Halbleiterzone angeordnete und sich nicht bis zum Halbleiterkörperrand erstreckende, zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine in der zweiten Halbleiterzone angeordnete dritte Halbleiterzone des ersten Leitungstyps aufweist, wobei die zweite Ebene parallel zur ersten Ebene verläuft,
    mit einem auf der zweite Halbleiterkörperhauptseite angeordneten elektrisch nicht leitenden ersten Isolationsschichtbereich, mit einer auf dem ersten Isolationsschichtbereich angeordneten Widerstandsleiterbahn, mit einer mit der dritten Halbleiterzone und der Widerstandsleiterbahn elektrisch leitend kontaktierten ersten Metallisierung, mit einer mit der Widerstandsleiterbahn elektrisch leitend kontaktierten und mittels des ersten Isolationsschichtbereichs von der zweite Halbleiterkörperhauptseite elektrisch isoliert angeordneten zweiten Metallisierung und mit einer mit der ersten Halbleiterzone elektrisch leitend kontaktierten dritten Metallisierung.
  • Weiterhin wir diese Aufgabe gelöst durch ein Verfahren zur Herstellung des erfindungsgemäßen Halbleiterbauelements, wobei dabei die Herstellung des Halbleiterkörpers des Halbleiterbauelements mit folgenden Verfahrensschritten erfolgt:
    1. a) Bereitstellen eines Halbleitergrundkörpers, der den ersten Leitungstyp aufweist,
    2. b) Aufbringen einer epitatischen Schicht, die den zweiten Leitungstyp aufweist, auf dem Halbleitergrundkörper mittels Epitaxie,
    3. c) Ausbilden der zweiten und dritten Halbleiterzone und eines in dem Halbleiterkörperrandbereich angeordneten Teils der ersten Halbleiterzone in der epitatischen Schicht mittels Diffusion.
  • Vorteilhafte Ausbildungen des Verfahrens ergeben sich analog zu vorteilhaften Ausbildungen des Halbleiterbauelements.
  • Es erweist sich als vorteilhaft, wenn die zweite Halbleiterzone sich in einem in senkrechter Richtung zur Normalenrichtung der ersten Ebene zwischen der dritten Halbleiterzone und der ersten Halbleiterzone abgeordnetem Bereich der zweiten Halbleiterzone bis zur zweiten Halbleiterkörperhauptseite erstreckt.
  • Weiterhin erweist sich als vorteilhaft, wenn die erste Halbleiterzone eine Grundzone aufweist, deren Ausfläche die erste Halbleiterkörperhauptseite ausbildet, wobei die erste Halbleiterzone in dem Halbleiterkörperrandbereich eine auf der Grundzone angeordnete erste Teilzone und eine auf der ersten Teilzone angeordnete und sich bis zur zweiten Halbleiterkörperhauptseite erstrecke zweite Teilzone aufweist, wobei die erste Teilzone eine niedrigere Dotierungskonzentration aufweist als die Grundzone und die zweite Teilzone.
  • Weiterhin erweist sich als vorteilhaft, wenn die Widerstandsleiterbahn aus einem Metall oder aus einer Metalllegierung, insbesondere aus eine Nickel-Chrom-Legierung oder aus einer Tantal-Stickstoff-Legierung ausgebildet ist, da dann die Widerstandsleiterbahn mit nur geringfügiger Temperaturbelastung des Halbleiterkörpers herstellbar ist und somit die elektrischen Eigenschaften des elektrischen Widerstands und der Suppressordiode relativ unabhängig voneinander bei der Herstellung des Halbleiterbauelements realisierbar sind. Eine Nickel-Chrom-Legierung oder Tantal-Stickstoff-Legierung weist den Vorteil auf, dass der Temperaturkoeffizient ihres spezifischen elektrischen Widerstands klein ist.
  • Alternativ erweist sich als vorteilhaft, wenn die Widerstandsleiterbahn aus Polysilizium ausgebildet ist, da dann die Widerstandsleiterbahn einfach herstellbar ist.
  • Ferner erweist es sich als vorteilhaft, wenn an der zweiten Halbleiterkörperhauptseite auf der ersten Halbleiterzone ein elektrisch nicht leitender zweiter Isolationsschichtbereich angeordnet ist. Hierdurch ist an der zweiten Halbleiterkörperhauptseite die erste Halbleiterzone mit hoher Spannungsbelastbarkeit nach Außen elektrisch isoliert.
  • Ferner erweist es sich als vorteilhaft, wenn auf der Widerstandsleiterbahn eine elektrisch nicht leitende Abdeckschicht angeordnet ist. Hierdurch ist die Widerstandsleiterbahn mit hoher Spannungsbelastbarkeit nach Außen elektrisch isoliert.
  • Weiterhin erweist sich als vorteilhaft, wenn das Halbleiterelement auf der Seite der zweiten Halbleiterkörperhauptseite eine Passivierungsschicht aufweist, die eine erste und eine zweite Öffnung aufweist, wobei in der ersten Öffnung ein Bereich der ersten Metallisierung angeordnet ist und in der zweiten Öffnung ein Bereich der zweiten Metallisierung angeordnet ist. Die Passivierungsschicht schützt das Halbleiterelement vor schädlichen Umwelteinflüssen.
  • Weiterhin erweist sich als vorteilhaft, wenn die erste Metallisierung um eine virtuelle Mittelpunktachse des Halbleiterelements umlaufend, insbesondere geschlossen umlaufend, ausgebildet ist. Hierdurch wird ein durch den Halbleiterkörper fließender, bezüglich der virtuellen Mittelpunktachse des Halbleiterelements symmetrischer, Stromfluss erzielt.
  • Weiterhin erweist sich eine Halbleiterbauelementanordnung mit einem erfindungsgemäßen Halbleiterbauelement und mit einem Leistungshalbleiterschalter, wobei die erste Metallisierung mit einem Steueranschluss des Leistungshalbleiterschalters elektrisch leitend verbunden ist und die dritte Metallisierung mit einem ersten Laststromanschluss des Leistungshalbleiterschalters elektrisch leitend verbunden ist, als vorteilhaft.
  • Es sei an dieser Stelle allgemein angemerkt, dass vorzugsweise, wie beim Ausführungsbeispiel, die Halbleiterzonen des ersten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet sind (n-Leitungstyp) und die Halbleiterzonen des zweiten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet sind (p-Leitungstyp). Alternativ können die Halbleiterzonen des ersten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet (p-Leitungstyp) sein und die Halbleiterzonen des zweiten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet (n-Leitungstyp) sein.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigen:
    • 1 eine Schnittansicht eines erfindungsgemäßen Halbleiterbauelements,
    • 2 eine Draufsicht von oben auf das in 1 dargestellten erfindungsgemäße Halbleiterbauelement, wobei eine Abdeckschicht und eine Passivierungsschicht des Halbleiterbauelements nicht dargestellt sind.
    • 3 ein in einem Innenbereich des Halbleiterkörpers durch eine erste, zweite und dritte Halbleiterzone eines Halbleiterkörpers des erfindungsgemäßen Halbleiterbauelements hindurchverlaufender Dotierungskonzentrationsverlauf,
    • 4 ein in einem Halbleiterkörperrandbereich des Halbleiterkörpers durch die erste Halbleiterzone des Halbleiterkörpers des erfindungsgemäßen Halbleiterbauelements hindurchverlaufender Dotierungskonzentrationsverlauf und
    • 5 ein Treiber und eine Halbleiterbauelementanordnung mit einem erfindungsgemäßen Halbleiterbauelement und einem Leistungshalbleiterschalter.
  • Gleiche Elemente sind in den Figuren mit gleichen Bezugszeichen bezeichnet.
  • Es sei angemerkt, dass es sich bei den Figuren um schematisierte Darstellungen handelt und in 2 eine Abdeckschicht 16 und eine Passivierungsschicht 20 des Halbleiterbauelements 2 nicht dargestellt sind.
  • In 1 ist eine Schnittansicht einer Ausbildung eines erfindungsgemäßen Halbleiterbauelements 1 und in 2 ist eine Draufsicht von oben auf das Halbleiterbauelements 1 dargestellt. Der in 1 dargestellte Schnitt verläuft entlang der in 2 dargestellten Schnittebene A.
  • Das erfindungsgemäße Halbleiterbauelement 1 weist einen Halbleiterkörper 2 auf, der eine in einer ersten Ebene E1 verlaufende erste Halbleiterkörperhauptseite 3, eine der ersten Halbleiterkörperhauptseite 3 gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite 4 und einen um den Halbleiterkörper 2 umlaufenden, die erste und zweite Halbleiterkörperhauptseite 3 und 4 verbindenden Halbleiterkörperrand 28 aufweist. Die erste Halbleiterkörperhauptseite 3 ist somit eben ausgebildet.
  • Der Halbleiterkörper 2 weist eine erste Halbleiterzone 5 eines ersten Leitungstyps auf, wobei eine erste Außenfläche 10 der ersten Halbleiterzone 5 die erste Halbleiterkörperhauptseite 3 ausbildet. Die erste Halbleiterzone 5 erstreckt sich in einem Halbleiterkörperrandbereich 25 bis zur zweiten Halbleiterkörperhauptseite 4. Eine zweite Außenfläche 30 der ersten Halbleiterzone 5 bildet den Halbleiterkörperrand 28 aus.
  • Die erste Halbleiterzone 5 weist im Rahmen des Ausführungsbeispiels eine Grundzone 5a auf, deren Ausfläche 10 die erste Halbleiterkörperhauptseite 3 ausbildet. Die erste Halbleiterzone 5 weist in dem Halbleiterkörperrandbereich 25 eine auf der Grundzone 5a angeordnete erste Teilzone 5b und eine auf der ersten Teilzone 5b angeordnete und sich bis zur zweiten Halbleiterkörperhauptseite 4 erstrecke zweite Teilzone 5c auf, wobei die erste Teilzone 5b eine niedrigere Dotierungskonzentration aufweist als die Grundzone 5a und die zweite Teilzone 5c.
  • Der Halbleiterkörper 2 weist eine, in einem Innenbereich IB des Halbleiterkörpers 2, auf der ersten Halbleiterzone 5 angeordnete und sich nicht bis zum Halbleiterkörperrand 28 erstreckende, zweite Halbleiterzone 6 eines zweiten Leitungstyps auf. Der Halbleiterkörper 2 weist weiterhin eine in der zweiten Halbleiterzone 6 angeordnete dritte Halbleiterzone 7 des ersten Leitungstyps auf. Die dritte Halbleiterzone 7 bildet eine in der zweiten Halbleiterzone 6 angeordnete Wanne aus. Die zweite Ebene E2 verläuft parallel zur ersten Ebene E1.
  • Eine ebene Außenfläche 32 der dritten Halbleiterzone 7 bildet einen Bereich der zweiten Halbleiterkörperhauptseite 4 aus. Eine ebene Außenfläche 33 der ersten Halbleiterzone 5 bildet einen Bereich der zweiten Halbleiterkörperhauptseite 4 aus.
  • Der Halbleiterkörperrand 28 verläuft von der zweiten Halbleiterkörperhauptseite 4 zur ersten Halbleiterkörperhauptseite 3 in Normalenrichtung N der ersten Ebene E1.
  • Die zweite Halbleiterzone 6 erstreckt sich vorzugsweise in einem in senkrechter Richtung zur Normalenrichtung N der ersten Ebene E1 zwischen der dritten Halbleiterzone 7 und der ersten Halbleiterzone 5 abgeordnetem Bereich 15 der zweiten Halbleiterzone 6 bis zur zweiten Halbleiterkörperhauptseite 4. Der Bereich 15 der zweiten Halbleiterzone 6 ist um einen virtuelle Mittenachse M des Halbleiterkörpers 2 geschlossen umlaufend ausgebildet. Eine ebene Außenfläche 34 der zweiten Halbleiterzone 6 bildet einen Bereich der zweiten Halbleiterkörperhauptseite 4 aus.
  • Das Halbleiterbauelement 1 weist weiterhin einen auf der zweiten Halbleiterkörperhauptseite 4, insbesondere auf der dritten Halbleiterzone 7, angeordneten elektrisch nicht leitenden ersten Isolationsschichtbereich 8a und vorzugsweise einen an der zweiten Halbleiterkörperhauptseite 4 auf der ersten, Halbleiterzone 5 und insbesondere auf der zweiten und dritten Halbleiterzone 6 und 7 angeordneten elektrisch nicht leitenden zweiten Isolationsschichtbereich 8b auf. Der zweite Isolationsschichtbereich 8b ist vorzugsweise um einen virtuelle Mittenachse M des Halbleiterkörpers 2 geschlossen umlaufend ausgebildet. Der jeweilige Isolationsschichtbereich 8a bzw. 8b ist vorzugsweise aus Si3N4 oder aus Siliziumoxid ausgebildet.
  • Das Halbleiterbauelement 1 weist weiterhin eine auf dem ersten Isolationsschichtbereich 8a angeordnete Widerstandsleiterbahn 9 und eine mit der dritten Halbleiterzone 7 und der Widerstandsleiterbahn 9 elektrisch leitend kontaktierte erste Metallisierung 11 auf. Die erste Metallisierung 11 ist vorzugsweise um die virtuelle Mittelpunktachse M des Halbleiterelements 1 umlaufend, insbesondere geschlossen umlaufend, ausgebildet. Die Widerstandsleiterbahn 9 ist vorzugsweise aus einem Metall oder aus einer Metalllegierung, insbesondere aus einer Nickel-Chrom-Legierung oder aus einer Tantal-Stickstoff-Legierung ausgebildet. Alternativ kann die Widerstandsleiterbahn 9 aus Polysilizium ausgebildet sein.
  • Das Halbleiterbauelement 1 weist weiterhin eine mit der Widerstandsleiterbahn 9 elektrisch leitend kontaktierte und mittels des ersten Isolationsschichtbereichs 8a von der zweite Halbleiterkörperhauptseite 4 elektrisch isoliert angeordnete zweite Metallisierung 12 auf. Die zweite Metallisierung 12 ist ausschließlich mit der Widerstandsleiterbahn 9 elektrisch leitend kontaktiert.
  • Das Halbleiterbauelement 1 weist weiterhin eine mit der ersten Halbleiterzone 5 elektrisch leitend kontaktierte dritte Metallisierung 13 auf. Die dritte Metallisierung 13 ist auf der ersten Halbleiterkörperhauptseite 3 bzw. auf der ersten Außenfläche 10 der ersten Halbleiterzone 5 angeordnet.
  • Die erste, zweite und dritte Metallisierung 11, 12 und 13 dienen als elektrische Anschlusselemente zum elektrischen Anschluss des Halbleiterbauelements 1.
  • Der Halbleiterkörper 2 bildet, wie in 5 dargestellt, eine zwischen der ersten und dritten Metallisierung 11 und 13 elektrisch angeordnete bidirektionale Suppressordiode SD aus. Die Suppressordiode SD ist im Halbleiterkörper 2 monolithisch integriert ausgebildet. Die Widerstandsleiterbahn 9 bildet einen zwischen der ersten und zweiten Metallisierung 11 und 12 elektrisch angeordneten elektrischen Widerstand R aus.
  • Der Halbleiterkörper 2 weist einen pn-Übergang 14 von zweiter Halbleiterzone 6 zur dritten Halbleiterzone 7 und einen weiteren pn-Übergang 17 von der zweiten Halbleiterzone 6 zur ersten Halbleiterzone 5 auf, wobei der pn-Übergang 14 und der weitere pn-Übergang 17 nicht bis zum Halbleiterkörperrand 28 verlaufen. Der weitere pn-Übergang 17 verläuft in senkrechter Richtung zur Normalenrichtung N der ersten Ebene E1 bis zur ersten Halbleiterzone 5. Der pn-Übergang 14 weist vorzugsweise einen, einen gekrümmten Verlauf aufweisenden, Abschnitt 14a auf.
  • Bei der Erfindung treten im Betrieb des Halbleiterbauelement 1, dadurch, dass der pn-Übergang 14 und der weitere pn-Übergang 17 nicht bis zum Halbleiterkörperrand 28 verlaufen, am Halbleiterkörperrand 28 des Halbleiterkörpers 1 keine hohen elektrischen Feldstärken auf.
  • Auf der Widerstandsleiterbahn 9 ist vorzugsweise eine elektrisch nicht leitende Abdeckschicht 16 angeordnet. Die Abdeckschicht 16 kann z.B. als Siliziumoxidschicht oder Si3N4-Schicht ausgebildet sein.
  • Das Halbleiterbauelement 1 weist weiterhin auf der Seite 18 der zweiten Halbleiterkörperhauptseite 4 eine Passivierungsschicht 20 auf, die eine erste und eine zweite Öffnung 20a und 20b aufweist, wobei in der ersten Öffnung 20a ein Bereich der ersten Metallisierung 11 angeordnet ist und in der zweiten Öffnung 20b ein Bereich der zweiten Metallisierung 12 angeordnet ist. Die Passivierungsschicht 20 ist im Rahmen des Ausführungsbeispiels auf dem ersten und zweiten Isolationsschichtbereich 8a und 8b und auf der Abdeckschicht 16 angeordnet. Die Passivierungsschicht 20 kann z.B. als Polyimid-Schicht ausgebildet oder als Si3N4-Schicht ausgebildet sein.
  • In 3 ist beispielhaft ein im Innenbereich IB des Halbleiterkörpers 2 durch die erste, zweite und dritte Halbleiterzone 5, 6 und 7 des Halbleiterkörpers 2 hindurchverlaufender Dotierungskonzentrationsverlauf, ausgehend von der zweiten Halbkörperhauptseite 4, d.h. ausgehend von der zweiten Ebene E2, in Normalenrichtung N der ersten Ebene E1 in den Halbleiterkörpers 2 hinein verlaufend dargestellt. Der Verlaufsweg des Dotierungskonzentrationsverlaufs ist in 1 mit einem Pfeil X bezeichnet, wobei in 3 die Tiefe mit x bezeichnet ist. Ein solcher Dotierungskonzentrationsverlauf wird fachspezifisch auch als Dotierungsprofil bezeichnet. Die Oberflächendotierungskonzentration der dritten Halbleiterzone 7 an der zweiten Halbleiterkörperhauptseite 4 beträgt vorzugsweise 1×1017cm-3 bis 1×1019cm-3, insbesondere 1,2×1018cm-3 bis 1,8×1018cm-3. Die Tiefe a des Übergangs von dritter Halbleiterzone 7 zur zweiten Halbleiterzone 6, d.h. des pn-Übergangs 14 beträgt vorzugsweise 0,7µm bis 15µm, insbesondere 1,4µm bis 3,5µm. Die Dotierungskonzentration der zweiten Halbleiterzone 6 beträgt vorzugsweise 1×1015cm-3 bis 1×1017cm-3, insbesondere 0,7×1016cm-3 bis 1,7×1016cm-3. Die Tiefe b des Übergangs von zweiter Halbleiterzone 6 zur ersten Halbleiterzone 5, d.h. des weiteren pn-Übergangs 17 beträgt vorzugsweise 1,8µm bis 55µm, insbesondere 4µm bis 5µm. Die Dotierungskonzentration der ersten Halbleiterzone 5 beträgt vorzugsweise 5×1017cm-3 bis 5×1019cm-3, insbesondere 1×1018cm-3 bis 2×1018cm-3. Die Dicke der Grundzone 5a der ersten Halbleiterzone 5 beträgt im Innenbereich IB des Halbleiterkörpers 2 vorzugsweise 80µm bis 300µm, insbesondere 150µm bis 250µm. Die Durchbruchspannung Ud der Suppressordiode SD (siehe 5) beträgt in Vorwärtsrichtung vorzugsweise 14V bis 21V, insbesondere 16V bis 20V. Die Durchbruchspannung Ud der Suppressordiode SD beträgt in Rückwärtsrichtung vorzugsweise -5V bis -20V, insbesondere -10V bis -15V.
  • In 4 ist beispielhaft ein in dem Halbleiterkörperrandbereich 25 des Halbleiterkörpers 2 durch die erste Halbleiterzone 5 hindurchverlaufender Dotierungskonzentrationsverlauf, ausgehend von der zweiten Halbkörperhauptseite 3, d.h. ausgehend von der zweiten Ebene E2, in Normalenrichtung N der ersten Ebene E1 in den Halbleiterkörpers 2 hinein verlaufend dargestellt. Der Verlaufsweg des Dotierungskonzentrationsverlaufs ist in 1 mit einem Pfeil Y bezeichnet, wobei in 4 die Tiefe mit y bezeichnet ist. Die Oberflächendotierungskonzentration der ersten Halbleiterzone 5 an der zweiten Halbleiterkörperhauptseite 4 bzw. die Oberflächendotierungskonzentration der zweiten Teilzone 5c an der zweiten Halbleiterkörperhauptseite 4 beträgt vorzugsweise 1×1017cm-3 bis 1×1019cm-3, insbesondere 2×1018cm-3 bis 6×1018cm-3. Die Tiefe a' des Übergangs von zweiter Teilzone 5c zur ersten Teilzone 5b beträgt vorzugsweise 0,7µm bis 15µm, insbesondere 1,4µm bis 3,5µm und stimmt vorzugsweise mit der Tiefe a überein. Die Tiefe b' des Übergangs von ersten Teilzone 5b zur Grundzone 5a beträgt vorzugsweise 1,8µm bis 57µm, insbesondere 4µm bis 7µm. Die Tiefe b' kann einen geringfügig größeren Wert aufweisen als die Tiefe b, was in 1 nicht dargestellt ist. Die Dotierungskonzentration in der Tiefe b' beträgt vorzugsweise 1×1016cm-3 bis 1×1018cm-3, insbesondere 5×1016cm-3 bis 9×1016cm-3.
  • Es sei angemerkt, dass es sich bei den oben angegebenen Werten bzw. Wertebereichen um beispielhafte Werte bzw. Wertebereiche handelt, die stark z.B. von der gewünschten Durchbruchspannung der Suppressordiode SD in Vorwärts- und Rückwertsrichtung und den gewünschten Eigenschaften der Suppressordiode SD abhängen, so dass auch erhebliche Abweichungen von den oben genannten Wertebereichen möglich sind.
  • Das Halbleitermaterial des Halbleiterkörpers 2 kann z.B. aus Silizium, Siliziumkarbid, AlGaAs, AlGaInP oder AlGaN ausgebildet sein.
  • Die Herstellung des Halbleiterkörpers 2 des Halbleiterbauelements 1 erfolgt vorzugsweise mit folgenden Verfahrensschritten.
  • In einem ersten Verfahrensschritt a) erfolgt ein Bereitstellen eines Halbleitergrundkörpers 31, der den ersten Leitungstyp aufweist. Der Halbleitergrundkörpers 31 reicht von der ersten Halbleiterkörperhauptseite 3 bis zu der in den 1 bis 3 strickpunktiert dargestellten Tiefe c. Der Halbleitergrundkörper 31 weist beim Ausführungsbeispiel eine n-Dotierung auf und kann mit zum Halbleitergrundkörper 31 passenden Dotanten, wie z.B. Arsen oder Phosphor, dotiert sein.
  • In einem nachfolgenden Verfahrensschritt b) erfolgt ein Aufbringen einer epitatischen Schicht S, die den zweiten Leitungstyp aufweist, auf den Halbleitergrundkörper 31 mittels Epitaxie. Die epitatische Schicht S reicht von der Tiefe c bis zur zweiten Halbleiterkörperhauptseite 4. Das Halbleitermaterial der epitatischen Schicht S kann z.B. aus Silizium, Siliziumkarbid, AlGaAs, AIGalnP oder AlGaN ausgebildet sein. Die epitatische Schicht S weist beim Ausführungsbeispiel eine p-Dotierung auf. Die Dotierungskonzentration der epitatischen Schicht S ist deutlich niedriger als die Dotierungskonzentration des Halbleitergrundkörper 31. Die epitatische Schicht S kann mit zum Halbleitergrundkörper 31 passenden Dotanten, wie z.B. Bor, Aluminium oder Gallium, dotiert sein.
  • In einem nachfolgenden Verfahrensschritt c) erfolgt ein Ausbilden der zweiten und dritten Halbleiterzone 6 und 7 und eines in dem Halbleiterkörperrandbereich 25 angeordneten Teils 5b und 5c der ersten Halbleiterzone 5 in der epitatischen Schicht S mittels Diffusion. Die beim Ausführungsbeispiel n-dotierte dritte Halbleiterunterzone 7 und der in dem Halbleiterkörperrandbereich 25 angeordnete Teil 5b und 5c der ersten Halbleiterzone 5 kann z.B. durch Diffusion von Arsen oder Phosphor in die beim Ausführungsbeispiel p-dotierte epitatische Schicht S des Halbleiterkörpers 2 ausgebildet werden. Die zwischen der Tiefe c und b angeordnete obere Schicht der ersten Halbleiterzone 5 bildet sich dadurch aus, dass ein Teil der Dotanten des Halbleitergrundkörpers 31 in die untere Schicht der epitatischen Schicht S diffundieren, so dass diese untere Schicht der epitatischen Schicht S eine n-Dotierung aufweist und die obere Schicht der ersten Halbleiterzone 5 ausbildet.
  • In 5 ist beispielhaft ein Treiber 40 und eine Halbleiterbauelementanordnung 18 dargestellt. Die Halbleiterbauelementanordnung 18 weist das erfindungsgemäße Halbleiterbauelement 1 und einen Leistungshalbleiterschalter T auf, wobei die erste Metallisierung 11 mit einem Steueranschluss G des Leistungshalbleiterschalters T elektrisch leitend verbunden ist und die dritte Metallisierung 13 mit einem ersten Laststromanschluss E des Leistungshalbleiterschalters T elektrisch leitend verbunden ist. Der Leistungshalbleiterschalters T ist beim Ausführungsbeispiel als IGBT ausgebildet, wobei der Steueranschluss G in Form des Gateanschlusses des IGBT und der erste Laststromanschluss E in Form des Gateanschlusses des IGBT vorliegt. Der IGBT weist weiterhin einen Kollektoranschluss C auf. Der Steueranschluss G des des Leistungshalbleiterschalters wird von dem Treiber 40, der eine Ansteuerspannung Ua zur Ansteuerung des Leistungshalbleiterschalters T erzeugt, angesteuert. Der Treiber 40 ist mit der zweiten und dritten Metallisierung 12 und 13 elektrisch leitet verbunden, wobei die Ansteuerspannung Ua zwischen der zweiten und dritten Metallisierung 12 und 13 anliegt.
  • Es sei an dieser Stelle angemerkt, dass bei der Erfindung selbstverständlich Merkmale von verschiedenen Ausführungsbeispielen der Erfindung, sofern sich die Merkmale nicht gegenseitig ausschließen, beliebig miteinander kombiniert werden können, ohne den Rahmen der Erfindung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 2413354 A1 [0003]

Claims (11)

  1. Halbleiterbauelement mit einem Halbleiterkörper (2), der eine in einer ersten Ebene (E1) verlaufende erste Halbleiterkörperhauptseite (3), eine der ersten Halbleiterkörperhauptseite (3) gegenüberliegend angeordnete in einer zweiten Ebene (E2) verlaufende zweite Halbleiterkörperhauptseite (4) und einen um den Halbleiterkörper (2) umlaufenden, die erste und zweite Halbleiterkörperhauptseite (3,4) verbindenden Halbleiterkörperrand (28) aufweist, wobei der Halbleiterkörper (2) eine erste Halbleiterzone (5) eines ersten Leitungstyps aufweist, wobei eine Außenfläche (10) der ersten Halbleiterzone (5) die erste Halbleiterkörperhauptseite (3) ausbildet, wobei sich die erste Halbleiterzone (5) in einem Halbleiterkörperrandbereich (25) bis zur zweiten Halbleiterkörperhauptseite (4) erstreckt und eine zweite Außenfläche (30) der ersten Halbleiterzone (5) den Halbleiterkörperrand (28) ausbildet, wobei der Halbleiterkörper (2) eine, in einem Innenbereich (IB) des Halbleiterkörpers (2), auf der ersten Halbleiterzone (5) angeordnete und sich nicht bis zum Halbleiterkörperrand (28) erstreckende, zweite Halbleiterzone (6) eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper (2) eine in der zweiten Halbleiterzone (6) angeordnete dritte Halbleiterzone (7) des ersten Leitungstyps aufweist, wobei die zweite Ebene (E2) parallel zur ersten Ebene (E1) verläuft, mit einem auf der zweite Halbleiterkörperhauptseite (4) angeordneten elektrisch nicht leitenden ersten Isolationsschichtbereich (8a), mit einer auf dem ersten Isolationsschichtbereich (8a) angeordneten Widerstandsleiterbahn (9), mit einer mit der dritten Halbleiterzone (7) und der Widerstandsleiterbahn (9) elektrisch leitend kontaktierten ersten Metallisierung (11), mit einer mit der Widerstandsleiterbahn (9) elektrisch leitend kontaktierten und mittels des ersten Isolationsschichtbereichs (8a) von der zweite Halbleiterkörperhauptseite (4) elektrisch isoliert angeordneten zweiten Metallisierung (12) und mit einer mit der ersten Halbleiterzone (5) elektrisch leitend kontaktierten dritten Metallisierung (13).
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Halbleiterzone (6) sich in einem in senkrechter Richtung zur Normalenrichtung (N) der ersten Ebene (E1) zwischen der dritten Halbleiterzone (7) und der ersten Halbleiterzone (5) abgeordnetem Bereich (15) der zweiten Halbleiterzone (6) bis zur zweiten Halbleiterkörperhauptseite (4) erstreckt.
  3. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Halbleiterzone (5) eine Grundzone (5a) aufweist, deren Ausfläche (10) die erste Halbleiterkörperhauptseite (3) ausbildet, wobei die erste Halbleiterzone (5) in dem Halbleiterkörperrandbereich (25) eine auf der Grundzone (5a) angeordnete erste Teilzone (5b) und eine auf der ersten Teilzone (5b) angeordnete und sich bis zur zweiten Halbleiterkörperhauptseite (4) erstrecke zweite Teilzone (5c) aufweist, wobei die erste Teilzone (5b) eine niedrigere Dotierungskonzentration aufweist als die Grundzone (5a) und die zweite Teilzone (5c).
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Widerstandsleiterbahn (9) aus einem Metall oder aus einer Metalllegierung, insbesondere aus eine Nickel-Chrom-Legierung oder aus einer Tantal-Stickstoff-Legierung ausgebildet ist.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Widerstandsleiterbahn (9) aus Polysilizium ausgebildet ist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an der zweiten Halbleiterkörperhauptseite (4) auf der ersten Halbleiterzone (5) ein elektrisch nicht leitender zweiter Isolationsschichtbereich (8b) angeordnet ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Widerstandsleiterbahn (9) eine elektrisch nicht leitende Abdeckschicht (16) angeordnet ist.
  8. Halbleiterbauelement nach einem der vorhergehenden, dadurch gekennzeichnet, dass das Halbleiterelement (1) auf der Seite (18) der zweiten Halbleiterkörperhauptseite (4) eine Passivierungsschicht (20) aufweist, die eine erste und eine zweite Öffnung (20a,20b) aufweist, wobei in der ersten Öffnung (20a) ein Bereich der ersten Metallisierung (11) angeordnet ist und in der zweiten Öffnung (20b) ein Bereich der zweiten Metallisierung (12) angeordnet ist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Metallisierung (11) um eine virtuelle Mittelpunktachse (M) des Halbleiterelements (1) umlaufend, insbesondere geschlossen umlaufend, ausgebildet ist.
  10. Halbleiterbauelementanordnung mit einem Halbleiterbauelement (1) nach einem der vorhergehenden Ansprüche und mit einem Leistungshalbleiterschalter (T), wobei die erste Metallisierung (11) mit einem Steueranschluss (G) des Leistungshalbleiterschalters (T) elektrisch leitend verbunden ist und die dritte Metallisierung (13) mit einem ersten Laststromanschluss (E) des Leistungshalbleiterschalters (T) elektrisch leitend verbunden ist.
  11. Verfahren zur Herstellung eines Halbleiterbauelements (1), das nach einem der Ansprüche 1 bis 9 ausgebildet ist, wobei dabei die Herstellung des Halbleiterkörpers (2) des Halbleiterbauelements (1) mit folgenden Verfahrensschritten erfolgt: a) Bereitstellen eines Halbleitergrundkörpers (31), der den ersten Leitungstyp aufweist, b) Aufbringen einer epitatischen Schicht (S), die den zweiten Leitungstyp aufweist, auf dem Halbleitergrundkörper (31) mittels Epitaxie, c) Ausbilden der zweiten und dritten Halbleiterzone (6,7) und eines in dem Halbleiterkörperrandbereich (25) angeordneten Teils (5b,5c) der ersten Halbleiterzone (5) in der epitatischen Schicht (S) mittels Diffusion.
DE102019127871.6A 2019-10-16 2019-10-16 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements Pending DE102019127871A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019127871.6A DE102019127871A1 (de) 2019-10-16 2019-10-16 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN202011096535.5A CN112670271A (zh) 2019-10-16 2020-10-14 半导体部件和生产半导体部件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019127871.6A DE102019127871A1 (de) 2019-10-16 2019-10-16 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102019127871A1 true DE102019127871A1 (de) 2021-04-22

Family

ID=75268422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019127871.6A Pending DE102019127871A1 (de) 2019-10-16 2019-10-16 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (2)

Country Link
CN (1) CN112670271A (de)
DE (1) DE102019127871A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202577A1 (en) * 2002-12-20 2005-09-15 Williams Richard K. Manufacturing and testing of electrostatic discharge protection circuits
US20080296684A1 (en) * 2007-05-29 2008-12-04 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20100328830A1 (en) * 2007-06-16 2010-12-30 Madhur Bobde Methods of achieving linear capacitance in symmetrcial and asymmetrical EMI filters with TVS
US20140167218A1 (en) * 2012-12-19 2014-06-19 Shekar Mallikarjunaswamy Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
US20160013638A1 (en) * 2014-07-10 2016-01-14 Infineon Technoliges AG Transient Voltage Protection Circuits and Devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202577A1 (en) * 2002-12-20 2005-09-15 Williams Richard K. Manufacturing and testing of electrostatic discharge protection circuits
US20080296684A1 (en) * 2007-05-29 2008-12-04 Kabushiki Kaisha Toshiba Semiconductor apparatus
US20100328830A1 (en) * 2007-06-16 2010-12-30 Madhur Bobde Methods of achieving linear capacitance in symmetrcial and asymmetrical EMI filters with TVS
US20140167218A1 (en) * 2012-12-19 2014-06-19 Shekar Mallikarjunaswamy Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
US20160013638A1 (en) * 2014-07-10 2016-01-14 Infineon Technoliges AG Transient Voltage Protection Circuits and Devices

Also Published As

Publication number Publication date
CN112670271A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
EP2596532B1 (de) Optoelektronisches bauelement
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE102009014056A1 (de) Halbleitervorrichtung
DE112013002217B4 (de) IGBT mit hoher Emitter-Gate-Kapazität
DE102008055689A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102010002798A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Schottky-Sperrschichtdiode und Verfahren zu deren Fertigung
DE112011104631T5 (de) Halbleitervorrichtung
DE112016007257T5 (de) Siliziumcarbid-Halbleitervorrichtung
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112019001937T5 (de) Halbleitervorrichtung
DE102009023417A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016015475B3 (de) IGBT Halbleiterstruktur
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102019127871A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014222214A1 (de) Integrierte Halbleiterschaltung
DE112017003587T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE2607194C2 (de) Halbleiteranordnung
DE102017201550A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication